KR930022210A - 캐시 미스 버퍼 - Google Patents

캐시 미스 버퍼 Download PDF

Info

Publication number
KR930022210A
KR930022210A KR1019930006928A KR930006928A KR930022210A KR 930022210 A KR930022210 A KR 930022210A KR 1019930006928 A KR1019930006928 A KR 1019930006928A KR 930006928 A KR930006928 A KR 930006928A KR 930022210 A KR930022210 A KR 930022210A
Authority
KR
South Korea
Prior art keywords
cache
array
data
fill
command
Prior art date
Application number
KR1019930006928A
Other languages
English (en)
Other versions
KR100278328B1 (ko
Inventor
엔. 파텔 라지브
말라미 애덤
엠. 헤이스 노오만
Original Assignee
마이클 에이치. 모리스
선 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 에이치. 모리스, 선 마이크로시스템즈 인코오퍼레이티드 filed Critical 마이클 에이치. 모리스
Publication of KR930022210A publication Critical patent/KR930022210A/ko
Application granted granted Critical
Publication of KR100278328B1 publication Critical patent/KR100278328B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0855—Overlapped cache accessing, e.g. pipeline
    • G06F12/0859—Overlapped cache accessing, e.g. pipeline with reload from main memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

캐시어레이, 캐시태그와 비교기단 및 캐시멀티플렉서는 캐시메모리에 제공된다. 캐시어레이에 대해서 수행된 각 캐시동작, 판독 또는 기입은 클럭사이클의 반주기만에 이루어진다. 캐시태그와 비교기단은 캐시태그어레이, 캐시미스버퍼 및 제어로직으로 구성된다. 캐시태그어레이에 대해서 수행된 각 캐시동작, 판독 또는 기입은 또한 클럭사이클의 반주기동안에 이루어진다. 캐시미스퍼버는 진행중인 캐시필의 현상태와 동일한 캐시미스 서술정보로 구성된다. 태그매치동작을 수행하는 다수의 조합로직으로 구성된다. 표준태그매치동작뿐만 아니라, 제어로직은 또한 캐시미스버퍼에 저장된 어드레스태그에 대한 액세싱어드레스를 조건적으로 태그매치한다. 태그매치동작의 결과에 의존하며, 만약 액세싱어드레스가 현재 캐시필의 메모리블록프레임의 일부분이라면 현 캐시필의 상태에 더욱이 의존하는 제어로직은 적당한 신호를 캐시어레이, 캐시멀티플렉서, 주메모리 및 명령/데이타 목적지에 제공한다. 그 결과, 진행중인 현 캐시필의 일부분인 연속적인 명령/데이타 요청은 현 캐시필의 완료를 기다릴 필요없이 만족될 수 있으며, 더욱이 캐스미스페널티와 기능단아이들시간을 줄인다.

Description

캐시 미스 버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 교시를 실현하는 프로세서를 나타낸 기능블록도이다.
제2도는 명령과 데이타 캐시 및 제1도의 프로세서의 메모리 관리장치를 나타내는 기능블록도이다.
제3도는 명령/데이타 캐시 태그 및 제2도의 명령/데이타 캐시의 비교기단을 나타내는 기능블록도이다.

Claims (18)

  1. 컴퓨터시스템에 있어서, 상기 컴퓨터시스템의 주메모리의 다수의 메모리블록프레임을 캐시어레이의 다수의 캐시라인에 저장하는 단계(a), 상기 캐시된 메모리블록프레임에 대한 다수의 어드레스태그를 상기 캐시라인에 대한 캐시태그의 다수의 캐시태글엔트리에 저장하는 단계(b), 진행중인 캐시필의 메모리블록프레임에 대한 캐시필 서술정보를 캐시미스버퍼에 저장하는 단계(c), 상기 캐시된 메모리블록프레임과 상기 캐시필 서술정보에 대한 상기 어드레스 태그를 사용하는 명령/데이타 요청에 대해서 캐시 히트/미스를 결정하는 단계(d), 및 적당한 신호를 상기 캐시어레이, 상기 주메모리 및 상기 명령/데이타 요청에 따라서 요청된 명령/데이타에 대한 목적지에 제공하는 단(e)로 구성되고, 상기 캐시필이 완료되기를 기다릴 필요없이 만약 상기 요청된 명령/데이타가 진행중인 상기 캐시필의 상기 메모리블록프레임의 일부분이라면 상기 명령/데이타 요청이 만족되고 하고, 이것에 의해서 캐시미스페널티를 줄일 수 있는 것을 특징으로 하는 캐시미스페널티를 더욱 줄이는 명령/데이타를 캐싱하는 방법.
  2. 제1항에 있어서, 상기 단계(c)에 저장된 상기 캐시필 서술정보는 진행중인 상기 캐시필의 상기 메모리블록프레임에 대한 액티브표시기 및 어드레스태그로 구성되며, 상기 단계(d)는 상기 요청된 명령/데이타 상기 캐시라인에 캐시되었는지 결정하기 위해서 상기 명령/데이타요청의 판독어드레스를 상기 메모리블록프레임의 상기 어드레스태그와 비교하는 단계(d.1); 만약 어떤 매치도 상기 단계(d.1)에서 상기 매칭에 발견안되며 상기 액티브표시기가 세트된다면 상기 요청된 명령/데이타가 진행중인 상기 캐시필의 상기 메모리블록프레임 일부분인지 아닌지를 결정하기 위해서 상기 판독어드레스를 진행중인 상기 캐시필의 상기 메모리블록프레임의 상기 어드레스태그와 비교하는 단계(d.2)로 더욱이 구성되는 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 상기 단계(c)에 저장된 상기 캐시필 서술정보는 더욱이 경과표시기로 구성되며, 상기 단계(d)는 만약 매치가 상기 단계(d.2)에서 상기 매칭으로 결정된다면 상기 요청된 명령/데이타가 진행중인 상기 캐시필의 상기 경과 표시기를 사용하는 하나의 상기 캐시라인에 저장되고 주메모리로부터 검색되는지 아닌지를 결정하는 단계(d.3)로 구성되는 것을 특징으로 하는 방법.
  4. 제2항에 있어서, 상기 단계(c)에 저장된 상기 캐시필 서술정보는 경과표시기로 더욱이 구성되며, 상기 단계(d)는 만약 매치가 상기 단계(d.2)에서 상기 매칭으로 결정된다면 진행중인 상기 캐시필의 상기 경과표시기를 사용하는 상기 주메모리로 부터 돌아온 다음 명령/데이타로 상기 요청된 명령/데이타가 될 수 있는지 아닌지를 결정하는 단계로 더욱이 구성되는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 주메모리의 상기 메모리블럭프레임은 세트 어소시어티브 방법으로 상기 단계(a)의 상기 캐시라인에 저장되고, 상기 단계(c)에 저장된 상기 캐시필 서술정보는 더욱이 인덱스와 블록값으로 성되고, 상기 인덱스는 진행중인 상기 캐시필의 상기 메모리블록프레임을 저장하기 위해 캐시세트와 동일시되고, 상기 블록값은 진행중인 상기 캐시필의 상기 메모리블록프레임을 저장하기 위한 상기 캐시세트의 캐시라인과 동일시되는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 상기 캐시어레이에 대해서 수행된 각 캐시동작 및 상기 캐시태그어레이는 클럭사이클의 반주기동안에만 이루어지는 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 상기 캐시어레이는 명령캐시어레이이고, 상기 캐시태그어레이는 명령캐시태그어레이이고, 상기 캐시미스버퍼는 명령캐시미스버퍼이며 상기 캐시미스버터는 명령캐시미스버퍼이며 상기 명령/데이타 요청은 명령요청인 것을 특징으로 하는 방법.
  8. 제1항에 있어서, 상기 캐시어레이는 데이타캐시어레이이고, 상기 캐시태그어레이는 데이타캐시태그어레이이고, 상기 캐시미스버퍼는 데이타캐시미스버퍼이며 상기 명령/데이타 요청은 데이타요청인 것을 특징으로 하는 방법.
  9. 컴퓨터시스템에 있어서, 상기 주메모리의 다수의 메모리블록프레임을 저장하는 다수의 캐시라인으로 구성되는 상기 컴퓨터시스템의 주메모리와 결합된 캐시어레이(a), 상기 캐시된 메모리블록프레임에 대한 다수의 어드레스태그를 저장하는 상기 캐시라인과 대응하는 다수의 캐시태그엔트로 구성되는 캐시태그어레이(b), 진행중인 캐시필의 메모리블록프레임에 대한 캐시필 서술정보를 저장하는 캐시미스버퍼(c), 적당한 신호를 상기 명령/데이타 요청에 의해서 요청된 명령/데이타에 대한 목적지, 상기 주메모리 및 상기 캐시어레이에 제공하며 상기 캐시된 메모리블록 프레임과 상기 캐시필 서술정보에 대한 상기 어드레스태그를 사용하는 명령/데이타 요청에 대한 캐시히드/미스를 결정하는 상기 캐시미스버퍼, 상기 캐시태그어레이, 상기 캐시어레이, 상기 주메모리와 결합된 제어로직(d)으로 구성되며, 만약 요청된 상기 명령/데이타가 진행중인 상기 캐시필의 상기 메모리블록프레임의 일부분이라변 상기 명령/데이타요청은 상기 캐시필이 완료되기를 기다릴 필요없이 만족되며 더욱이 캐시미스페널티를 줄이는 것을 특징으로 하는 캐시미스페널티를 더욱이 줄이는 명령/데이타를 캐싱하는 장치.
  10. 제9항에 있어서, 상기 캐시미스버퍼에 저장된 상기 캐시필 서술정보는 어드레스태그 및 진행중인 상기 캐시필의 상기 메모리블록프레임에 대한 액티브표시기로 구성되며, 상기 제어로직은 상기 요청된 명령/데이타가 상기 캐시라인에 캐시되었는지 아니지를 결정하기 위해서 상기 메모리블록프레임의 상기 어드레스태그에 대해서 상기 명령/데이타 요청의 판독어드레스를 매칭하는 상기 캐시태그어레이에 결합된 제1 매칭로직(d.1), 및 만약 상기 제1 매칭로직에 어떤 매치도 발견되지 않고 상기 액티브표시기가 세트된다면 상기 요청된 명령/데이타가 진행중인 상기 캐시필의 상기 메모리블록프레임의 일부분인지 아닌지를 결정하기 위해서 진행중인 상기 캐시필의 상기 메모리블록프레임의 상기 어드레스태그에 대해서 상기 판독어드레스를 매칭하는 상기 캐시미스버퍼에 결합된 제2 매칭로직(d.2)로 구성되는 것을 특징으로 하는 장치.
  11. 제10항에 있어서, 상기 캐시미스버퍼에 저장된 상기 캐시필 서술정보는 더욱 경과 표시기로 구성되며, 상기 제어로직은 만약 상기 제2 매칭로직에 의해서 매치가 결정된다면 상기 요청된 명령/데이타가 진행중인 상기 캐시필의 상기 경과표시기를 사용하는 하나의 캐시라인에 저장되는지 아닌지, 상기 주메모리로부터 검색되는지 아닌지를 결정하는 상기 캐시미스버퍼와 결합하는 결정로직(d.3)로 구성되는 것을 특징으로 하는 방법.
  12. 제10항에 있어서, 상기 캐시미스버퍼에 저장된 상기 캐시필 서술정보는 더욱이 경과표시기로 구성되며, 상기 제어로직은 만약 상기 제2 매칭로직에 의해서 매치가 결정된다면 상기 요청된 명령/데이타가 진행중인 상기 캐시필의 상기 경과표시기를 사용하는 상기 주메모리로부터 돌아온 다음 명령/데이타로 되는지 아닌지를 결정하는 상기 캐시미스버퍼와 결합하는 결정로직(d.3)로 더욱이 구성되는 것을 특징으로 하는 장치.
  13. 제9항에 있어서, 상기 캐시어레이는 세트어소시어티브 방법으로 상기 캐시라인에 있는 상기 주메모리의 상기 메모리블록프레임을 저장하고, 상기 캐시미스버퍼에 저장된 상기 캐시필 서술정보는 더욱이 인덱스 및 블록값으로 구성되며, 상기 인덱스는 진행중인 상기 캐시필의 상기 메모리블록프레임을 저장하는 캐시세트와 동일시 되며 상기 블록값은 진행중인 상기 캐시필의 상기 메모리블록프레임을 저장하는 상기 캐시세트의 캐시라인과 동일시되는 것을 특징으로 하는 장치.
  14. 제9항에 있어서, 상기 캐시어레이에 대해서 수행된 각 캐시동작 및 상기 캐시태그어레이는 클럭사이클의 반주기동안에만 이루어지는 것을 특징으로 하는 장치.
  15. 제9항에 있어서, 상기 캐시어레이는 명령캐시어레이이고, 상기 캐시태그어레이는 명령캐시태그어레이이고, 상기 캐시미스버퍼는 명령캐시미스버퍼이며 상기 명령/데이타 요청은 명령요청인 것을 특징으로 하는 장치.
  16. 제9항에 있어서, 상기 캐시어레이는 데이타캐시어레이이고, 상기 캐시태그어레이는 데이타캐시태그어레이이고, 상기 캐시미스버퍼는 데이타캐시미스버퍼이며 상기 명령/데이타 요청은 데이타요청인 것을 특징으로 하는 장치.
  17. 최소한 하나의 실행기능단(a), 주메모리(b), 최소한 하나의 실행기능단과 명령 및 데이타를 캐싱하는 상기주메모리와 결합되고, 최소한 하나의 캐시어레이, 최소한 캐시태그어레이, 최소한 하나의 캐시미스버퍼 및 최소한 하나의 캐시제어로직으로 구성되며, 완료하기 위해서 진행중인 상기 캐시필을 기다릴 필요없이 진행중인 캐시필의 메모리블록프레임의 일부분인 명령/데이타를 요청하는 명령/데이타 요청을 만족시키는 캐시메모리(c)로 구성되는 것을 특징으로 하는 컴퓨터시스템.
  18. 제17항에 있어서, 상기 캐시메모리는 최소한 하나의 기능단과 명령을 캐싱하는 상기 주메모리와 결하되고, 명령캐시어레이, 명령캐시태그어레이, 명령캐시미스버퍼 및 명령캐시제어로직으로 구성되며, 완료되기 위해서 진행중인 상기 캐시필을 기다릴 필요없이 진행중인 캐시필의 메모리블록프레임의 일부분인 명령을 요청하는 명령 요청을 만족시키는 명령캐시메모리(c.1), 및 최소한 하나의 기능단과 데이타를 캐싱하는 상기 주메모리와 결합되고, 데이타 캐시어레이, 데이타캐시태그어레이, 데이타캐시미스버퍼 및 데이타캐시제어로직으로 구성되며, 완료되기 위해서 진행중인 상기 캐시필을 기다릴 필요없이 진행중인 캐시필의 메모리블록프레임의 일부분인 데이타를 요청하는 데이타요청을 만족시키는 데이타캐시메모리(c.2)로 구성되는 것을 특징으로 하는 컴퓨터시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930006928A 1992-04-29 1993-04-24 캐시 미스 버퍼 KR100278328B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/875,983 US5353426A (en) 1992-04-29 1992-04-29 Cache miss buffer adapted to satisfy read requests to portions of a cache fill in progress without waiting for the cache fill to complete
US875,983 1992-04-29

Publications (2)

Publication Number Publication Date
KR930022210A true KR930022210A (ko) 1993-11-23
KR100278328B1 KR100278328B1 (ko) 2001-01-15

Family

ID=25366713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930006928A KR100278328B1 (ko) 1992-04-29 1993-04-24 캐시 미스 버퍼

Country Status (3)

Country Link
US (1) US5353426A (ko)
JP (1) JPH06318177A (ko)
KR (1) KR100278328B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505633B1 (ko) * 1999-03-24 2005-08-03 삼성전자주식회사 캐시 메모리의 데이터 독출 장치 및 방법

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735685B1 (en) 1992-09-29 2004-05-11 Seiko Epson Corporation System and method for handling load and/or store operations in a superscalar microprocessor
US5551000A (en) * 1993-03-18 1996-08-27 Sun Microsystems, Inc. I/O cache with dual tag arrays
US5712998A (en) * 1993-07-13 1998-01-27 Intel Corporation Fast fully associative translation lookaside buffer with the ability to store and manage information pertaining to at least two different page sizes
US5555392A (en) * 1993-10-01 1996-09-10 Intel Corporation Method and apparatus for a line based non-blocking data cache
US5751986A (en) * 1994-03-01 1998-05-12 Intel Corporation Computer system with self-consistent ordering mechanism
US6021471A (en) * 1994-11-15 2000-02-01 Advanced Micro Devices, Inc. Multiple level cache control system with address and data pipelines
US5566317A (en) * 1994-06-14 1996-10-15 International Business Machines Corporation Method and apparatus for computer disk drive management
US5897654A (en) * 1995-02-10 1999-04-27 International Business Machines Corporation Method and system for efficiently fetching from cache during a cache fill operation
US5687350A (en) * 1995-02-10 1997-11-11 International Business Machines Corporation Protocol and system for performing line-fill address during copy-back operation
US5802588A (en) * 1995-04-12 1998-09-01 Advanced Micro Devices, Inc. Load/store unit implementing non-blocking loads for a superscalar microprocessor and method of selecting loads in a non-blocking fashion from a load/store buffer
US6076150A (en) * 1995-08-10 2000-06-13 Lsi Logic Corporation Cache controller with improved instruction and data forwarding during refill operation
US5905902A (en) * 1995-09-28 1999-05-18 Intel Corporation Programmable state machine employing a cache-like arrangement
US5751983A (en) * 1995-10-03 1998-05-12 Abramson; Jeffrey M. Out-of-order processor with a memory subsystem which handles speculatively dispatched load operations
US6088783A (en) * 1996-02-16 2000-07-11 Morton; Steven G DPS having a plurality of like processors controlled in parallel by an instruction word, and a control processor also controlled by the instruction word
US6317819B1 (en) 1996-01-11 2001-11-13 Steven G. Morton Digital signal processor containing scalar processor and a plurality of vector processors operating from a single instruction
US6026476A (en) * 1996-03-19 2000-02-15 Intel Corporation Fast fully associative translation lookaside buffer
US5781916A (en) * 1996-03-25 1998-07-14 Motorola, Inc. Cache control circuitry and method therefor
US5754885A (en) * 1996-04-04 1998-05-19 International Business Machines Corporation Apparatus and method for selecting entries from an array
US5915262A (en) * 1996-07-22 1999-06-22 Advanced Micro Devices, Inc. Cache system and method using tagged cache lines for matching cache strategy to I/O application
US6065100A (en) * 1996-11-12 2000-05-16 Micro-Design International Caching apparatus and method for enhancing retrieval of data from an optical storage device
US5870576A (en) * 1996-12-16 1999-02-09 Hewlett-Packard Company Method and apparatus for storing and expanding variable-length program instructions upon detection of a miss condition within an instruction cache containing pointers to compressed instructions for wide instruction word processor architectures
US6003119A (en) * 1997-05-09 1999-12-14 International Business Machines Corporation Memory circuit for reordering selected data in parallel with selection of the data from the memory circuit
US6085292A (en) * 1997-06-05 2000-07-04 Digital Equipment Corporation Apparatus and method for providing non-blocking pipelined cache
US6308241B1 (en) * 1997-12-22 2001-10-23 U.S. Philips Corporation On-chip cache file register for minimizing CPU idle cycles during cache refills
US6122710A (en) * 1998-02-17 2000-09-19 International Business Machines Corporation Dynamic word line driver for cache
US6442647B1 (en) 1998-08-21 2002-08-27 International Business Machines Corporation Method and apparatus for utilization of plural commands to improve read response times of data from a disk track
US6658462B1 (en) 1999-08-26 2003-12-02 International Business Machines Corporation System, method, and program for balancing cache space requirements with retrieval access time for large documents on the internet
US6473834B1 (en) 1999-12-22 2002-10-29 Unisys Method and apparatus for prevent stalling of cache reads during return of multiple data words
US6415357B1 (en) 1999-12-23 2002-07-02 Unisys Corporation Caching method and apparatus
US6801209B1 (en) * 1999-12-30 2004-10-05 Intel Corporation Method and apparatus for storing data in a block-based memory arrangement
US6757817B1 (en) * 2000-05-19 2004-06-29 Intel Corporation Apparatus having a cache and a loop buffer
US7203817B2 (en) * 2001-09-24 2007-04-10 Broadcom Corporation Power consumption reduction in a pipeline by stalling instruction issue on a load miss
US6697076B1 (en) * 2001-12-31 2004-02-24 Apple Computer, Inc. Method and apparatus for address re-mapping
US7034849B1 (en) * 2001-12-31 2006-04-25 Apple Computer, Inc. Method and apparatus for image blending
US7681013B1 (en) 2001-12-31 2010-03-16 Apple Inc. Method for variable length decoding using multiple configurable look-up tables
US6751707B2 (en) 2002-05-06 2004-06-15 Sony Computer Entertainment Inc. Methods and apparatus for controlling a cache memory
KR100456215B1 (ko) * 2002-11-11 2004-11-06 주식회사 에이디칩스 블럭 버퍼링을 사용하는 캐쉬 메모리 장치 및 그 제어방법
US7752354B2 (en) * 2005-02-11 2010-07-06 International Business Machines Corporation Auxiliary mechanism to manage instruction restart and restart coming in a lookahead processor
US9098296B2 (en) * 2012-06-17 2015-08-04 Freescale Semiconductor, Inc. Method for reducing memory latency in processor
US9983875B2 (en) 2016-03-04 2018-05-29 International Business Machines Corporation Operation of a multi-slice processor preventing early dependent instruction wakeup
US10037211B2 (en) 2016-03-22 2018-07-31 International Business Machines Corporation Operation of a multi-slice processor with an expanded merge fetching queue
US10346174B2 (en) 2016-03-24 2019-07-09 International Business Machines Corporation Operation of a multi-slice processor with dynamic canceling of partial loads
US10761854B2 (en) 2016-04-19 2020-09-01 International Business Machines Corporation Preventing hazard flushes in an instruction sequencing unit of a multi-slice processor
US10037229B2 (en) 2016-05-11 2018-07-31 International Business Machines Corporation Operation of a multi-slice processor implementing a load/store unit maintaining rejected instructions
US10606600B2 (en) 2016-06-03 2020-03-31 International Business Machines Corporation Fetched data in an ultra-short piped load store unit
US10042647B2 (en) 2016-06-27 2018-08-07 International Business Machines Corporation Managing a divided load reorder queue
US10318419B2 (en) 2016-08-08 2019-06-11 International Business Machines Corporation Flush avoidance in a load store unit
CN112394887A (zh) * 2019-08-17 2021-02-23 森大（深圳）技术有限公司 Onepass打印数据高效率处理方法、装置、设备及存储介质
CN112527390B (zh) * 2019-08-28 2024-03-12 武汉杰开科技有限公司 数据获取方法、微处理器及具有存储功能的装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768148A (en) * 1986-06-27 1988-08-30 Honeywell Bull Inc. Read in process memory apparatus
US5253358A (en) * 1989-05-19 1993-10-12 Compaq Computer Corporation Cache memory expansion and transparent interconnection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505633B1 (ko) * 1999-03-24 2005-08-03 삼성전자주식회사 캐시 메모리의 데이터 독출 장치 및 방법

Also Published As

Publication number Publication date
JPH06318177A (ja) 1994-11-15
US5353426A (en) 1994-10-04
KR100278328B1 (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR930022210A (ko) 캐시 미스 버퍼
US6023747A (en) Method and system for handling conflicts between cache operation requests in a data processing system
US4583165A (en) Apparatus and method for controlling storage access in a multilevel storage system
JPS59165144A (ja) 命令取出し装置
KR930022222A (ko) 캐시가 일관된 다중 처리기 컴퓨터 시스템에서 다중 미결동작을 제공하기 위한 장치 및 그 방법
US11169922B2 (en) Method and arrangement for saving cache power
KR100335672B1 (ko) 메모리페이지크로싱예측주석을사용하는실제주소지정데이타기억구조로부터의빠른데이타검색
KR930002945A (ko) 프리페치버퍼 및 프리페치버퍼를 적용한 정보처리장치
KR970071282A (ko) 메모리 제어기 및 데이타 처리 시스템
EP0950222A1 (en) Prefetch management in cache memory
US6327643B1 (en) System and method for cache line replacement
US6145057A (en) Precise method and system for selecting an alternative cache entry for replacement in response to a conflict between cache operation requests
US11645209B2 (en) Method of cache prefetching that increases the hit rate of a next faster cache
JP3242161B2 (ja) データプロセッサ
JP4057699B2 (ja) 記憶システム
JP3729832B2 (ja) キャッシュメモリ装置
JPH1185613A (ja) キャッシュメモリ
JPH05342101A (ja) 階層キャッシュ・メモリ
JP2000035918A (ja) キャッシュメモリ装置
KR100546295B1 (ko) 데이타 전송 시간을 줄인 2-레벨 캐쉬 메모리 시스템
EP3332329A1 (en) Device and method for prefetching content to a cache memory
JPH10207773A (ja) バス接続装置
JP3761890B2 (ja) キャッシュメモリ装置
JPH0573415A (ja) 階層化キヤツシユ方式
JPS63189943A (ja) 分岐予測制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061011

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee