JPS63189943A - 分岐予測制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、パイプライン制御を採用した計算機におい
て、分岐命令を高速に実行させるための分岐予測制御方
式に関するものである。

〔従来の技術〕

第２図は、例えば日経エレクトロニクスＡ３７３（１９
８５，７，１５）に開示されたＮＩＣＡＣＯ８１５００
に採用されている従来の分岐予測制御方式の構成を示す
ブロック図である。ただし、同図では説明に不要な部分
は一部省略してるる。図において、１ｂは命令キャッジ
、でらり、命令アドレス（これは論理アドレスである）
の一部から成るタグと命令データとから構成されている
。２ｂは分岐予測テーブルであり、分岐命令の論理アド
レスの一部から成るタグとその分岐命令の指定する分岐
先アドレスとから構成される。３はパイプライン制御に
おいて先取りする命令のアドレスを指定する先取り命令
アドレスレジスタ、４及び５はそれぞれ先取り命令アド
レスの一部と命令キャッジ、１ｂ及び分岐予測テーブル
２ｂのタグ部とを比較する比較器、６は命令キャッジ、
１ｂの比較で一致が検出された時に、命令キャッシェｌ
ｂ内の命令データを命令バッファ、命令レジスタ（いず
れも図示しない）を介して命令デコ−ド部（図示しない
）へ送出するためのゲート回路、７ａは分岐予測テーブ
ル２ｂの比較で一致が検出された時に、分岐予測テーブ
ル２ｂ内の分岐先アドレスを先取り命令アドレスレジス
タ３及び予測正画性判定回路（図示しない）へ送出する
ためのゲート回路である。８は分岐すると予測して実際
には分岐しなかった場合に、元の命令ス）　ＩＪ−ムに
戻すためのアドレスを保持する復帰用アドレスバッファ
、９ａは分岐予測テーブル２ｂに分岐先アドレスを登録
する際に、書込みデータを保持する書込みレジスタであ
る。また、１０は現在処理中の命令ス）　ＩＪ−ムで次
回の命令アドレスを計算するためのインクリメンタであ
り、この場合、命令の読出し単位が８バイトであるので
＋８のインクリメントを行う。

次に、上記第２図に示す従来の分岐予測制御方式の動作
について説明する。先取り命令アドレスレジスタ３はパ
イプライン制御において先行して取り出す命令のアドレ
スを保持するレジスタであり、その下位ビットにより命
令キャッシュ１ｂのエン）　ＩＪを指定してその内容を
読み出す。上位ビットは読み出されたタグ部の命令アド
レスの一部と比較され、一致が検出されれば、同時に読
み出されている命令データをゲート回路６を通して命令
バッファや命令レジスタ（いずれも図示しない）に送る
。上記命令データはパイプライン制御によリゾコード、
実行等の処理が施されろ。先取り命令アドレスレジスタ
３ｚζは論理アドレスが格納されているため、この論理
アドレスによってのみアクセスされる命令キャッシュ１
ｂはバーチャルキャツシ為である。

分岐予測テーブル２ｂはプログラム中に現われる分岐命
令の中で、実際に分岐が成功した命令のアドレスと、そ
の分岐命令が指定する分岐先アドレスを保持している。

先取り命令アドレスレジスタ３の下位ビットは分岐予測
テーブル２ｂのエントリを指定してその内容を読み出す
。次に先取り命令アドレスレジスタ３の上位ビットは読
み出されたタグ部の分岐アドレスの一部と比較器５によ
り比較され、一致が検出されると、それは、先取り命令
アドレスレジスタ３内に格納されたアドレスが指定する
命令は分岐命令を含み、かつその分岐命令が以前実行さ
れた際に分岐成立したことを示している。従ってこの場
合に、その分岐命令が今回の実行においても分岐成立す
ると予測して、分岐予測テーブル２ｂ内に登録されてい
る分岐先アドレスをゲート回路７ａを通して先取り命令
アドレスレジスタ３へ送出する。それ以降は分岐先のは
令ス）　ＩＪ−ムが順次に処理されていくことになる。

一方、先取り命令アドレスレジスタ３内に格納された命
令アドレスで指定される命令が分岐命令でない場合は、
分岐予測テーブル２ｂの比較結果は必ず不一致となり、
この場合には先取り命令アドレスレジスタ３の内容がイ
ンクリメンタ１０を介してインクリメントされ、次の先
取り命令のアドレスを指定するために先取り命令アドレ
スレジスタ３に格納される。また、先取り命令アドレス
レジスタ３内に格納された命令アドレスで指定される命
令が分岐命令であっても、以前その命令を実行した際に
分岐不成立であった場合に゛は、その命令アドレスは分
岐予測テーブル２ｂに登録されていないために比較結果
は必ず不一致となり、以後、分岐命令でない場合と同様
に先取り命令アドレスレジスタ３の内容をインクリメン
トしてその内容を更新する。この場合、前回の実行で分
岐が不成立であったことにより今回もこの分岐命令は分
岐不成立と予測している。このように分岐予測テーブル
２ｂにより分岐方向を予測して、予測されたアドレスで
命令キャッシユｌｂをアクセスすることにより、従来の
ノ（イブライン制御を採用した計算機において、分岐成
立時に問題となっていたパイプラインの乱れを、予測が
的′中している限りパイプラインに乱れが生じないよう
にしている。

次に、分岐予測テーブル２ｂによる予測がはずれた場合
について説明する。まず、分岐命令で分岐成立と予測し
た場合に、分岐予測テーブル２ｂから読み出された分岐
先アドレスは先取り命令アドレスレジスタ３へ送られる
と同時に予測正当性判定回路（図示しない）へ送られる
。予測正当性判定回路は該当分岐命令が実行された時点
で予測が正しかったか否かを判定する回路であり、予測
が正しかったと判断されればそのまま処理を続行させる
。また、予測が誤った（すなわち、分岐成立と予測した
が命令実行の結果は分岐不成立であった）場合には、現
在進行している分岐先命令ストリームの処理を中止し、
元の命令ストリームの命令アドレスを保持している復帰
用アドレスバッファ８から先取り命令アドレスレジスタ
３へ命令アドレスを復帰させ、元の命令ストリームの処
理を再開する。この際、分岐予測テーブル２ｂの該当エ
ントリを以後の予測に備えて無効化しておく。

これにより次回に同一分岐命令が実行される際には、分
岐不成立と予測されることになる。

分岐不成立と予測して命令実行時に分岐が成立した場合
には、現在進行している命令ストリームの処理を中止し
、アドレス計算部（図示しない）により計算された分岐
先アドレスを書込みレジスタ９ａを介して先取り命令ア
ドレスレジスタ３へ設定し、分岐先命令ス）　ＩＪ−ム
の処理を開始する。

また同時に、書込みレジスタ９ａを介して分岐予測テー
ブル２ｂへ分岐先アドレスを書き込んでおき、次に同一
分岐命令が実行される際には、分岐成立と予測するよう
にしている。

〔発明が解決しようとする問題点〕

上記のような従来の命令キャッジＳ１ｂ及び分岐予測テ
ーブル２ｂを用いた分岐予測制御方式では、高速処理を
目的として上述のように命令キャッシュ１ｂをバーチャ
ルキャッシュで構成している。メモリ上の命令領域へデ
ータの書込みを許可していないシステムでは何ら問題は
ないが、命令領域へデータの書込みを許可しているシス
テムにおいて、メモリへのデータ書込みにより命令領域
の内容が更新され、かつそのデータが命令キャッジ、１
ｂに登碌されている場合には、命令キャッジ、１ｂとメ
モリの内容の整合性を保証するために命令キヤ、シ、ｌ
ｂ内の該当データを更新あるいは無効化する必要がある
。

メモリへの書込みを実施するユニットが自系のＣＰＵ（
中央処理装置）のみである場合には、自系で生成したス
トア時の論理アドレスを命令キャッジ−１ｂ内のタグ部
に格納された論理アドレスと比較して、その一致を調べ
ることにより無効化ないしは更新の処理を行えば良い。

しかしながらマルチプロセッサ構成の場合のように、他
系のＣＰＵもメモリへの書込みを実施するような場合に
は、他系のＣＰＵが発行したストアアドレスを取り込ん
で命令キャッジ為１ｂの無効化ないしは更新を行う必要
がある。これを実現する一つの方法トシテは、メモリへ
のストアを常に監視し、ストア実行時にそのアドレスを
命令キャッジ、ｌｂのタグ部と比較して一致が検出され
れば、命令キャッジ為１ｂに登碌されたデータが更新さ
れたと判断して、命令キダッシＳ１ｂ内のそのデータを
無効化するなどがろる。この時、このストアアドレスは
直接メモリへ送られる実アドレスであるため、タグ部に
８理アドレスを登鎌しているバーチャル。

キャッジ為ではアドレスを直接に比較できない。

従ってこの方法を採用しようとした場合には、パーチャ
ルキャッシ為のタグ部のアドレスの比較が可能となるよ
うに実アドレスを論理アドレスに変換するための手段を
備える必要がある。この手段としては、いわゆるＴ　Ｌ
　Ｂ　（Ｔｒａｎｓｌａｔｉｏｎ　Ｌｏｏｋ−ａｓｉｄ
ｅ　１３ｕｆｆｅｒ　）と呼ばれるものとは逆に、実ア
ドレスから論理アドレスへの変換を行うアドレス変換バ
ッファや、このアドレス変換バッファでの変換が失敗し
た時にメモリ上の変換テーブルを参照しながらアドレス
の変換を行うアドレス変換機構がある。しかしながら、
これらの手段を備えるためには膨大なハードウェアの追
加が必要となり、かつストアの発生ごとにアドレス変換
を行うためにオーバヘッドがかなり大きいという問題点
があった。

メモリと命令キヤ、シ＆ｌｂ内のデータの整合性を保証
する他の方法としては、やはりメモリ上へのストアを常
に監視して、メモリへのストアが発生した際に命令キャ
ッジ、１ｂの内容をすべて無効化してしまうという方法
がある。この方法ではハードウェアの追加はわずかであ
るが、ストア発生ごとに命令キャッジ、１ｂをリセット
するため、この命令キャッジ、Ｉｂ内のデータの有効利
用が図れずに性能低下の大きな要因となる。

以上述べたように、分岐命令の高速実行を目的として分
岐予測テーブル２ｂとバーチャル構成の命令キャッシェ
２ｂを備えた分岐予測制御方式では、命令領域へのデー
タ書込みが発生した場合に、正しい命令処理を高速に実
行することができないという問題点があった。

この発明は、かかる問題点を解決するためになされたも
ので、命令領域へのデータ書込みが許可されている計算
機でも、高速、かつ有効な分岐予測制御を可能にさせる
分岐予測制御方式を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る分岐予測制御方式は、命令キャッジ、に
タグ部が実行アドレスで構成されるリアルキャッシェを
用い、かつ分岐予測テーブル内のタグ部に分岐命令の実
アドレスを登録し、さらにデータ部に分岐先命令の実ア
ドレスも併せて登録するようにしたものである。

〔作用〕

この発明の分岐予測制御方式においては、分岐予測テー
ブル内に実アドレスを登録することは命令キャッシュに
リアルキャッジ、を使用することを可能ならしめ、これ
によってメモリへのデータ書込み時に容易にリアルキャ
ッシュを無効化する処理を可能とすることができる。

〔実施例〕

第１図はこの発明の一実施例である分岐予測制御方式の
構成を示すブロック図である。図において、１ａは命令
キャッシュであり、これは命令の実ページアドレスを持
つタグ部と命令データとから成るリアルキャッシェであ
る。２＆は分岐予測テーブルでらり、分岐命令の論理ア
ドレスの一部から成るタグ部と、その分岐命令の指定す
る分岐先論理アドレス及び実ば一ジアドレスとから成る
。

３はパイプライン制御において先取りする命令のアドレ
スを指定する先取り命令アドレスレジスタ、４は先取り
命令の実ば一ジアドレスと命令キャッジｘｌａのタグを
比較する比較器、５は先取り命令アドレスの一部と分岐
予測テーブル２ａのタグを比較する比較器、６は命令キ
ャッシュｌａの比較で一致が検出された時に、命令キャ
ッジ＆　１　＆内の命令データを命令バッファ、命令レ
ジスタ（いずれも図示しない）を介して命令デコード部
（図示しない）へ送出するためのゲート回路、７ａは分
岐予測データ２ａの比較で一致が検出された時に、分岐
予測テーブル２ａ内の分岐先アドレスを先取り命令アド
レスレジスタ３及び予測正当性判定回路（図示しない）
へ送出するためのゲート回路である。７ｂは分岐予測テ
ーブル２１の比較で一致が検出された時に、分岐予測テ
ーブル２ａ内の分岐先実ページアドレスを後述する実に
一ジレジスタ１１へ送出するためのゲート回路である。

８は分岐が成立すると予測して実際には分岐が不成立・
であった場合に、元の命令ストリームにｍｍ、ｔ−ｍす
ためのアドレスを保持する復帰用アドレスバッファ、９
ｍは分岐予測テーブル２ａに分岐先アドレス８登罎する
際に櫓込みデータを保持する書込みレジスタである。９
ｂは分岐予測テーブル２ａに分岐充実は−ジアドレスを
登録する際に書込みデータを保持する書込みレジスタで
ある。

ｌＯは現在処理中の命令ス）　ＩＪ−ムで次の命令アド
レスを計算するためのインクリメンタでおり、この実施
例では命令の続出し単位を８バイトとしているので＋８
のインクリメントを行う。もちろん読出し単位が８バイ
トでない場合には適当なインクリメント値を設定するこ
とが可能である。１１は先取り命令の実は−ジアドレス
を保持する実イージレジスタであり、命令読出しの際に
命令キャッジｘｌａのタグ部及び分岐予測テーブル２ａ
のタグ部との比較がなされる。１２は分岐が成立すると
予測して実際には分岐が不成立であった場合に、元の命
令ス）　ＩＪ−ムヘ制御を戻す際に必要な復帰用の′実
ば一ジアドレスを保持する実は−ジパ、ファである。

次に、上記第１図に示すこの発明の一実施例である分岐
予測制御方式の動作について説明する。

この発明による特徴的な部分は、分岐予測テーブル２ａ
を用いた分岐予測制御方式において、命令キャッシユ１
＆としてリアルキャッシュを用い、かつ分岐予測テーブ
ル２ａ内に分岐命令の実イージアドレス及び分岐先命令
の実イージアドレスを登録するようにしたところにある
。

まず、先取り命令アドレスレジスタ３にはパイプライン
制御において先行して取り出す命令の論理アドレスが設
定されており、実ページレジスタ１１には該桶繍令の実
ページアドレスが設定されているものとする。上記実バ
ージアドレスの設定に際しては論理ページアドレスを笑
イージアドレスへ変換するアドレス変換機構と、交換さ
れたアドレスを実は−ジレジスタ１１へ設定する手段が
必要であり、また、実ページレジスタ１１にはその保持
しているデータが現在有効か否かを示す状態情報が必要
であるが、それらについてはこの発明とは直接に関連が
ないために第１図の中では省略されている。また、先取
り命令アドレスが更新の結果としては−ジバウンダリク
ロスした場合には、実ページレジスタ１１の内容も更新
する必要があるが、その手段についてもこの発明とは直
接に関連がないために第１図の中には含まれていない。

先取り命令アドレスレジスタ３の下位ビットにより命令
キャッジｚ　ｌ　＆のエントリを指定してその内容を読
み出す。読み出された命令キャッジ為１ａのタグ部と実
は−ジレジスタ１１の内容トが比較器４で比較され、一
致が検出されれば、同時に読み出されている命令データ
を゛ゲート回路６を通して命令バッファや命令レジスタ
（いずれも図示しない）へ送る。上記命令データはパイ
プライン制御によりデコード、実行等の処理が施される
。

一方、上記命令キャッジａ、ｌａのアクセスと同時に、
先取り命令アドレスレジスタ３の下位ビットにより分岐
予測テーブル２ａのエントリを指定してその内容を読み
出す。次に、実は−ジレジスタ１１の内容が読み出され
た分岐予測テーブル２ａのタグ部の分岐アドレスの一部
と比較器５により比較され、一致が検出されると、それ
は先取り命令アドレスレジスタ３内に格納されたアドレ
スで指定される命令が分岐命令を含み、かつその分岐命
令が以前実行された際に分岐成立したことを示している
。従りてこの場合に、その分岐命令が今回の命令実行に
おいても分岐が成立すると予・測して、分岐予測テーブ
ル２＆内に登録されている分岐先アドレスをゲート回路
７ａを通して先取り命令アドレスレジスタ３へ送出する
。また同時に、分岐予測テーブル２ａ内に登録されてい
る分岐先実間−ジアドレスをゲート回路７ｂを通して実
ページレジスタ１１へ送出し、以後の命令キャッシユ１
ａの比較用のデータとする。以降は、分岐先の命令ス）
　ＩＪ−ムが順次に処理されていくことになる。

一方、先取り命令アドレスレジスタ３内に格納された命
令アドレスで指定された命令が分岐命令でない場合には
、その命令に関する情報が分岐予測テーブル２ａに登・
録され得ないため、分岐予測テーブル２ａの比較結果は
必ず不一致となる。この場合には、先取り命令アドレス
レジスタ３の内容がインクリメンタ１０を介してインク
リメントされ、次の先取り命令のアドレスを指定するた
めに先取り命令アドレスレジスタ３に格納される。

また、先取り命令アドレスレジスタ３内に格納された命
令アドレスで指定される命令が分岐命令で６うても、以
前にその命令を実行した際に分岐不成立で６りた場合に
は、その命令に関する情報は分岐予測テーブル２ａに登
録されていないために比較結果は必ず不一致となる。こ
の場合、前回の実行で分岐が不成立であうたことにより
、今回もこの分岐命令は分岐が不成立になると予測して
おり、分岐命令でない場合と同様に先取り命令アドレス
レジスタ３の内容をインクリメントしてその内容を更新
する。以降は現在処理中の命令ストリームを引き続き処
理していくことになる。

次に、７分岐予測テーブル２ａによる予測がはずれた場
合について説明する。まず、分岐命令で分岐成立と予測
した場合、分岐予測テーブル２ａから読み出された分岐
先アドレスは先取り命令アドレスレジスタ３へ送出され
ると同時に、予測正当性判定回路（図示しない）へ送出
される。予測正当性判定回路は従来の技術の部分で述べ
たものと同様のものであり、該当分岐命令が実行された
時点で予測が正しかったか否かを判定し、予測が正しか
ったと判断されればそのまま処理を続行させる。予測が
誤った（すなわち、分岐成立と予測したが、命令実行の
結果は分岐不成立でめった）場合には、現在進行してい
る分岐先命令ス）　ＩＪ−ムの処理を中止し、元の命令
ストリームの命令の論理アドレスを保持している復帰用
アドレスバッファ８から先取り命令アドレスレジスタ３
へ命令アドレスを復帰させ、同時に元の命令ストリーム
の実は−ジアドレスを保持している実バージバッファ１
２から実ば一ジレジスタ１１へ元の命令ストリームの実
ば一ジアドレスを復帰させる。この際、分岐予測テーブ
ル２＆の該当エン）　＋３を以後の予測に備えて無効化
しておく。これにより次回に同命令が実行される際には
、分岐は不成立と予測されることになる。なお、復帰用
アドレスバッファ８及び実は−ジバッファ１２へのデー
タの設定は分岐成立と予測した時点、すなわち分岐予測
テーブル２ａの比較で一致が検出された時点で行ってお
く。

次に、分岐不成立と予測して命令実行時に分岐が成立し
た場合には、現在進行している命令ストリームの処理を
中止し、アドレス計算部（図示しない）により計算され
た分岐先アドレスを書込みレジスタ９ａを介して先取り
命令アドレスレジスタ３へ設定し、分岐先命令ス）　Ｉ
Ｊ−ムの処理を開始する。この際、分岐予測テーブル２
ａへは実に−ジレジスタ１１から該当分岐命令の実は−
ジアドレスを書込み、アドレス計算部（図示しない）に
より計算された分岐先アドレスを書込みレジスタ９ａを
介して書込み、さらにアドレス変換機構（図示しない）
により実アドレスに変換された分岐先命令の実ページア
ドレスを書込みレジスタ９ｂを介して書き込んでおく。

これにより次に該当分岐命令が実行される際には、分岐
が成立すると予測できるようにする。

以上説明したように、この発明の実施例では、命令キャ
ッジ＆１ｍとしてタグ部に実に一ジアドレスを保持する
リアルキャッジ、を使用し、分岐予測テーブル２ａには
タグ部に分岐命令の実イージアドレスを登録し、同じく
データ部に分岐先命令の実に一ジアドレスを登録するよ
うにしている。

これによって、分岐命令の高速処理が可能になると共に
、メモリの命令領域にデータ書込みがあった場合に、容
易に命令キャッジ＆　１　＆及び分岐予測テーブル２凰
の無効化の処理ができる可能性を与えている。以下、こ
の無効化について説明する。

メ七りへのデータ書込み時の命令キャッジ為１ａの無効
化に関しては、メモリへのストアを常時監視して、スト
ア発生時に該当ストアアドレスを敗り込んで命令キャッ
ジｘｌａのタグ部と比較し、一致が検出されれば、その
エントリを無効ｌζするという方法が考えられる。この
−効化の処理は命令キャッシェ１＆１分岐予測テーブル
２ａと共に必要である。この場合、取り込んだストアア
ドレスは笑アドレスであるため、その比較対象となる命
令キャッジｓ、　ｌ　＆及び分岐予測テーブル２ａのタ
グ部には実アドレスが格納されている必要がある。この
発明による実施例では第１図に示すように、命令キャッ
ジ＆　１　＆のタグ部には命令の４　ｋ−ジアドレスが
格納され、分岐予測テーブル２ａのタグ部には分岐命令
の５ｊＩ！は−ジアドレスが格納されているため、上記
無効化の処理が容易にできるようになっている。なお、
命令干ヤッシュ１ａ及び分岐予測テーブル２ａの無効化
の処理の実現手法につい°Ｃは、この発明の要旨とする
範囲以外のことでちるから祥細な説明は省略する。

なお、上記実施例では、分岐予測テーブル２ａのタグ部
に分岐命令の４−＜−ジアドレスを登録したものを示し
ているが、は−ジ内アドレスの一部を実ページアドレス
に付加させても良い。

また、上記実施例では、インクリメンタ１ｏのインクリ
メント値を＋８としているが、命令読出し幅に合わせて
他の値に設定しても艮い。

〔発明の効果〕

この発明は以上説明したように、分岐予測制御方式にお
いて、命令キャッシュとしてリアルキャッジ−を使用し
、分岐予測テーブルのタグ部に分岐命令の実は−ジアド
レスを［０し、さらにデータ部に分岐先命令の実は−ジ
アドレスを登録するようにしたので、分岐命令の実行に
関してこの捕の従来方式と同等の高速性を保ちつつ、メ
モリ内の命令領琥へのデータ書込みを許可する計算機に
おいて、容易に命令キャッシュ及び分岐予測テーブルの
無効化が可能となる分岐予測制御方式が得られるという
優れた効果を奏するものである。

【図面の簡単な説明】

第１図はこの発明の一実施例である分岐予測制御方式の
構成を示すブロック図、第２図は従来の分岐予測？１ｉ
ＩＩ’ｆｌＪ方式の構成を示すブロック図である。 図において、ｌａ、ｌｂ・・・命令キャッシェ、２ｍ、
２ｂ・・・分岐予測テーブル゛、３・・・先取り命令ア
ドレスレジスタ、４．５・・・比較器、６．７ｈ、７ｂ
・・・ゲート回路、８・・・復帰用アドレス−くツファ
、９ａ、９ム・・・書込みレジスタ、１０・・・インク
リメ磨ンタ、１１・・・実ページレジスタ、１２・・・
実ｄ　−’）バッファである。 なお、各図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. パイプライン制御を採用した計算機において、先取り命
   令アドレスをもってアクセスする命令キャッシュと、先
   取り命令が分岐命令であった場合に、その分岐先アドレ
   スを指定する分岐予測テーブルを備え、上記命令キャッ
   シュのタグ部には命令の実アドレスを格納し、上記分岐
   予測テーブルのタグ部には分岐命令の実アドレスを格納
   し、同じくデータ部には分岐先命令の論理アドレスと分
   岐先命令の実アドレスとを格納し、分岐成立の予測を行
   う際には、上記分岐予測テーブルから読み出した分岐先
   命令の論理アドレスを先取り命令アドレスに設定し、さ
   らに読み出した分岐先命令の実アドレスを先取り命令の
   実アドレスに設定することを特徴とする分岐予測制御方
   式。