JPH08161226A

JPH08161226A - データ先読み制御方法，キャッシュ制御装置およびデータ処理装置

Info

Publication number: JPH08161226A
Application number: JP6307288A
Authority: JP
Inventors: Toshihiro Ozawa; 年弘小沢
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-12-12
Filing date: 1994-12-12
Publication date: 1996-06-21

Abstract

(57)【要約】【目的】キャッシュメモリを使用するシステムにおける
データ先読み制御方法，キャッシュ制御装置およびデー
タ処理装置に関し，キャッシュ・ミスを少なくして命令
の実行性能を向上させることを目的とする。【構成】ロード命令のアクセス対象となるデータの配置
パターンに応じたタイプによってロード命令の種類を分
け，その種類を命令のオペレーション・コードまたは命
令内のフィールドによって識別できるようにし，ロード
命令が先に発行したロード命令と関係付けられるとき，
先行するロード命令の処理時に，ロード命令の種類に応
じて後続するロード命令のロード・アドレスを予測し，
そのデータをキャッシュメモリに先読みする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，キャッシュ・ミスをで
きるだけ少なくするために，ロード命令のタイプに応じ
てデータをキャッシュメモリ内に先読みするデータ先読
み制御方法，キャッシュ制御装置およびデータ処理装置
に関するものである。

【０００２】計算機システムでは，プロセッサがメモリ
系に比べて，相対的に速くなっていることから，プロセ
ッサにデータを滞りなく供給することがより重要になっ
ている。そのため，高速にアクセスすることのできるキ
ャッシュメモリが多く用いられるようになってきたが，
キャッシュメモリを有効に利用するためには，できるだ
けキャッシュ・ミスが起きないようにする技術が必要と
される。

【０００３】

【従来の技術】計算機において，ロード（ｌｏａｄ）命
令によりメモリから読み出すデータは，メモリ上にラン
ダムに配置されている場合もあるが，ある定型的なパタ
ーンで配置されている場合もある。特に，プログラムの
ループにより，同じ命令で繰り返し処理するようなデー
タは一定のパターンでメモリ上に配置されていることが
多い。従来，このようなメモリ上におけるデータの配置
パターンによってキャッシュメモリに自動的にデータを
先読みすることは行われていなかった。

【０００４】

【発明が解決しようとする課題】普通のロード命令で
は，ロード処理が完了するまで次の命令の実行を行うこ
とができないので，キャッシュ・ミスが起きたときに
は，データがメモリからキャッシュに読み出されるまで
の間，命令実行は次に進まなくなり，性能を上げること
はできない。このように，データがメモリからキャッシ
ュメモリに読み出されるまでの間，命令実行が次に進ま
ないことによる性能の低下は，キャッシュ・ミスによる
ペナルティと呼ばれている。例えば，下記の命令群の例
で，命令(4) がキャッシュ・ミスを起こせば命令(5) の
実行は，キャッシュメモリにデータの読み込みが完了す
るまで待たされる。

【０００５】命令(1) ：add R4,R2,R3 命令(2) ：cmp R3,0 命令(3) ：bzero LABEL 命令(4) ：ld [R3+offset],R1 命令(5) ：add R1,R4,R3 ここで，Ｒ１〜Ｒ４はレジスタ，“add X,Y,Z”は（Ｘ
＋Ｙ）をＺに設定する加算命令，ｃｍｐは比較命令，ｂ
ｚｅｒｏは前出の命令の比較結果が等しいときにオペラ
ンドのラベル（LABEL)に分岐する分岐命令，ｌｄは第１
オペランドで指定されたメモリ上（この例ではメモリア
ドレスはレジスタＲ３の値をベースとしてそれにオフセ
ット（offset）値を加えた値）のデータを第２オペラン
ドへ読み込むロード命令を表している。

【０００６】ところで，キャッシュ・ミスを起こすこと
が多い場合として，次の２つの状態が挙げられる。リスト・アクセス（ｌｉｓｔａｃｃｅｓｓ）ロードしたデータをベース・アドレスとして，さらにロ
ードを行うアクセスである。

【０００７】ストライド・アクセス（ｓｔｒｉｄｅ
ａｃｃｅｓｓ）ループ内で，小さくないストライドでデータを読み出す
アクセスである。図７にリスト・アクセスとストライド
・アクセスの例を示す。

【０００８】リスト・アクセスは，例えば図７（Ａ）に
示すように，領域Ａ１の先頭から所定のオフセットだけ
離れた位置に，次の領域Ａ２の先頭アドレスが格納さ
れ，領域Ａ２の先頭から同じオフセットだけ離れた位置
に，次の領域Ａ３の先頭アドレスが格納され，…という
ように，データがメモリ上に配置されている場合のアク
セスであって，各領域からアドレスをロード命令で読み
出して，順次，次の領域へアクセスする。

【０００９】また，ストライド・アクセスでは，例えば
図７（Ｂ）に示すように，メモリ上に一定のストライド
長で配置されたデータＤ１，Ｄ２，…を，順次，プログ
ラム・ループにより同じロード命令で読み出して処理し
ていく。

【００１０】このようなメモリ上のデータ・アクセス
は，比較的多く現れるので，これらのケースにおけるキ
ャッシュ・ミスを削減すれば，命令の実行性能は向上す
る。本発明は上記問題点の解決を図り，アクセスするデ
ータを予測して事前にそのデータをキャッシュメモリに
先読みすることにより，命令の実行性能を向上させるこ
とを目的とする。

【００１１】

【課題を解決するための手段】図１は本発明の原理説明
図である。図中，１０は命令をフェッチして実行する処
理装置（ＣＰＵ），２０は識別情報生成装置，２１は命
令中のＩＤから関係するロード命令の組を識別する内部
ｉｄを生成する組の識別情報生成手段，２２は命令中の
ＩＤに対応する内部ｉｄを記憶するＩＤ記憶手段（以
下，ＩＤ表という），２３は内部ｉｄとロード命令の種
類（以下，Ｔｙｐｅという）を通知する検索・通知手
段，３０はキャッシュ制御装置，３１は関係するロード
命令の組ごとに各組における後続するロード命令が使用
する予測アドレス情報を記憶する関係アドレス記憶手段
（以下，ＲＡＴ表という），３２は予測アドレスを生成
する予測アドレス生成手段，３３は予測アドレスのオフ
セットを修正するオフセット修正手段，３４はキャッシ
ュメモリのアクセス制御を行うキャッシュ制御手段，４
０は高速アクセス可能なキャッシュメモリ，４１は命令
およびデータが格納されるメモリ（主記憶装置）を表
す。

【００１２】本発明におけるロード命令の命令形式は，
例えば図１（Ａ）に示すようになっており，命令の種類
を示すオペレーション（ＯＰ）コードおよび一般のオペ
ランドに加えて，ロード命令のアクセス対象となるデー
タの配置パターンに関係して定められたロード命令の種
類を示すＴｙｐｅフィールドと，先行するロード命令と
それに関係する後続するロード命令の組を示す識別子が
設定されるＩＤフィールドとを持つ。なお，Ｔｙｐｅフ
ィールドを設ける代わりに，ＯＰコードでロード命令の
Ｔｙｐｅを区別するようにしてもよい。

【００１３】ＣＰＵ１０は，図１（Ａ）に示すような形
式のロード命令を実行するとき，オペランドで指定され
たアクセス・アドレスを，キャッシュ制御装置３０へ送
るとともにＴｙｐｅフィールドおよびＩＤフィールドの
値を識別情報生成装置２０へ送る。識別情報生成装置２
０における組の識別情報生成手段２１は，ＩＤフィール
ドの値をもとに，各ロード命令の組を識別できる識別情
報（以下，これを内部ｉｄという）を生成し，ＩＤ表２
２に登録する。検索・通知手段２３は，組の識別情報生
成手段２１によって新たに生成した内部ｉｄ，またはＩ
Ｄ表２２を検索して得た内部ｉｄと，Ｔｙｐｅとをキャ
ッシュ制御装置３０へ送る。

【００１４】キャッシュ制御装置３０において，予測ア
ドレス生成手段３２は，識別情報生成装置２０から通知
された内部ｉｄとＴｙｐｅとをもとに，後続する同じ組
のロード命令において使用するアドレスを予測してＲＡ
Ｔ(Related Access Table)表３１に設定する。

【００１５】また，キャッシュ制御手段３４は，予測ア
ドレス生成手段３２によって生成したアドレスのデータ
を，後続するロード命令の実行に先立ってメモリ４１か
らキャッシュメモリ４０に読み込む。

【００１６】ＲＡＴ表３１に記憶する予測アドレスは，
ベースとなるアドレスとそのベース・アドレスに加算さ
れるオフセットとからなる。オフセット修正手段３３
は，後続するロード命令の実行時にＲＡＴ表３１が記憶
するオフセットをチェックし，正しいオフセットが設定
されていない場合には正しい値に修正する。

【００１７】

【作用】本発明によれば，予測アドレス生成手段３２に
よって後続するロード命令が使用するロード・アドレス
を予測し，そのロード命令の実行に先立ってキャッシュ
制御手段３４により，データの先読みを行うので，後続
するロード命令がアクセスするデータのキャッシュメモ
リ４０におけるヒット率が上がり，命令の実行性能が向
上する。先行するロード命令と後続するロード命令と
は，ループによって繰り返し実行される同じロード命令
であってもよい。

【００１８】ロード命令内に，関係するロード命令を識
別するためのＩＤフィールドを設けることにより，コン
パイラ等によって事前に関係するロード命令の組を検出
して実行の最適化を図ることができる。

【００１９】また，オフセット修正手段３３により，後
続するロード命令の予測アドレスが正しかったかどうか
を検査し，正しくない場合にはＲＡＴ表３１におけるオ
フセット値を修正することにより，実際のロード・アド
レスを学習して正しい予測アドレスとすることができ
る。

【００２０】識別情報生成装置２０によって，ロード命
令のＩＤフィールドで指定された識別子を，内部で一意
に識別できる内部ｉｄに変更し，その内部ｉｄに基づい
てアドレスの予測を行うことにより，プログラム全体の
ＩＤフィールドの識別子の総数が多い場合でも，少ない
メモリまたはレジスタ等で組の識別情報を管理すること
ができる。

【００２１】

【実施例】図２は本発明の一実施例のブロック図であ
る。図２において，図１と同符号のものは図１に示すも
のに対応し，１１は実行する命令アドレスを保持するプ
ログラム・カウンタ（ＰＣ），１２は実行する命令のコ
ードを保持する命令バッファ，２４はＩＤ表２２を検索
し既登録の内部ｉｄをキャッシュ制御装置３０へ通知す
るＩＤ検索部，２５はロード命令の種類を示すＴｙｐｅ
を検査し，その検査結果に従ってＩＤ表２２の検索また
は内部ｉｄの生成を指示するＴｙｐｅ検査部，２６はＩ
Ｄフィールドの値に対応する内部ｉｄを生成する内部ｉ
ｄ生成部，２７は生成した内部ｉｄをＩＤ表２２に登録
するＩＤ登録部，３５は通知された内部ｉｄによってＲ
ＡＴ表３１を検索するＲＡＴ検索部，３６はロード命令
の種類を示すＴｙｐｅを検査するＴｙｐｅ検査部，３７
はロード命令のＴｙｐｅに従って後に実行するロード命
令の予測アドレスを生成する予測アドレス生成部，３８
はＲＡＴ表３１のオフセットを修正するオフセット修正
部，３９はＣＰＵ１０からのアクセス・アドレスおよび
予測アドレス生成部３７が予測したアドレスに従ってメ
モリへのアクセスを行うキャッシュ制御部を表す。

【００２２】ロード命令には，Ｔｙｐｅフィールドが設
けられている。コンパイラにより，例えばリスト・アク
セス，ストライド・アクセス，その他の種類にロード命
令を分類し，それらの命令のＴｙｐｅフィールドの値を
種類別に設定する。ただし，リスト・アクセスにおける
先行するロード命令のＴｙｐｅ（これをｌｄ１とする）
と，関係する後続ロード命令のＴｙｐｅ（これをｌｄ２
とする）とは別の種類とする。命令のオペレーション・
コードの中に，使用されていない部分があれば，Ｔｙｐ
ｅフィールドを独立に設ける代わりに，種類毎に異なる
オペレーション・コードを割り当て，種類をオペレーシ
ョン・コード中にエンコードしてもよい。

【００２３】識別情報生成装置２０は，ロード命令の組
を識別するための機構である。組を識別するための簡単
な方法としては，例えば次の方法が考えられる。ロード
命令の各組に内部ｉｄを付与する。内部ｉｄとして，例
えばｌｄ１のロード命令の命令アドレスを使用し，ｌｄ
２の命令アドレスから対応するｌｄ１の命令アドレスが
索引できるような命令アドレス表をコンパイラが出力す
る。識別情報生成装置２０は，ｌｄ１のロード命令実行
時には，その命令アドレスを内部ｉｄとしてキャッシュ
制御装置３０へ送り，ｌｄ２のロード命令実行時には，
動的に上記命令アドレス表を引いて，対応するｌｄ１の
命令アドレスを求め，それを内部ｉｄとしてキャッシュ
制御装置３０へ送る。この方法が一つの実現方法である
が，これでは，識別情報生成装置２０が動的に参照する
命令アドレス表が大きい場合など，内部ｉｄの送出が間
に合わなくなるおそれがある。

【００２４】そこで，ロード命令中にＭビットのＩＤフ
ィールドを設け，それを次のように使用する。ある組の
ｌｄ１からｌｄ２までのパスを，その組のライフ・タイ
ムと考える。コンパイラにより，レジスタ・アロケーシ
ョンの方法と同様の方法によって，ライフ・タイムが重
なる組には，別のＩＤが割り付けられるように，組のＩ
Ｄを決める。必要なＩＤがＩＤフィールドの許す値より
大きくなってしまう場合には，最もキャッシュ・ミスを
起こしそうにもない，もしくはｌｄ１とｌｄ２の距離が
近過ぎて先読みしても効果がなさそうな組を，通常のロ
ード命令として扱う。

【００２５】識別情報生成装置２０で付与する内部ｉｄ
として，ｌｄ１のロード命令の命令アドレスを使用す
る。そのため，２^M個のエントリを持つ図３（Ａ）に示
すようなＩＤ表２２を用意する。識別情報生成装置２０
は，ｌｄ１のロード命令実行時に，ＣＰＵ１０から命令
中のＩＤフィールドの値ｉを受け，ＩＤ表２２の第ｉエ
ントリにｌｄ１の命令アドレスを書き込み，第ｉエント
リの内容を内部ｉｄとして，キャッシュ制御装置３０へ
送る。ｌｄ２のロード命令実行時には，命令中のＩＤフ
ィールドの値ｊから，ＩＤ表２２の第ｊエントリの値を
内部ｉｄとして，キャッシュ制御装置３０へ送る。

【００２６】ところで，キャッシュ制御装置３０中にす
べてのロード命令の組の情報を保持しておくのは現実的
ではない。そのため，図３（Ｂ）に示すようなＲＡＴ表
３１を設ける。ＲＡＴ表３１は，Ｎエントリだけの領域
を持ち，そのＮ個のエントリを，例えばＬＲＵ方式で使
い回す。すなわち，ＲＡＴ表３１の各エントリには，そ
のエントリを使用している内部ｉｄを記憶するフィール
ドを設け，あるｌｄ１のロード命令を実行するときに
は，ＲＡＴ表３１にその内部ｉｄを持つエントリがある
かどうかを調べる。あればそれを使用する。なければ最
も昔に使用されたエントリを，この組のために使用する
ことにし，そのエントリの内部ｉｄのフィールドを新し
い内部ｉｄに書き換える。

【００２７】また，ＲＡＴ表３１には，各内部ｉｄごと
にベース・アドレスとオフセットの組からなる予測アド
レスを記憶する。ベース・アドレスのフィールド（ｂａ
ｓｅフィールドという）には，先行するロード命令でレ
ジスタに読み出した値が設定される。オフセットのフィ
ールド（ｏｆｆｓｅｔフィールドという）は，初期値が
“０”であり，もし，後続するロード命令においてベー
ス・アドレスに加算する実際のオフセットが“０”でな
い場合には，後続するロード命令のオフセットによって
修正される。すなわち，ｂａｓｅフィールドの値と，ｌ
ｄ２の命令のアクセス・アドレスとの差が，ｏｆｆｓｅ
ｔフィールドに設定される。

【００２８】図４は，本発明が適用されるロード命令を
含む命令コード列の例を示している。図４（Ａ）はリス
ト・アクセスを行う命令コード列の例，図４（Ｂ）はス
トライド・アクセスを行う命令コード列の例である。

【００２９】Ｒｉは第ｉレジスタ，ｌｄは第１オペラン
ドで指定されたメモリ上のデータを第２オペランドで指
定されたレジスタに読み込むロード命令，“add X,Y,
Z”は（Ｘ＋Ｙ）をＺに設定する加算命令，ｃｍｐは比
較命令，ｂｌは前出の比較命令において第１オペランド
が第２オペランドの値より小さいときにオペランドで指
定されたラベル位置（LABEL)に分岐する分岐命令，ｂｐ
ｌｕｓは前出の命令における比較結果が正のときにオペ
ランドで指定されたラベル位置に分岐する命令，ｃａｌ
ｌは第１オペランドで指定された関数またはサブルーチ
ンを呼び出す命令を表している。

【００３０】ロード命令の種類を示すＴｙｐｅとして
は，ここではリスト・アクセスにおける先行ロード命
令（例えば図４の命令(11)) と，それに関係する後続
のロード命令（例えば図４の命令(15)) と，ストライ
ド・アクセスのために繰り返し実行されるロード命令
（例えば図４の命令(23)）の３つのタイプを考える。
とのタイプはペアになっている。以下の説明では，
のタイプのロード命令をｌｄ１，のタイプのロード命
令をｌｄ２と表す。

【００３１】図５は，図２に示す実施例の装置の制御フ
ローを示している。図２に示す識別情報生成装置２０
は，図５（Ａ）に示すように，ＣＰＵ１０からロード命
令におけるＴｙｐｅフィールドとＩＤフィールドの値を
受け取ると，Ｔｙｐｅ検査部２５によってＴｙｐｅを調
べ，以下の制御を行う。

【００３２】(a) まず，Ｔｙｐｅがｌｄ１のリスト・ア
クセスまたはストライド・アクセスの場合，内部ｉｄ生
成部２６およびＩＤ登録部２７により，ＩＤフィールド
の値によって定まるＩＤ表２２のエントリに，プログラ
ム・カウンタ１１から得た命令アドレスを登録する。ま
た，プログラム・カウンタ１１から得た命令アドレスを
内部ｉｄとして，キャッシュ制御装置３０へ送る。

【００３３】(b) Ｔｙｐｅがｌｄ２のリスト・アクセス
の場合，ＩＤ検索部２４によって，ＩＤフィールドの値
をもとにＩＤ表２２を検索し，ＩＤ表２２の該当エント
リの内容を内部ｉｄとしてキャッシュ制御装置３０へ送
る。

【００３４】(c) その他の場合，何もしない。また，図２に示すキャッシュ制御装置３０は，特定のＴ
ｙｐｅのロード命令の実行時に，図５（Ｂ）に示すよう
な制御を行う。まず，識別情報生成装置２０からＴｙｐ
ｅと内部ｉｄを受け取り，ＲＡＴ検索部３５により，内
部ｉｄでＲＡＴ表３１を検索する。また，Ｔｙｐｅ検査
部３６によってＴｙｐｅを調べ，Ｔｙｐｅに応じて以下
の制御を行う。

【００３５】(a) Ｔｙｐｅがｌｄ１のリスト・アクセス
の場合，予測アドレス生成部３７によって，ロード命令
の結果を，ＲＡＴ表３１の該当する内部ｉｄのｂａｓｅ
フィールドに書き込む。さらにその値にｏｆｆｓｅｔフ
ィールドの値を足したアドレスを予測アドレスとして，
そのアドレスのデータが，キャッシュメモリ４０にある
かどうかを調べ，なければキャッシュメモリ４０に読み
込む。ただし，不当なアドレスであっても割り込みは上
げない。データがあれば先読みはしない。

【００３６】また，ストライド・アクセスの場合には，
ＲＡＴ表３１のｂａｓｅフィールドに，そのアクセス・
アドレスを入れ，先読みするアドレスは，（ldのアクセス・アドレス）＋RAT[id].offset とする。そして，ｏｆｆｓｅｔフィールドには， RAT[id].offset:=(ldのアクセス・アドレス）−RAT[i
d].base のように設定する。ここで，RAT[id].offsetは，該当す
る内部ｉｄのｏｆｆｓｅｔフィールドの値を表し，RAT
[id].baseはｂａｓｅフィールドの値を表す。

【００３７】(b) Ｔｙｐｅがｌｄ２のリスト・アクセス
の場合，オフセット修正部３８によって，ＣＰＵ１０か
ら得たアクセス・アドレスとＲＡＴ表３１のベース・ア
ドレスとからＲＡＴ表３１に記憶しているオフセットを
修正する。すなわち，ＲＡＴ表３１の該当する内部ｉｄ
のｏｆｆｓｅｔフィールドに，次の値を書き込む。

【００３８】RAT[id].offset:=(ld2のアクセス・アドレ
ス）−RAT[id].base (c) その他の場合，何もしない。以上の制御を，図４に示す命令コード列の例に従って詳
述する。

【００３９】図４（Ａ）に示すリスト・アクセスの実行
では，命令(11)で読み出したデータ（レジスタＲ０に入
っている）を，後続するロード命令(15)で使用してい
る。このとき，命令(15)では，一般にキャッシュ・ミス
が起こりやすい。

【００４０】また，図４（Ｂ）に示すストライド・アク
セスの命令コード列は，レジスタＲ１の値が０になるま
で，命令(21)〜命令(26)を繰り返し実行するループ構造
になっている。命令(21)では，レジスタＲ1 の値を引数
として，関数ｆｕｎｃを呼び出す。関数ｆｕｎｃでは，
その結果をレジスタＲ０に格納するものとする。そし
て，命令(23)では，ループが一周する毎に, 前にアクセ
スしたアドレスをベースとして，それからレジスタＲ０
の値だけずれたアドレスをアクセスする。このような場
合も，一般に命令(23)でキャッシュ・ミスが起こりやす
い。

【００４１】本発明では，これらの場合において，ベー
スとなるアドレスをロードしてくる命令(11)またはベー
スとなるアドレスを使用する命令(23)の命令実行時に，
後続する命令(15)や，次のループで実行する命令(23)の
アドレスを，キャッシュ制御装置３０において予測し，
そのアドレスのデータをキャッシュメモリ４０に事前に
持ってくるようにする。これにより，命令(15)や命令(1
5)の実行において，キャッシュ・ミスによるオーバーヘ
ッドを低減することができるようになる。

【００４２】以下，リスト・アクセスの場合の例を中心
に説明する。ストライド・アクセスの場合も同様であ
る。 (a) ベース・アドレスをロードしてくる命令(11)（Ｔｙ
ｐｅがｌｄ１の命令）と，それを使用してロードする命
令(15)（Ｔｙｐｅがｌｄ２の命令）の組をコンパイラに
よって抽出する。コンパイラは，これらの各組毎に一意
のＩＤを付与する。また，ロード命令中のＴｙｐｅフィ
ールドにリスト・アクセスのｌｄ１およびリスト・アク
セスのｌｄ２であることを示す識別情報を設定する。

【００４３】(b) 実行時に，識別情報生成装置２０は，
ロード命令のＩＤフィールドの値に対応する組の内部ｉ
ｄ（この例ではＴｙｐｅがｌｄ１の命令アドレス）を求
める。

【００４４】(c) キャッシュ制御装置３０のＲＡＴ表３
１には，ｂａｓｅフィールドとｏｆｆｓｅｔフィールド
とを設け，ｂａｓｅフィールドには，ｌｄ１のロード命
令でロードしてきた値を設定する。ｏｆｆｓｅｔフィー
ルドには，ベース・アドレスとｌｄ２のアクセス・アド
レスとの差を設定する。

【００４５】(d) キャッシュ制御装置３０には，ロード
命令の種類を示すＴｙｐｅと，組を識別する内部ｉｄが
ロード命令の実行時に送られてくる。これに対し，キャ
ッシュ制御装置３０は，以下の処理を行う。

【００４６】Ｔｙｐｅが通常（例えば０）ならば，従
来と同様な動作のみを行う。Ｔｙｐｅがリスト・アクセスのｌｄ１の場合には，次
の処理を行う。 (i) 通常のキャッシュ制御の他に，その内部ｉｄがＲＡ
Ｔ表３１内にあるかどうかを調べ，なければＲＡＴ表３
１から１エントリ取り出し，内部ｉｄフィールドに内部
ｉｄを書き込み，ｏｆｆｓｅｔフィールドを“０”にす
る。

【００４７】(ii)ロード命令の結果をＲＡＴ表３１の該
当する内部ｉｄのｂａｓｅフィールドに書き込む。 (iii) さらに，その値にｏｆｆｓｅｔフィールドの値を
足したアドレスがキャッシュメモリ４０上にあるかどう
かを調べ，なければキャッシュメモリ４０上に読み込
む。ただし，不当なアドレスであっても割り込みは上げ
ない。あれば何もしない。

【００４８】Ｔｙｐｅがリスト・アクセスのｌｄ２の
場合には，次の処理を行う。 (i) 通常のキャッシュ制御の他に，ＲＡＴ表３１のその
組の内部ｉｄのｏｆｆｓｅｔフィールドに，次の値を書
き込む。

【００４９】RAT[id].offset:= (ld2のアクセス・アド
レス）−RAT[id].base ＲＡＴ表３１内に，その内部ｉｄがなければ書き込まな
い。なお，キャッシュ制御装置３０は，Ｔｙｐｅがスト
ライド・アクセスの場合には，次の処理を行う。

【００５０】(i) 通常のキャッシュ制御の他に，その内
部ｉｄがＲＡＴ表３１内にあるかどうかを調べ，なけれ
ばＲＡＴ表３１から１エントリ取り出し，ｉｄフィール
ドに内部ｉｄを書き込み，ｏｆｆｓｅｔフィールドを
“０”にする。

【００５１】(ii)アクセス・アドレスをＲＡＴ表３１の
ｂａｓｅフィールドに書き込む。 (iii) さらに，その値にｏｆｆｓｅｔフィールドの値を
足したアドレスがキャッシュメモリ４０上にあるかどう
かを調べ，なければキャッシュメモリ４０上に読み込
む。ただし，不当なアドレスであっても割り込みは上げ
ない。あれば何もしない。

【００５２】図６の動作例説明図に従って，図４（Ａ）
に示すリスト・アクセスの命令コード列の実行例を説明
する。メモリ４１には，各アドレスに図６（Ａ）に示す
ようなデータが格納されていたとする。また，図６
（Ｂ）に示すように，実行前の状態がレジスタＲ０＝１
０００，ｏｆｆｓｅｔ１＝１００，ｏｆｆｓｅｔ２＝２
００であったとする。ｏｆｆｓｅｔ１およびｏｆｆｓｅ
ｔ２はレジスタで指定される場合もあるが，ここでは説
明を簡単にするため定数であるとする。命令(11)の実行
前は，ＲＡＴ表３１の該当内部ｉｄ（ｘ）のｂａｓｅフ
ィールドおよびｏｆｆｓｅｔフィールドは，図６（Ｃ）
に示すように，共に“０”である。

【００５３】Ｔｙｐｅがｌｄ１のロード命令(11)を実行
すると，レジスタＲ０が１０００，ｏｆｆｓｅｔ１が１
００であるので，１１００番地のデータ“１５００”が
レジスタＲ０にロードされ，ＲＡＴ表３１は図６（Ｄ）
に示すように更新される。すなわち，ｂａｓｅフィール
ドに“１５００”が格納される。また，（１５００＋
０）番地を予測アドレスとして，この番地のデータが，
キャッシュメモリ４０に読み込まれる。なお，ここで読
み込まれたデータは，正しいオフセットがまだ設定され
ていないため不用データである。

【００５４】命令(12)〜命令(14)の実行の後，命令(15)
が実行されると，（１５００＋２００）番地のデータ
“２０００”がレジスタＲ０にロードされるとともに，
ＲＡＴ表３１のｏｆｆｓｅｔフィールドに，（１５００
＋２００）−１５００（現ｂａｓｅ値）＝２００が書き
込まれ，ＲＡＴ表３１は図６（Ｅ）に示すように修正さ
れる。

【００５５】次に，例えばレジスタＲ０の値が“２００
０”の状態で，再度，命令(11)が実行されると，（２０
００＋１００）番地のデータ“３０００”がレジスタＲ
０にロードされ，ＲＡＴ表３１のｂａｓｅフィールドに
その値“３０００”が設定される。また，ＲＡＴ表３１
により予測された（３０００＋２００）番地のデータ
“５０００”がキャッシュメモリ４０に先読みされる。

【００５６】これにより，命令(15)の実行の際には，３
２００番地のデータがキャッシュメモリ４０に存在する
ので，キャッシュ・ヒットとなり，以後同様なデータの
先読みによってキャッシュ・ミスの発生が抑制されるこ
ととなる。

【００５７】本発明の実施例として，リスト・アクセス
のＴｙｐｅのｌｄ１とｌｄ２の命令が違う場合を説明し
たが，リスト・アクセスにおいて，ｌｄ１とｌｄ２が同
じ命令であることがある。このような場合に対してだ
け，処理をしたいならば，ロード命令にｌｄ１とｌｄ２
が一致した命令であることを示すフィールドを付けるだ
けで，先読みの処理が可能である。

【００５８】以上のように，本発明は，例えば次のよう
な点が従来技術と異なる。ロード命令の命令形式にリスト・アクセスやストラ
イド・アクセスなどの種類を表すＴｙｐｅフィールドが
設けられている。

【００５９】またはの代わりに，リスト・アクセ
スやストライド・アクセスなどの種類別に命令のオペレ
ーション・コードが割り当てられている。リスト・アクセスやストライド・アクセスのロード
命令の命令形式に，組となる命令を示すためのＩＤフィ
ールドが設けられている。

【００６０】組となる命令を示すＩＤフィールドか
ら一意の内部ｉｄを割り当てる機構（識別情報生成装置
２０）がある。キャッシュ制御装置３０は，組となる命令を示す内
部ｉｄと予測アドレスを求めるためのＲＡＴ表３１を持
つ。

【００６１】キャッシュ制御装置３０は，組となる
命令を示す内部ｉｄと種類を示すＴｙｐｅとを識別情報
生成装置２０から入力し，ＲＡＴ表３１に基づいて予測
したアドレスのデータを先読みする。

【００６２】また，キャッシュ制御装置３０は，組
となる命令を示す内部ｉｄと種類を示すＴｙｐｅとを識
別情報生成装置２０から入力し，ＲＡＴ表３１に基づ
き，予測アドレスを変更する。

【００６３】

【発明の効果】以上説明したように，本発明によれば，
ロード命令の種類に応じて，後にアクセスする可能性の
あるデータをキャッシュメモリ上に先読みするので，キ
ャッシュ・ミスを削減し，命令の実行性能を向上させる
ことができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の一実施例のブロック図である。

【図３】本発明の実施例で用いるＩＤ表とＲＡＴ表の構
成例を示す図である。

【図４】本発明の実施例を説明するためのリスト・アク
セスとストライド・アクセスの命令コード列の例を示す
図である。

【図５】図２に示す実施例の装置の制御フローを示す図
である。

【図６】本発明の実施例の動作例説明図である。

【図７】リスト・アクセスとストライド・アクセスの例
を示す図である。

【符号の説明】

１０ＣＰＵ２０識別情報生成装置２１組の識別情報生成手段２２ＩＤ記憶手段（ＩＤ表）２３検索・通知手段３０キャッシュ制御装置３１関係アドレス記憶手段（ＲＡＴ表）３２予測アドレス生成手段３３オフセット修正手段３４キャッシュ制御手段４０キャッシュメモリ４１メモリ

Claims

【特許請求の範囲】

【請求項１】キャッシュメモリと，キャッシュメモリ
に対するアクセスを制御するキャッシュ制御装置とを備
えたデータ処理装置におけるデータ先読み制御方法にお
いて，ロード命令のアクセス対象となるデータの配置パ
ターンに応じたタイプによってロード命令の種類を分
け，その種類を命令のオペレーション・コードまたは命
令内のフィールドによって識別できるようにし，ロード
命令が先に発行したロード命令と関係付けられるとき，
先行するロード命令の処理時に，前記ロード命令の種類
に応じて後続するロード命令のロード・アドレスを予測
し，そのデータをキャッシュメモリに先読みすることを
特徴とするデータ先読み制御方法。
【請求項２】請求項１記載のデータ先読み制御方法に
おいて，前記先行するロード命令と後続するロード命令
との関係付けを，ロード命令内に設けられた組となる命
令を示す識別子を格納するフィールドによって行うこと
を特徴とするデータ先読み制御方法。
【請求項３】キャッシュメモリに対するアクセスを制
御するキャッシュ制御装置において，関係するロード命
令の組ごとに，各組における後続するロード命令が使用
する予測アドレス情報を記憶する関係アドレス記憶手段
と，関係するロード命令の組を識別する情報と，アクセ
ス対象となるデータの配置パターンに応じた種類を示す
ロード命令のタイプ情報とを入力し，後続する同じ組の
ロード命令において使用するアドレスを予測して前記関
係アドレス記憶手段に設定する予測アドレス生成手段
と，前記予測アドレス生成手段によって生成したアドレ
スのデータを，後続するロード命令の実行に先立ってキ
ャッシュメモリにロードするキャッシュ制御手段とを備
えたことを特徴とするキャッシュ制御装置。
【請求項４】請求項３記載のキャッシュ制御装置にお
いて，前記関係アドレス記憶手段に記憶する予測アドレ
スは，ベースとなるアドレスとそのベース・アドレスに
加算されるオフセットとからなり，後続するロード命令
の実行時に前記関係アドレス記憶手段が記憶するオフセ
ットを修正するオフセット修正手段を備えたことを特徴
とするキャッシュ制御装置。
【請求項５】請求項３または請求項４記載のキャッシ
ュ制御装置を備えたデータ処理装置において，ロード命
令内に含まれるアクセス対象となるデータの配置パター
ンに応じた種類を示すタイプ情報と，先行するロード命
令と後続するロード命令との関係付けを示す識別情報と
をもとに，関係するロード命令の組を識別する情報を生
成する組の識別情報生成手段と，生成された組の識別情
報を記憶する識別情報記憶手段と，ロード命令の実行に
際して前記組の識別情報生成手段が生成した組の識別情
報または前記識別情報記憶手段に記憶している該当する
組の識別情報，およびロード命令の前記タイプ情報を前
記キャッシュ制御装置に通知する手段とを有する識別情
報生成装置を備えたことを特徴とするデータ処理装置。