KR920008588A - 인텔리전트 데이타 캐쉬 사전호출 방법과 이를 이용한 컴퓨터 - Google Patents
인텔리전트 데이타 캐쉬 사전호출 방법과 이를 이용한 컴퓨터 Download PDFInfo
- Publication number
- KR920008588A KR920008588A KR1019910018507A KR910018507A KR920008588A KR 920008588 A KR920008588 A KR 920008588A KR 1019910018507 A KR1019910018507 A KR 1019910018507A KR 910018507 A KR910018507 A KR 910018507A KR 920008588 A KR920008588 A KR 920008588A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- precall
- processing unit
- computer
- register
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims 6
- 230000003139 buffering effect Effects 0.000 claims 1
- 230000002452 interceptive effect Effects 0.000 claims 1
- 238000012986 modification Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/383—Operand prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/6028—Prefetching based on hints or prefetch instructions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Advance Control (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 정확하나 다소 복잡한 본 발명의 실시예를 보이는 블록도.
제3도는 더 간단하나 정확성은 감소된 본 발명의 실시예를 보이는 블록도.
Claims (14)
- 처리유닛 명령을 명령 캐쉬내로 사전호출하는 단계와; 상기 명령캐쉬내의 사전호출 명령을 디코딩하여 상기 명령중에 데이타 조회가 존재하는가를 결정하는 단계와, 상기 명령 캐쉬내의 디코딩된 사전호출 명령에 따라 주메모리로부터 데이타를 사전호출 하는 단계를 포함하는 것을 특징으로 하는 처리유닛과 주 메모리를 구비한 디지탈 컴퓨터의 작동방법.
- 제1항에 있어서, 상기 명령 캐쉬내의 상기 사전호출 명령에 직접 조회 데이타가 존재하면, 상기 각 직접 데이타 조회에 대해 상기 주 메모리에 데이타 사전호출 요청을 송출하는 단계를 포함하는 것을 특징으로 하는 디지탈 컴퓨터의 작동방법.
- 제1항 또는 제2항중의 어느 한 항에 있어서, 상기 처리유닛의 레지스터를 기준하여 상기 명령 캐쉬내의 상기 사전호출 명령에 간접 조회 데이타가 존재하는가의 여부를 결정하는 단계와, 상기 처리유닛내의 각 레지스터에 대해 상기 레지스터가 정확한 간섭 어드레스 계산에 사용될수 있기까지 거처야할 프로세서 사이클의 수의 계수치를 유지하는 단계를 포함하는 것을 특징으로 하는 디지탈 컴퓨터의 작동방법.
- 제3항에 있어서, 각 사전 호출 요청이 처리될 수 있기까지 거쳐야 할 프로세서 사이클의 수를 표시하는 카운터와 관련하여 데이타 사전호출 요청을 대기 행열내에 유지하는 단계를 포함하는 것을 특징으로 하는 디지탈 컴퓨터의 작동방법.
- 제4항에 있어서, 상기 사전호출 대기행열중의 상기 데이타 사전호출 요청에 관련된 카운터가, 데이타를 요청하는 사전호출 명령에 의한 간접 어드레스 계산에 사용되는 레지스터를 위해 유지되는 카운터 필드의 최고값으로 초기 설정되는 것을 특징으로 하는 디지탈 컴퓨터의 작동방법.
- 처리 유닛과, 주 메모리와, 상기 처리 유닛이 상기 주 메모리로부터 명령을 사전호출 및 저장하도록 하는 명령 캐쉬 수단과, 상기 명령 캐쉬수단에 저장된 명령중에 데이타 조회가 포함되는가를 결정하고, 이에 따라 데이타 사전호출을 발생시키며, 상기 데이타를 데이타 캐쉬 수단에 저장시키고, 상기 데이타를 주 메모리 대신 저장하도록 하는 데이타 캐쉬 제어수단을 구비하는 것을 특징으로 하는 컴퓨터.
- 제6항에 있어서, 상기 데이타 캐쉬 제어 수단이 상기 처리유닛의 프로그램 카운터에 따라 상기 명령의 결정이 순차적으로 수행되도록 하는 것을 특징으로 하는 컴퓨터.
- 제7항에 있어서, 상기 데이타 캐쉬 제어수단이 사전호출 대기행열에서 상기 데이타 사전호출 요청을 버퍼링하는 대기수단을 구비하는 것을 특징으로 하는 컴퓨터.
- 제8항에 있어서, 상기 데이타 조회가 직접 어드레싱 모드인 경우 데이타 사전호출의 송출과 상기 요청의 상기 사전 호출 대기행열에의 저장을 선택적으로 수행하는 수단을 더 구비하는 것을 특징으로 하는 컴퓨터.
- 제6항 내지 제9항중 어느 한 항에 있어서, 상기 데이타 캐쉬 제어 수단이, 상기 명령이 상기 처리 유닛에 포함된 하나 또는 복수의 레지스터에 저장된 정보를 이용하는 간접 어드레싱 모드로 데이타를 저장된 정보를 이용하는 간접 어드레싱 모드로 데이타를 조회하는가의 여부를 결정하고, 이에따라 상기 레지스터에 저장된 정보로부터 조회를 결정하는 것을 특징으로 하는 컴퓨터.
- 제10항에 있어서, 상기 각 레지스터가, 상기 처리유닛에 억세스를 허용하는 제1포트와 상기 데이타 캐쉬제어 수단에 억세스를 허용하는 제2포트의 두 억세스 포트를 구비하는 것을 특징으로 하는 컴퓨터.
- 제10항 내지 제11항중의 어느 한 항에 있어서, 상기 각 레지스터와 관련되며, 현재 처리유닛 명령과 처리유닛에 의한 각 레지스터 내용의 장래 수정간의 처리 사이클의 각 계수치를 보유하는 제1카운터 수단이 더 구비되는 것을 특징으로 하는 컴퓨터.
- 제8항 또는 제12항중의 어느 한 항에 있어서, 상기 사전호출 대기행열의 상기 사전호출 요청에 관련되어, 상기 데이타 사전호출이 정확히 실행되기전에 거쳐야할 프로세서 사이클의 수를 표시하는 제2카운터 수단을 더 구비하는 것을 특징으로 하는 컴퓨터.
- 제13항에 있어서, 상기 데이타 조회의 결정에 사용된 하나 또는 복수의 레지스터에 관련된 각 계수치의 최고값으로 상기 사이클 수를 초기 설정하는 수단을 구비하는 것을 특징으로 하는 컴퓨터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US60521290A | 1990-10-24 | 1990-10-24 | |
| US605,212 | 1990-10-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920008588A true KR920008588A (ko) | 1992-05-28 |
| KR100262234B1 KR100262234B1 (ko) | 2000-07-15 |
Family
ID=24422692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910018507A KR100262234B1 (ko) | 1990-10-24 | 1991-10-21 | 인텔리전트 데이타 캐쉬 프리펫치 방법과 이를 이용한 컴퓨터 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0482706B1 (ko) |
| JP (1) | JP3095831B2 (ko) |
| KR (1) | KR100262234B1 (ko) |
| DE (1) | DE69130726T2 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101134898B1 (ko) * | 2011-12-28 | 2012-04-17 | (주)대양이티에스 | 건조기용 원적외선 히터 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4371927A (en) * | 1977-11-22 | 1983-02-01 | Honeywell Information Systems Inc. | Data processing system programmable pre-read capability |
| EP0205193B1 (en) * | 1985-06-17 | 1996-10-23 | Nec Corporation | Information processing system comprising a register renewal waiting control circuit with renewal register number registering means |
| GB8817912D0 (en) * | 1988-07-27 | 1988-09-01 | Int Computers Ltd | Data processing apparatus |
-
1991
- 1991-10-17 EP EP91202698A patent/EP0482706B1/en not_active Expired - Lifetime
- 1991-10-17 DE DE69130726T patent/DE69130726T2/de not_active Expired - Fee Related
- 1991-10-21 KR KR1019910018507A patent/KR100262234B1/ko not_active IP Right Cessation
- 1991-10-24 JP JP03277896A patent/JP3095831B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69130726D1 (de) | 1999-02-18 |
| KR100262234B1 (ko) | 2000-07-15 |
| EP0482706A3 (en) | 1993-02-10 |
| EP0482706B1 (en) | 1999-01-07 |
| DE69130726T2 (de) | 1999-07-22 |
| JPH04299737A (ja) | 1992-10-22 |
| EP0482706A2 (en) | 1992-04-29 |
| JP3095831B2 (ja) | 2000-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827402A (en) | Branch advanced control apparatus for advanced control of a branch instruction in a data processing system | |
| KR920004962A (ko) | 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법 | |
| JP5329541B2 (ja) | エイリアスアドレス指定を用いる可変長命令コード化の実装 | |
| KR870011524A (ko) | 마이크로프로세서칩의 스택프레임캐시 | |
| KR910006856A (ko) | 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터 | |
| KR860002049A (ko) | 캐쉬 메모리 제어회로 | |
| US7035986B2 (en) | System and method for simultaneous access of the same line in cache storage | |
| US5226132A (en) | Multiple virtual addressing using/comparing translation pairs of addresses comprising a space address and an origin address (sto) while using space registers as storage devices for a data processing system | |
| US6192463B1 (en) | Processor architecture scheme which uses virtual address registers to implement different addressing modes and method therefor | |
| US5274776A (en) | Information processing system having mode signal holding means and selecting operand access mode based on mode signal indicating type of currently executed instruction | |
| KR900016865A (ko) | 파이프라인방식의 분기명령제어장치 | |
| JPS6055849B2 (ja) | 命令制御方式 | |
| JPS62102344A (ja) | バツフア・メモリ制御方式 | |
| US7904697B2 (en) | Load register instruction short circuiting method | |
| KR920008588A (ko) | 인텔리전트 데이타 캐쉬 사전호출 방법과 이를 이용한 컴퓨터 | |
| US5386521A (en) | Instruction prefetching circuit with a next physical address precalculating circuit | |
| US7937525B2 (en) | Method and apparatus for decoding a virtual machine control structure identification | |
| KR960011669A (ko) | 중앙처리장치 | |
| JP2581565B2 (ja) | ガード付命令を実行するデータ処理装置 | |
| JP2004508607A5 (ko) | ||
| US5524221A (en) | Next instruction pointer calculation system for a microcomputer | |
| KR900002436B1 (ko) | 컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템 | |
| US6961844B1 (en) | System and method for extracting instruction boundaries in a fetched cacheline, given an arbitrary offset within the cacheline | |
| JPS6051947A (ja) | 仮想記憶計算機における命令先取方式 | |
| JPH01177145A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050401 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |