JPS59500241A - メモリ内容を機械レジスタに自動的に写像する計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 メモリ内容を機械レジスタ に自動的に写像する計算機 本発明はデジタル計算機に関し、特に、機械レジスタの自動的割り付けに関する 。

デジタル計算機は、記算機蓄積装置の階層の最低位レベルのものとしてレジスタ を長年にわたって使用して来た。レジスタは主メモリよりも速いアクセスタイム を持つが、そのコストのために数は少い。一時は、レジスタの使用は、機械言語 によるプログラマによって直接制御された。現在では、レジスタの使用は、主と して、他の計算機プログラムであるコンパイラによって制御される。

コンパイラは、理解の容易な高レベル・ソース言語を、機械の低レベル目的言語 に変換する。このコンパイラによって行われる変換の仕事の一部は、現在有効な データ項目を可能な限りレジスタに入れることである。この方法によって主メモ リへの参照を少くし、全体の能率を高速化できる。この仕事はレジスタの割付け と呼ばれるが、コンパイラプログラムにとってはめんどうなもので、コンパイラ が大きく複雑になり、保守がやっかいで、作成にもコストが高くつく。

計算機命令は、演算又は論理操作で用いられるデータオペランドを、アドレスモ ードを使用して指定する。アドレスとは、蓄積装置内で特定のデータ又は命令の 位置を指すのに用いられる用語である。アドレスモートは、たとえばζデータが 、レジスタ内にあるのか、命令で指定されたアドレスのところにあるのか、また は、命令で指定されたあるレジスタｆ蓄えられているアドレスのところにあるの かを指定する。多くの計算機で使用され、°“相対アドレス″　と呼ばれている アドレスモードは、レジスタの内容を命令で指定された定数に加算することによ ってアドレスを形成する。このアドレスモードは、スタックデータ構造と呼ばれ るものを実現する時に良く使われる。このため、　“スタック相対アドレス″　 という用語が良く用いられ、特定のレジスタをスタックポインタレジスタと呼ぶ 。

スタック相対アドレスはコンパイラで良く使われ、計算機のメモリの領域を局部 プログラム変数、パラメータ、及び一時記憶に割当てるためのスタックと呼ばれ るデータ構造に用いられる。スタック上に領域を割当てる方法は、領域割当ての 非常に簡単で効率の良い方法として知られている。このようなスタックの詳細と 、これがコンパイラでどのように用いられるかについては、ここでは触れない。

その詳細は、コンパイラに関するほとんどの教科書に記載されている。そのよう な本の１つとして、ニー、ブイ、アホ（Ａ、’Ｖ、　Ａｈｏ　）　及びジエイ、 ディー。

アルマン（Ｊ、　Ｄ、　Ｕｌｉｍａｎ　）著でアデイソンーベスレイパフ゛ゝリ ッシング　カンパニ（Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ　Ｐｕｂｌｉｓｈｉｎｇ　 Ｃｏ　）　（１９７７）　発行の″プリンシプル　オブ　コンパイラ−デザイン ”　（”’Ｐｒ１ｎｃｉｐｌｅｓ　ｏｆ　ＣｏｍｐｉｌｅｒＤｅｓｉｇｎ”γが ある。

手続きのだめの局部変数（すなわち、その手続き内のみで使用される変数）は、 通常スタック上に割当てられる。レジスタを持つ計算機では、計算機の速度を上 げるために、可能なかぎり変数を主メモリからレジスタへ移すのはコンパイラプ ログラムの仕事である。このようなレジスタの割付けは、コンパイラにとって困 難な仕事であシ、レジスタの割付けを効率良く行うためには、しばしば１パス以 上ソースプログラムを読むことが要求される。さらに、１つの手続きが実行中で 、これが他の手続きを呼ぶ必要がある時、レジスタの数は限られているため、他 の手続きを呼ぶ前にレジスタの内容を主メモリに退避しなければならない。この 処理をレジスタ退避と呼ぶ。同様に、呼出し元の手続きに戻る時にレジスタを復 旧させねばならない。もしこのようなレジスタの割付けが不必要になると、コン パイラプログラムの設計は極めて簡単になる。

レジスタのない計算機もすでに存在し、メモリーメモリ形計算機と呼ばれる。し かし、レジスタのない計算機は実行速度が遅いという欠点を持つ。

本発明の一実施例に従えば、レジスタ形計算機の速度の利点と、メモリーメモリ 形計算機によるコンパイラの簡略化との両方を持つものが単一の機械として実現 された。これは実行中、メモリの内容が自動的に機械レジスタに写像されるとい う機構によって達成されている。この処理は゛結合”と呼ばれ、従来技術ではプ ログラムのコンパイル中には行われていたが、実行中には行われていなかった。

多くの場合、すべての局部変数がレジスタに割当てられ、従来技術のコンパイラ プログラムのように局部変数の一部のみをレジスタに割当てるものに較べると、 大幅に改善・されている。さらに、本発明では、手続き呼出しの時に従来のレジ スタ形計算機では必要としたレジスタの退避と復旧を通常は必要としない。

よシ具体的に述べると、命令が計算機の主メモリから赤毛シ、される時、命令は 命令キャッシュに入れられる前に部分的に復号される。この部分復号の時、スタ ック相対アドレスを持つオペランド、すなわちスタックポインタの値と変位の和 が作られて絶対メモリアドレスとなる。

このメモリアドレスは命令キャッシュに蓄えられる。命令キャッシュ内のこれら のオペランドアドレスがチェックされ、対応するデータが現在レジスタ群に入っ ているかどうかが調べられる。入っていれば、アドレスモードが変えられて、ア ドレスはレジスタへの指標として使われる。このような方法によシ、レジスタは 、従来のようなコンパイラによる方法ではなく、ハードウェアによって自動的に 割当てられる。

本発明の主たる利点は、レジスタが循環バッファの形になっていて、絶対メモリ アドレスの下位ビットがバッファ内のレジスタアドレスとしても使える点にある 。

第１図は本発明の説明に有用なデジタル計算機の関連する部分のブロック図であ シ、 第２図は第１図に示したデジタル計算機の関連する部分のよシ詳細なブロック図 であシ、 第３図は第１図のデジタル計算機の主メモリのスタックフレームの図形表示であ る。

第１図は、本発明を実現するのに有用なデジタル計算機の主要部分のブロック図 を示している。データ及び命令は主メモリ１に蓄えられる。データオペランドは 、実行装置ヰの制御のもとでメモリ１からバス８を介して取シ出され、実行装置 ４内に蓄えられるが、これについては後述する。命令は命令先取シ・復号装置２ によってメモリ１からバス５を介して取シ出される。後述するように、本発明に 従えば命令は先取シ復号装置２内で部分的に復号される。部分的に復号された命 令はバス６から命令キャッシュ３に入れられる。部分的に復号された命令は実行 装置４によって命令キャッシュ３からバス７を介して読出される。この命令は実 行装置４において、前述のオペランドを用いて実行される。

第２図は、第１図の関連する部分をよシ詳細に示している。命令は、命令先取シ ・復号制御装置１２と命令先取シ・復号装置２の制御のもとで、主メモリ１がら バス５を介して取シ込まれる。スタックポインタレジスタ１０は、プログラム変 数の割っけにおける空きスペースと使用済みスペースとの間の境界を指定する働 きをする。

スタックポインタレジスタ１０と最大スタックポインタレジスタ１１は、それぞ れ先頭及び末端ポインタとしても使われ、スタックの先頭データ要素を含む通常 の循環バッファを実現できる。循環バッファのデータはスタックキャッシュ１８ 及び１９に入れられておシ、これらのスタックキャッシュはメモリレジスタ装置 であ゛る。レジスタ１０のスタックポインタは現在スタックキャッシュ１８及び １９に入れられているデータの最低位アドレスを指している。レジスタ１１の最 大スタックポインタは、現在スタックキャッシュ１８及び１９に入れられている データの最高位アドレスを指している。

命令キャッシュ３ｉｄ、通常のキャッシュメモリ装置であシ、最も最近に使用さ れた命令を保存する。命令キャッシュ３は多くの命令を蓄えることができ、その 各命令にはいくつかのフィールドがある。すなわち、命令ＯＰコードフィールド １６、左アドレスフィールド１５、右アドレスフィールド１７、及び命令アドレ スフィールド１３と命令に付随したスタックポインタの値１４とからなるタグが ある。左アドレスフィールド１５及び右アドレスフィールドはＡＬＵｇ４のそれ ぞ孔右及び左の入力に送られるオペランドをアクセスするためのアドレスを含ん でいる。各オペランドのアドレスモード、例えば主メモリ１又はスタックキャッ シュ１８及び１９のいずれかの選択、はキャッシュの命令ＯＰコードフ゛イール ド１６に入れられている。キャッシュを持つ多くの計算機では、先取り装置は主 メモリ１から命令を取シ出して、これに変換を与えることなく直接命令キャッシ ュ３に入れる。しかし、本発明に従えば、先取シ・復号装置２は、命令を命令キ ャッシュ３に入れる前にスタック相対アドレスモードを復号する。この方法は、 後述するように、呼出しシーケンスと命令セットの構成によシ、レジスタ１０内 のスタックポインタが手続き呼出しと戻シとを除いて変化しないことが保証され ているために可能になっている。

スタック相対アドレスモードを持つ命令が先取シ・復号装置２によって取シ出さ れると、レジスタ１０内のスタックポインタの値が、命令内で指定された変位値 に加算され、オペランドの絶対メモリアドレスが形成される。

このように、オペランドの計算されたメモリアドレスを用いるように変更された 命令は、命令キャッシュ３の左又は右アドレスフィールド１５又は１７に置かれ る。先取シ・復号装置２がスタック相対アドレスを対応するメモリアドレスに変 換するとき、このメモリアドレスは、データがスタックキャッシュレジスタ１８ 及び１９、又は主メモリ１のいずれにあるかを調べるためのチェックを受ける。

このチェックは、比較器９において、メモリアドレスをレジスタ１０のスタック ポインタ及びレジスタ１１の最大スタックポインタと比較することによって行わ れる。もし、メモリアドレスが、レジスタ１０内のスタックポインタの値と最大 スタックポインタレジスタ８ １１の値との間に入っていれば、データはスタックキャッシュ１８及び１９内に あり、この命令のアドレスモードはレジスタアドレスモードに変えられる。メモ リアドレスがスタックポインター０及び最大スタックポインター１（７）−アド レスの間に入っていなければ、データは主ノモリ１内にあシ、この命令のアドレ スモードは主メモリアドレスモードに変えられる。

プログラム可能論理配列等で構成された実行制御装置２２の制御の下で、命令キ ャッシュからの命令は実行装置４へ転送される。特に、演算論理装置２４の左オ ペランドハ、−ハス２５を介してメモリをアクセスすることによって得られる。

左オペランドのアドレスモードが主メモリアドレスモードであると、バス２５を 介して送られるアドレスによって、主メモリーは要求されたオペランドをバス３ ２から左のＡＬＵ入力へ送出する。左オペランドのアドレスモードがレジスタモ ードであると、バス２５からの語部分の下位ビットがバス２８を介してスタック キャッシュレジスター８に送られ、デ、−夕がバス３６に現れる。アドレスの語 部分はメモリ胎内のバイトをアドレスするためのビットは含んでいない。バス２ ５からのアドレスの語部分の下位ビットのためのバス２８の回線の正確な数は、 スタックキャッシュ１８の数の、底を２とするｌｏｇで表わされる。レジスター ８及び１９の数は２のべき乗とすべきである。たとえば、１０２４個のレジスタ が用意されると、バス２８は１０本の信号線を含むことになる。

本発明はスタックキャッシュ１８及び１９と主メモリ１とについて同じアドレス を用いることにより、効率を下げる中間変換が必要でないという利点を持ってい る。

本発明に従えば、バス２８上のアドレスは、レジスタ１８に対して自動的に計算 されるレジスタアドレスとなる。例えば４バイト語長に対するバイトアドレスを 行う時は、バス２５からのバイトアドレスの下位２ビツトをバス２９からマルチ プレクサ２０に送出する。この方法によシ、１語、半語又はバイト単位で読むこ とができ、１語及び半語は語境界になくとも良い。マルチプレクサ２０は、バイ トアドレスを行う際に必要なオペランドの整合と符号拡張を行う。

レジスタモードアドレスに従い、データはバス３８から左ＡＬＵ入カへ供給され る。同様に、右オペランドは、左オペランドと対称性を持ってレジスタ１９、マ ルチプレクサ２１、バス３０及び３１で作られる。レジスタ１８及び１９、マル チプレクサ２０及び２１を２つずつ設けることによシ、左及び右のＡＬＵオペラ ンドが並列に、高速でアクセスできる。ＡＬＵ２４の計算が終了すると、その結 果は、行先きとして指定されたアドレスモードに従い、バス３２からレジスタ１ ８及び１９又は主メモリ１のいずれかに戻される。

実行制御装置２２はプログラムカウンタ４０の値及びバス２６に現れる裾今に従 って動作する。命令キャッシュ３からの論理に順を成す命令がバス３３を介して 実行制御装置２２から要求される。

従来のキャッシュと異り、□スタックキャッシュ１８及−び１９内のレジスタは 、メモリの連続する語を蓄えておシ、従来のキャッシュに較べると複雑さと回路 密度の点で極めて安価に実現できる。キャッシュに入れられた命令の再入性は、 命令キャッシュ３のタグ部として、スタックポインタをフィールド１４に、また 命令アドレスをフィールド１３に入れることによって保証されている。

命令セット ス・タックキャッシュレジスタ１８及び１９を維持するのに４つのプログラム命 令ＣＡＬＬ、ＲＥＴＵＲＮ、　ＥＮＴＥＲ。

及びＣＡＴＣＨが用いられる。すべての機械命令のなかで、ＥＮＴＥＲ及びＲＥ ＴＵＲＮのみが、レジスタ１０内のスタックポインタを変更することができる。

ＣＡＬＬ命令は、通常プログラムカウンタ４０の値を戻りアドレスとして取シ、 これをスタックに保存し、次いで目的アドレスに分岐する。理解を容易にするた めに、本発明で用いられているスタックフレームが第３図に示されている。

ＣＡＬＬ命令の行先きはＥＮＴＩＤＲ命令である。　ＥＮＴＥＲ命、令は新しい 手続きのスタックフレームのための領域を割当てるのに用いられ、機械語内にあ る、新しいスタックフレームの大きさを、レジスタ１０内のスタックポインタか ら減算することによってこれを行う。

ＲＥＴＵＲＮ　命令は、そのオペランドをレジスタ１　’０内のスタックポイン タに加算することによって現在のスタックフレームの領域を返却し、次いでスタ ック上の戻シアドレスに分岐する。

ＣＡＴＣＨ命令は、常にＲＥＴＵＲＮ　命令に続いて実行される命令であり、ス タックキャッシュレジスタ１８及び１９に対し、少くともＣＡＴＣＨ命令のオペ ランドで指定された深さまで置数されることを保証するために用いられる。

ＥＮＴＥＲ及びＣＡＴＣＩ（命令は、スタックキャッシュ１８及び１９のレジス タがスタック全体を保持するのに十分な大きさを持たない場合を取扱うためにも 用いられる。

手続きに入った時、ＥＮＴＥＲ命令は、新しいスタックフレームの大きさに等し い、スタックキャッシュ１８及び１９内のレジスタの新しい群を割当てようと試 みる。新しいスタックフレーム全体に・対してスタックキャッシュ１８及び１９ 内の空きレジスタ領域が存在すれば、やるべきことは、レジスタ１０内のスタッ クポインタを変更することだけである。

新しいスタック全体を保持するに足る空き領域が存在しないと、スタックキャッ シュ１８及び１９において、レジスタ１１内の最大スタックポインタで指されて いるアドレスに最も近い内容がスタックキャッシュ゛制御装置２３の制御の下で バス３２からメモリ１へ返される。新しいスタックフレームの大きさが、スタッ クキャッシュ１８及び１９の大きさよシ小さければ、新しいスタックフレームの 大きさから空き領域を減算した数のみがメモリ１へ返される。新しいスタックフ レームの大きさがスタックキャッシュ１８及び１９の全体の大きさよシ大きいと 、それまでにスタックキャッシュレジスタ１８及び１９に存在したすべての内容 が、スタックキャッシュ制御装置２３の制御の下でバス３２からメモリ１へ返さ れる。さらに、レジスタ１０内のスタックポインタで指されているアドレスに最 も近い新しいフレームのみが、すなわち上位の内容のみがスタックキャッシュ１ ８及び１９に入れられる。

手続きから戻った時、手続きが呼び出されてからスタックキャッシュ１８及び１ ９のどれだけの内容がメモリ１へ戻されたかはわからない。従って、ある内容は メモリ１から戻さねばならない。ＣＡＴＣＨ命令の引数は実行の流れが再開され る前にスタックキャッシュ１８及び１９内で使用できる内容の数を示している。

ＣＡＴＣＨ命令を用いることによシ、スタックキャッシュへの参照がレジスタの 数に限定することができ、データがスタックキャッシュ１８及び１９に実際に入 っているか否かをチェックすることな〈従来めレジスタのようにアクセスするこ とができる。通常のキャッシュと異シ、スタックキャッシュの参照は、汎用レジ スタの参照と同様に失敗することがない。本発明の利点は、スタックキャッシュ レジスタ１８及び１９のアクセスタイムが汎用レジスタマシン（図示していない ）のレジスタのアクセスタイムに実質的に等しいことである。

以上で、循環バッファレジスタ１８及び１９を指すのに用語“スタックキャッシ ュ″を用いたのは、スタック変位を早く結合することと、レジスタ数を自動的に 割付けるためである。任意の他のメモリをキャッシュ化するのに、同様の機構を 使用することに何の制約もない。少数のレジスタを広域変数に割当てることによ って大きな利点が得られる。

すなわち、局部変数のために使われるスタックキャッシュ１８及び１９内のレジ スタに加えて、同様のレジスタ（図示していない）を用いてメモリ１内の広域変 数をコピーすることができる。これらのレジスタはメモリの静的領域を写像する ため、循環バッファを用いる必要はない。大きなプログラムでもわずかの広域ス カラー変数しか使用しない。このことから広域変数の動的使用の比率は小さいと いえる。

レジスタ１８及び１９を内部機械レジスタとすることによシ、すなわちこれらを コンパイラから見えないようにすることによって、いくつかの利点が得られた。

目的プログラムコードの発生は、レジスタ割付けが不要であるため、簡単になっ た。前述のように、多くの場合において、単一の１バスコンパイラで済んでしま う。局部変数をレジスタに効率良く割付けるのに、数パスの大きな最適化コンパ イラは不要になった。１パスのコンパイラで済むため、コンパイラは高速で動作 する。コンノ（イラはより小さく、より作りやすくなシ、　“虫”　も少くなる 。

超大規模集積回路（ＶＬＳＩ）のマイクロブロセ゛ンサ（図示していない）に応 用しても、チップ外のメモリアクセスタイムを減少させることができる。個々の トランジスタのスイッチング速度は増加しているが、チ゛ノブ外との速度が一定 であるために、多くの外部参照を行うプロセッサには逆効果を与えている。処理 技術を改善するとそのギャップが大きくなるばかりである。スタックキャッシュ １８及び１９内のレジスタを用いることによってメモリ参照を減少させたことに より、特にＶＬＳＩプロセッサには効果が大きい。レジスタはコンＩくイラ７５ −らは見えないため、レジスタ数が異ったものであっても、コンパチビリティは 維持される。ＶＬＳＩ技術がさらに進めば、コンパイラや命令セットを変更する ことなく、スタックキャッシュ１８及び１９によシ多くのレジスタを追加するこ とができる。

主メモリのスタックフレームの配置 国際調査報告

Claims (1)

【特許請求の範囲】
1. １．　手続きの変数を保持するためのスタックキャッジ該主記憶からの該変数を 該スタックキャッシュに自動的に結合する手段とを特徴とする計算機。 ２、　上記第１項に従った計算機において、該スタックキャッシュが循環バッフ ァを含むことを特徴とする計算機。 該循環バッファが複数個の機械レジスタを含むことを特徴とする計算機。 ４、　上記第１項に従った計算機において、該結合手段が、該主記憶から命令を 取シ出しかつ該命令を部分的に復号する手段を含んでいることを特徴とする計算 機。 ５、　上記第４項に従った計算機において、該取出し・復号手段がさらに、 スタックポインタ（ｓｐ）レジスタと、最大スタックポインタ、（Ｍ　Ｓ　Ｐ　 ）レジスタとを含み、該ｓｐレジスタ及び該ＭＳＰレジスタがｓｐ及びＭＳＰを 蓄えるために用いられ、該ＳＰ及び該ＭＳＰが該命令を部分的に復号するためと 該スタックキャッシュ内の該手続き変数のそれぞれ下限と上限とを指定するため とに用いられることを特徴とする計算機。 ６、　上記第５項に従った計算機において、該スタックキャッシュのアドレスが 該主記憶のアドレスの下位ビットから成ることを特徴とする計算機。 ７、上記第５項に従った計算機において、該手続き変数に必要な蓄積領域が該ス タックキャッシュで使用可能な蓄積容量よシも大きくなったことに応動して、複 数個の該変数を該スタックキャッシュから該主記憶に戻す手段を特徴とする計算 機。 ８、上記第５項に従った計算機において、該命令を蓄えるための命令キャッシュ を特徴とする計算機。 ９、上記第８項に従った計算機において、該手続き変数を該主記憶から該スタッ クキャッシュに対して自動的に写像する手段を特徴とする計算機。 １０、手続き変数を蓄えるために機械レジスタを用いる方法において、 １）目的プログラムの実行中に該手続き変数を該主記憶と該機械レジスタとの間 で自動的に転送する工程と、２）該循環バッファ内の蓄積位置の下限及び上限を 限定するのにスタックポインタ（ｓｐ）及び最大スタックポインタ（ＭＳＰ）と を用いる工程と、３）該ｓｐに対して変位を加算することによって命令を部分的 に復号する工程と、 ４）該手続き変数が該主記憶又は該機械レジスタのいずれに蓄えられているかを 決定するために該部分的に１７ 復号された命令を使用する工程とを特徴とする方法。