JP4783229B2 - キャッシュメモリシステム - Google Patents

キャッシュメモリシステム Download PDF

Info

Publication number
JP4783229B2
JP4783229B2 JP2006196822A JP2006196822A JP4783229B2 JP 4783229 B2 JP4783229 B2 JP 4783229B2 JP 2006196822 A JP2006196822 A JP 2006196822A JP 2006196822 A JP2006196822 A JP 2006196822A JP 4783229 B2 JP4783229 B2 JP 4783229B2
Authority
JP
Japan
Prior art keywords
cache
tag
physical
virtual
virtual index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006196822A
Other languages
English (en)
Other versions
JP2008027040A (ja
Inventor
清水 上官
智裕 枚田
清志 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006196822A priority Critical patent/JP4783229B2/ja
Priority to US11/826,496 priority patent/US7870325B2/en
Priority to GB0713897A priority patent/GB2440263B/en
Publication of JP2008027040A publication Critical patent/JP2008027040A/ja
Application granted granted Critical
Publication of JP4783229B2 publication Critical patent/JP4783229B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G06F12/1054—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently physically addressed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

本発明は、ＶＩＰＴ（Virtual Indexed Physical Tagged）方式でメモリアクセスする技術に関する。
現在、ダイレクトマップキャッシュにアクセスする方式として、ＶＩＰＴ方式がある。
ＶＩＰＴ方式は、仮想アドレスの仮想インデックスに基づいてキャッシュメモリのキャッシュラインにアクセスし、アクセスしたキャッシュラインのタグ情報（キャッシュラインのデータが格納されていたメインメモリの物理ページを示す情報、つまり、当該物理ページの物理タグに一致する情報）をタグアレイから読み出す。また、仮想アドレスの上位ビットをアドレス変換して物理アドレスの物理タグを得る。そして、タグアレイから読み出したタグ情報とアドレス変換により得られた物理タグとを比較して、キャッシュヒットかキャッシュミスかの判定を行う。
ところで、キャッシュメモリのキャッシュサイズがメインメモリの物理ページより大きい場合、いわゆるキャッシュエイリアス問題が発生する。以下、このキャッシュエイリアス問題について説明する。
図１０はダイレクトマップ型のキャッシュメモリにおいて物理ブロックがマッピングされるキャッシュラインを説明するための図である。但し、キャッシュサイズが物理ページの２ページ分であるとする。
この場合、例えば、メインメモリの図１０に示すラインｂｌｋ１にある物理ページｐａｇｅ１〜ｐａｇｅｍの物理ブロックがマッピングされる可能性があるキャッシュメモリのキャッシュラインはキャッシュラインｌｉｎｅ１−１，ｌｉｎｅ２−１である。また、ラインｂｌｋｎにある物理ページｐａｇｅ１〜ｐａｇｅｍの物理ブロックがマッピングされる可能性があるキャッシュメモリのキャッシュラインはキャッシュラインｌｉｎｅ１−ｎ，ｌｉｎｅ２−ｎである。
ある物理ブロックがマッピングされる可能性のある複数のキャッシュラインにおいて、当該複数のキャッシュラインのある一のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインは、当該複数のキャッシュラインの当該ある一のキャッシュラインを除くキャッシュラインである。例えば、キャッシュラインｌｉｎｅ１−１とキャッシュエイリアスの関係になり得るキャッシュラインはキャッシュラインｌｉｎｅ２−１であり、キャッシュラインｌｉｎｅ２−１とキャッシュエイリアスの関係になり得るキャッシュラインはキャッシュラインｌｉｎｅ１−１である。
図１１はＶＩＰＴ方式を説明するための図である。但し、物理ページの１ページサイズが４Ｋバイト、キャッシュメモリのメモリサイズが８Ｋバイト、キャッシュラインの１ラインサイズ及び物理ページの１物理ブロックサイズが１６バイト、及び仮想アドレスが３２ビットとする。
キャッシュサイズは物理ページの２ページ分であるので、例えば、１つの物理アドレスＰＡと２つの仮想アドレスＶＡ，ＶＡ’とが対応する。
１ラインサイズが１６バイトであるので、キャッシュライン内のワードを識別するためのオフセットは３〜０ビット桁の４ビットとなる。また、キャッシュメモリのメモリサイズが８Ｋバイトで１ラインサイズが１６バイトであるので、キャッシュメモリ内のキャッシュラインを識別するための仮想インデックスＶＩ，ＶＩ’は１２〜４ビット桁の９ビットとなる。
仮想アドレスＶＡ，ＶＡ’の３１〜１２ビット桁の２０ビットの仮想タグが物理アドレスＰＡの３１〜１２ビット桁の２０ビットに変換され、物理アドレスＰＡの３１〜１３ビット桁の１９ビットがメインメモリの物理ページを識別するための物理タグＴＡＧである。なお、物理アドレスＰＡの１２ビット桁は仮想アドレスＶＡ，ＶＡ’に対して同じ値をとる。
例えば、入力される仮想アドレスが仮想アドレスＶＡの場合、物理タグＴＡＧと仮想アドレスＶＡの仮想インデックスＶＩに対応するキャッシュラインのタグアレイに格納されているタグ情報とが比較され、一致していればキャッシュヒット、一致していなければキャッシュミスと判断される。
図１２はキャッシュエイリアスの問題を説明するための図である。
例えば、一のプロセスが仮想アドレスＶＡでメモリアクセスし、他のプロセスが仮想アドレスＶＡ’でメモリアクセスしたとする。この場合、図１２（ａ）に示すように、キャッシュメモリの仮想インデックスＶＩ，ＶＩ’に対応するタグアレイ及びデータアレイのキャッシュラインのエントリには、仮想アドレスＶＡ，ＶＡ’に対応した物理アドレスＰＡが含まれる物理ページＰ０を示すタグ情報及び仮想アドレスＶＡ，ＶＡ’に対応した物理アドレスＰＡが含まれる物理ページＰ０の物理ブロックのデータＤ１が夫々格納される。このように、２つのキャッシュラインに同じ物理ページの同じ物理ブロックのデータが格納される。
この状態において、一のプロセスが仮想アドレスＶＡでデータＤ２をメインメモリに書き込むとすると、図１２（ｂ）に示すように、キャッシュメモリのタグアレイ及びデータアレイの仮想インデックスＶＩに対応するキャッシュラインのエントリには、物理ページＰ０を示すタグ情報及びデータＤ２が夫々格納され、メインメモリにもデータＤ２が書き込まれる。しかしながら、仮想インデックスＶＩ’に対応するキャッシュラインのデータアレイには古いデータＤ１が格納されたままである。
このように、仮想インデックスＶＩ，ＶＩ’に対応する各キャッシュラインには同じ物理ページの同じ物理ブロックのデータが格納されるにもかかわらず、仮想インデックスＶＩ，ＶＩ’に対応する各キャッシュラインのデータは互いに異なり、キャッシュエイリアス問題が発生する。
このキャッシュエイリアス問題に対処する技術として、例えば、次のようなものがある。
アクセスするキャッシュラインの仮想アドレスの仮想タグをアドレス変換して物理タグを得る。物理タグをアクセスするキャッシュラインのタグ情報と比較するとともに、当該アクセスするキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインのタグ情報とも比較する。そして、物理タグがアクセスするキャッシュラインのタグ情報と一致するとともに、キャッシュエイリアスの関係になり得るキャッシュラインのタグ情報とも一致する場合にキャッシュエイリアスを検出し、キャッシュメモリ全体をフラッシュする（例えば、特許文献１参照。）。
特開平６−１３９１４６号公報
しかしながら、上記の技術では、仮想アドレスから物理アドレスへのアドレス変換が完了するまでキャッシュエイリアスの検出を行う処理を開始することができず、メモリアクセスの速度が低下するという問題がある。また、キャッシュエイリアスが検出されるとキャッシュメモリ全体をフラッシュするので、メインメモリにアクセスする回数が多くなってしまい、メモリアクセスの平均時間が長くなるという問題がある。
そこで、本発明は、同じ物理ページの同じ物理ブロックのデータがキャッシュメモリの２以上のキャッシュラインに格納されないようにしてキャッシュエイリアスの検出を行う必要がないキャッシュメモリシステム及びキャッシュエイリアス回避方法を提供することを目的とする。また、本発明は、仮想アドレスだけを使用してキャッシュエイリアスを検出することを可能にして上記問題を回避するキャッシュメモリシステム及びキャッシュエイリアス検出方法を提供することを目的とする。
上記目的を達成するために本発明のキャッシュメモリシステムは、仮想インデックスにより識別される複数のキャッシュラインを有し、前記キャッシュラインにデータが格納されているメインメモリの物理ブロックを含む物理ページを示す物理タグに一致するタグ情報を記憶するタグアレイ及び当該物理ブロックのデータを記憶するデータアレイを有するキャッシュメモリにＶＩＰＴ（Virtual Indexed Physical Tagged）方式でアクセスするキャッシュメモリシステムにおいて、仮想アドレスに基づいてアクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの各々の仮想インデックスを取得する仮想インデックス取得手段と、前記仮想アドレスの少なくとも一部を変換して物理ページの物理タグを取得する物理タグ取得手段と、前記仮想インデックス取得手段により取得される各々の前記仮想インデックスに基づいて前記タグアレイから出力される各前記仮想インデックスに対応するキャッシュラインのタグ情報と前記物理タグ取得手段により取得される前記物理タグとを比較し、前記物理タグに一致する前記タグ情報があればキャッシュヒットとする比較手段と、を備える。
本発明のキャッシュエイリアス回避方法は、仮想インデックスにより識別される複数のキャッシュラインを有し、前記キャッシュラインにデータが格納されているメインメモリの物理ブロックを含む物理ページを示す物理タグに一致するタグ情報を記憶するタグアレイ及び当該物理ブロックのデータを記憶するデータアレイを有するキャッシュメモリにＶＩＰＴ（Virtual Indexed Physical Tagged）方式でアクセスするキャッシュメモリシステムにおいて行われるキャッシュエイリアス回避方法であって、仮想アドレスに基づいてアクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの各々の仮想インデックスを取得する仮想インデックス取得ステップと、前記仮想アドレスの少なくとも一部を変換して物理ページの物理タグを取得する物理タグ取得ステップと、前記仮想インデックス取得ステップにおいて取得された各々の前記仮想インデックスに基づいて前記タグアレイから出力される各前記仮想インデックスに対応するキャッシュラインのタグ情報と前記物理タグ取得ステップにおいて取得された前記物理タグとを比較し、前記物理タグに一致する前記タグ情報があればキャッシュヒットとし、前記物理タグに一致する前記タグ情報がなければキャッシュミスとする比較ステップと、を有する。
上記キャッシュメモリシステム及びキャッシュエイリアス回避方法の夫々によれば、キャッシュヒットかキャッシュミスかの判定を、アクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの全てについて行う。このため、ある物理ページのある物理ブロックのデータが２つ以上のキャッシュラインに格納されることがなく、キャッシュエイリアス問題を回避することができる。
上記のキャッシュメモリシステムにおいて、前記比較手段による比較の結果、前記物理タグ情報に一致する前記タグ情報がなければ、前記メインメモリのデータを前記アクセス対象のキャッシュライン及び前記キャッシュエイリアスの関係になり得るキャッシュラインのうちデータが格納されていないキャッシュラインがあればその何れか１つにキャッシュフィルするキャッシュフィル手段を更に備えるようにしてもよい。
これによれば、キャッシュミスの場合に、アクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインのうちデータが格納されていないキャッシュラインがあればその何れか１つにメインメモリのデータをフィルする。このため、キャッシュメモリに格納されている他の物理ページの物理ブロックのデータが上書きされる回数が減って、メモリアクセスの平均時間を短縮することが可能になる。
本発明のキャッシュメモリシステムは、仮想インデックスにより識別される複数のキャッシュラインを有し、前記キャッシュラインにデータが格納されているメインメモリの物理ブロックを含む物理ページを示す物理タグに一致するタグ情報を記憶するタグアレイ及び当該物理ブロックのデータを記憶するデータアレイを有するキャッシュメモリにＶＩＰＴ（Virtual Indexed Physical Tagged）方式でアクセスするキャッシュメモリシステムにおいて、仮想アドレスに基づいてアクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの各々の仮想インデックスを取得する仮想インデックス取得手段と、前記仮想インデックス取得手段により取得される前記アクセス対象のキャッシュラインの前記仮想インデックスに基づいて前記タグアレイから出力される前記タグ情報と前記仮想インデックス取得手段により取得される前記キャッシュエイリアスの関係になり得るキャッシュラインの各々の前記仮想インデックスに基づいて前記タグアレイから出力される前記タグ情報とを比較することによってキャッシュエイリアスを検出する比較手段と、を備える。
本発明のキャッシュエイリアス検出方法は、仮想インデックスにより識別される複数のキャッシュラインを有し、前記キャッシュラインにデータが格納されているメインメモリの物理ブロックを含む物理ページを示す物理タグに一致するタグ情報を記憶するタグアレイ及び当該物理ブロックのデータを記憶するデータアレイを有するキャッシュメモリにＶＩＰＴ（Virtual Indexed Physical Tagged）方式でアクセスするキャッシュメモリシステムにおいて行われるキャッシュエイリアス検出方法であって、仮想アドレスに基づいてアクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの各々の仮想インデックスを取得する仮想インデックス取得ステップと、前記仮想インデックス取得ステップにおいて取得された前記キャッシュエイリアスの関係になり得るキャッシュラインの各々の前記仮想インデックスに基づいて前記タグアレイから出力される各タグ情報と前記仮想インデックス取得ステップにおいて取得された前記アクセス対象のキャッシュラインの前記仮想インデックスに基づいて前記タグアレイから出力される前記タグ情報とを比較することによってキャッシュエイリアスを検出する比較ステップと、を有する。
上記キャッシュメモリシステム及びキャッシュエイリアス検出方法の夫々によれば、仮想アドレスをアドレス変換することなく得られるアクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの仮想インデックスを取得する。そして、取得したキャッシュエイリアスの関係になり得るキャッシュラインの各々の仮想インデックスに基づいてタグアレイから出力されるタグ情報と取得したアクセス対象のキャッシュラインの仮想インデックスに基づいてタグアレイから出力されるタグ情報とを比較することによってキャッシュエイリアスの検出を行う。このため、仮想アドレスから物理アドレスへのアドレス変換の完了を待たずに、キャッシュエイリアスの検出を開始することができ、メモリアクセスの低下を抑えながらキャッシュエイリアスの検出が可能になる。
上記のキャッシュメモリシステムにおいて、前記キャッシュメモリはライトスルーキャッシュであり、前記比較手段によりキャッシュエイリアスが検出された場合には、前記アクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係にあったキャッシュラインを無効化する無効化手段と、前記メインメモリのデータを前記無効化手段により無効化される前記キャッシュラインの何れか１つにキャッシュフィルするキャッシュフィル手段と、を更に備えるようにしてもよい。
これによれば、キャッシュエイリアスが検出された場合には、アクセス対象のキャッシュラインと当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係にあったキャッシュラインとを無効化して、無効化された何れか１つのキャッシュラインにメインメモリのデータをフィルする。このため、以降のキャッシュエイリアスを回避することができる。
上記のキャッシュメモリシステムにおいて、前記キャッシュメモリはライトスルーキャッシュであり、前記比較手段によりキャッシュエイリアスが検出された場合において、ライト操作であれば、前記アクセス対象のキャッシュラインとキャッシュエイリアスの関係にあったキャッシュラインを無効化する無効化手段と、前記仮想アドレスの少なくとも一部を変換して物理ページの物理タグを取得する物理タグ取得手段と、前記アクセス対象のキャッシュラインの前記タグ情報と前記物理タグ取得手段により取得される前記物理タグとを比較し、一致すればキャッシュヒットとし、一致しなければキャッシュミスとする物理タグ比較手段と、を更に備えるようにしてもよい。
これによれば、キャッシュエイリアスが検出された場合には、アクセス対象のキャッシュラインとキャッシュエイリアスの関係にあったキャッシュラインを無効化して、アクセス対象のキャッシュラインにおいてキャッシュヒットかキャッシュミスかの判定を行う。このため、以降のキャッシュエイリアスを回避することができる。
上記のキャッシュメモリシステムにおいて、前記キャッシュメモリはライトスルーキャッシュであり、前記比較手段によりキャッシュエイリアスが検出された場合において、リード操作であれば、前記アクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係にあったキャッシュラインの１つを除き無効化する無効化手段と、前記仮想アドレスの少なくとも一部を変換して物理ページの物理タグを取得する物理タグ取得手段と、前記無効化手段により無効化されなかった前記キャッシュラインの前記タグ情報と前記物理タグ取得手段により取得される前記物理タグとを比較し、一致すればキャッシュヒットとし、一致しなければキャッシュミスとする物理タグ比較手段と、を更に備えるようにしてもよい。
これによれば、キャッシュエイリアスが検出された場合には、アクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係にあったキャッシュラインの１つを除き無効化して、無効化されなかったキャッシュラインにおいてキャッシュヒットかキャッシュミスかの判定を行う。このため、以降のキャッシュエイリアスを回避することができる。
≪第１の実施の形態≫
以下、本発明の第１の実施の形態について図面を参照しつつ説明する。なお、本実施の形態及び後述する実施の形態ではダイレクトマップ型のキャッシュにＶＩＰＴ方式でアクセスし、キャッシュメモリのキャッシュサイズがメインメモリの物理ページのページサイズより大きい場合について説明する。
＜構成＞
本実施の形態のキャッシュメモリシステムのシステム構成について図１を参照しつつ説明する。図１はキャッシュメモリシステムのシステム構成図である。
キャッシュメモリシステム１は、キャッシュメモリ１１、メインメモリ１２、仮想インデックス取得部１３、デコーダ１４、物理タグ取得部１５、比較部１６及びキャッシュフィル部１７を備える。
キャッシュメモリ１１はタグアレイ１１ａ、選択回路１１ｂ及びデータアレイ１１ｃを有する。キャッシュメモリ１１では、デコードされた仮想アドレスに対応したキャッシュラインがアクセスされ、デコーダ１１ａ及びデータアレイ１１ｃからデータが取り出される。
データアレイ１１ｃの各々のキャッシュラインのエントリには、対応するキャッシュラインと例えば図１０を参照して説明した関係にある物理ブロックの何れかの物理ブロックのデータが格納される。
タグアレイ１１ａの各キャッシュラインのエントリには、対応するデータアレイ１１ｃのエントリのデータが格納されていた物理ブロックを含む物理ページを識別するためのタグ情報（当該物理ページの物理タグに一致する情報）が格納される。
選択回路１１ｂは、比較部１６からのヒット信号に応じてデコードされた仮想インデックスに対応したデータアレイ１１ｃのキャッシュラインから取り出されたデータＤａｔａ１を不図示のマイクロプロセッサへ出力する。
メインメモリ１２は、複数の物理ページからなり、各物理ページは複数の物理ブロックからなる。ある物理ページのある物理ブロックがマッピングされる可能性がある複数のキャッシュメモリ１１のキャッシュラインは予め決まっている。
仮想インデックス取得部１３は、不図示のマイクロプロセッサから入力される仮想アドレスＶＡＤに基づいてアクセス対象のキャッシュラインの仮想インデックスＶＩ（０）及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの仮想インデックスＶＩ（１），ＶＩ（２），・・・を取得する。そして、仮想インデックス取得部１３は、取得した仮想インデックスＶＩ（ｉ）（ｉ＝０，１，２，・・・）をデコーダ１４へ出力し、仮想インデックスＶＩ（０）をキャッシュフィル部１７へ出力する。但し、仮想インデックス取得部１３は不図示のマイクロプロセッサから仮想アドレスＶＡＤが入力された時に仮想インデックスＶＩ（０）をデコーダ１４に出力し、比較部１６から不一致信号が入力された時にその度に仮想インデックスＶＩ（１），ＶＩ（２），・・・のうちの１つの未出力の仮想インデックスをデコーダ１４に出力する。
また、仮想インデックス取得部１３は、比較部１６から不一致信号が入力された時にアクセス対象のキャッシュラインの仮想インデックスＶＩ（０）及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得る全てのキャッシュラインの仮想インデックスＶＩ（１），ＶＩ（２），・・・をデコーダ１４に出力していればキャッシュミスとしてミス信号をキャッシュフィル部１７へ出力する。
デコーダ１４は、仮想インデックス取得部１３から入力される仮想インデックスＶＩ（ｉ）（ｉ＝０，１，２，・・・）をデコードする。このデコードされた仮想インデックスによりキャッシュメモリ１１のキャッシュラインにアクセスされる。これにより、タグアレイ１１ａから仮想インデックスＶＩ（ｉ）に対応したタグ情報ＴＡＧ（ｉ）が取り出され、取り出されたタグ情報ＴＡＧ（ｉ）が比較部１６へ出力される。
物理タグ取得部１５は、仮想アドレスＶＡＤの仮想タグをアドレス変換して物理タグＴＡＧを取得し、物理タグＴＡＧを比較部１６へ出力する。
比較部１６は、物理タグ取得部１５から入力される物理タグＴＡＧとキャッシュメモリ１１のタグアレイ１１ａから入力されるタグ情報ＴＡＧ（ｉ）とを比較する。比較部１６は、物理タグＴＡＧとタグ情報ＴＡＧ（ｉ）とが一致しなければ不一致信号を仮想インデックス取得部１３へ出力し、一致すればキャッシュヒットとしてヒット信号を選択回路１１ｂへ出力する。
キャッシュフィル部１７は仮想インデックス取得部１３からミス信号が入力されると、物理タグ取得部１５から入力される物理ＴＡＧと仮想インデックス取得部１３から入力される仮想インデックスＶＩ（０）とに基づいてメインメモリ１２にアクセスしてデータＤａｔａ２を取り出す。そして、キャッシュフィル部１７は、仮想インデックスＶＩ（０）に対応したキャッシュラインのタグアレイ１１ａ及びデータアレイ１１ｃのエントリの夫々に物理ＴＡＧ及びデータＤａｔａ２を格納する（フィル）。
（仮想インデックス取得部の構成）
図１の仮想インデックス取得部の構成について図２を参照しつつ説明する。図２は図１の仮想インデックス取得部の構成図の一例である。
ただし、物理ページの１ページサイズが４Ｋバイト、キャッシュメモリのメモリサイズが８Ｋバイト、キャッシュラインの１ラインサイズ及び物理ページの１物理ブロックサイズが１６バイト、及び仮想アドレスが３２ビットとする。
キャッシュサイズが物理ページの２ページ分であるので、アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの数は１つである。
また、図１１の場合と同じく、仮想アドレスＶＡＤの１２〜４ビット桁の９ビットが仮想インデックスである。仮想アドレスＶＡＤの仮想インデックスＶＩ（０）に対応するキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの仮想インデックスＶＩ（１）は、仮想インデックスＶＩ（０）の最上位ビットを反転して得られるビット列である。
仮想インデックス取得部１３は、仮想アドレス分離部１３ａ、反転器１３ｂ、選択器１３ｃ及びカウンタ１３ｄを有する。
仮想アドレス分離部１３ａは、仮想アドレスＶＡＤ[３１：０]の１１〜４ビット桁の仮想アドレスＶＡＤ[１１：４]をデコーダ１４に出力し、その１２ビット桁の仮想アドレスＶＡＤ[１２]を反転器１３ｂ及び選択器１３ｃに出力する。
反転器１３ｂは、仮想アドレス分離部１３ａから入力される仮想アドレスＶＡＤ[１２]の値を反転し、反転した反転仮想アドレス／ＶＡＤ[１２]を選択器１３ｃに出力する。例えば、仮想アドレスＶＡＤ[１２]の値が１であれば反転仮想アドレス／ＶＡＤ[１２]の値は０となる。
選択器１３ｃは、仮想アドレス取得部１３に仮想アドレスＶＡＤ[１２]の入力時において仮想アドレス分離部１３ａからの入力である仮想アドレスＶＡＤ[１２]を選択してデコーダ１４に出力する。これにより、デコーダ１４には仮想アドレスＶＡＤ[３１：０]の仮想インデックスＶＩ（０）（ＶＡＤ[１２：４]）が入力されることになる。
選択器１３ｃは、カウンタ１３ｄからの切り替え信号が入力されると、反転器１３ｂからの入力である反転仮想アドレス／ＶＡＤ[１２]を選択してデコーダ１４に出力する。これにより、デコーダ１４には仮想インデックスＶＩ（０）に対応するキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインに対応した仮想インデックスＶＩ（１）が入力されることになる。
カウンタ１３ｄは、仮想アドレスＶＡＤ[３１：０]の入力時に０にリセットされ、不一致信号の数をカウントする。カウンタ１３ｄは、キャッシュエイリアスの関係になり得るキャッシュラインの数が１つであるので、不一致信号が入力されてカウントアップされたカウンタ値が１であれば選択器１３ｃへ切り替え信号を出力し、当該カウンタ値が１を超えていればキャッシュミスとしてミス信号をキャッシュフィル部１７へ出力する。
なお、キャッシュサイズが物理ページの４ページ分である場合には、仮想インデックスの上位２ビットのビット値の組み合わせで得られる仮想インデックスのうちアクセス対象のキャッシュラインの仮想インデックスを除く各仮想インデックスがアクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの仮想インデックスである。この場合には、反転器の数を２つ用意し、カウンタ値が３以下であれば出力の切り替えを行う。但し、アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの仮想インデックスの数は３つである。
このように、キャッシュエイリアスの関係になり得るキャッシュラインの仮想インデックスは、キャッシュサイズと物理ページのページサイズとで決まるアクセス対象の仮想インデックスの上位何ビットのビット値を切り替えていくことにより得られる。
＜動作＞
図１のキャッシュメモリシステムの動作について図３を参照しつつ説明する。図３は図１のキャッシュメモリシステムの動作のフローチャートである。
仮想インデックス取得部１３及び物理タグ取得部１５に不図示のマイクロプロセッサから仮想アドレスＶＡＤが入力される（ステップＳ１０１）。物理タグ取得部１５は仮想アドレスＶＡＤに基づいて物理タグＴＡＧを取得する（ステップＳ１０２）。仮想インデックス取得部１３は、カウンタ値ｉを０にセットする（ステップＳ１０３）。
仮想インデックス取得部１３は、デコーダ１４へ出力する仮想インデックスとして仮想インデックスＶＩ（ｉ）を選択し、選択した仮想インデックスＶＩ（ｉ）をデコーダ１４へ出力する（ステップＳ１０４）。
仮想インデックスＶＩ（ｉ）はデコーダ１４によってデコードされ、仮想インデックスＶＩ（ｉ）に対応したキャッシュラインがアクセスされる。これにより、タグアレイ１１ａから仮想インデックスＶＩ（ｉ）に対応したタグ情報ＴＡＧ（ｉ）が取り出され、取り出されたタグ情報ＴＡＧ（ｉ）が比較部１６へ出力される（ステップＳ１０５）。
比較部１６は、タグ情報ＴＡＧ（ｉ）と物理タグＴＡＧとを比較する（ステップＳ１０６）。
比較の結果、タグ情報ＴＡＧ（ｉ）が物理タグＴＡＧと一致していれば（Ｓ１０６：ＹＥＳ）、比較部１６はキャッシュヒットとしてヒット信号を選択回路１１ｂへ出力する。これにより、選択回路１１ｂは仮想インデックスＶＩ（ｉ）に対応したキャッシュラインのデータを不図示のマイクロプロセッサへ出力する（ステップＳ１０７）。
比較の結果、タグ情報ＴＡＧ（ｉ）が物理タグＴＡＧと一致していなければ（Ｓ１０６：ＮＯ）、比較部１６は仮想インデックス取得部１３に不一致信号を出力し、仮想インデックス取得部１３はカウンタ値ｉを１カウントアップする（ステップＳ１０８）。
仮想インデックス取得部１３はカウントアップ後のカウンタ値ｉが定数Ｎより大きいかを判定する（ステップＳ１０９）。但し、定数Ｎは物理ページのページサイズとキャッシュメモリのキャッシュサイズとで決まり、例えば、キャッシュサイズが物理ページの２ページ分であれば定数Ｎは１であり、キャッシュサイズが物理ページの４ページ分であれば定数Ｎは３である。
カウンタ値ｉが定数Ｎより大きくなければ（Ｓ１０９：ＮＯ）、キャッシュヒットかキャッシュミスかの判定対象となっていないキャッシュエイリアスの関係になり得るキャッシュラインに対して判定処理を行うために、ステップＳ１０４以降の処理が行われる。
カウンタ値ｉが定数Ｎより大きければ（Ｓ１０９：ＹＥＳ）、アクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの全てのタグ情報ＴＡＧ（ｉ）（ｉ＝０，１，・・・，Ｎ）が物理タグＴＡＧと一致しなかったので、仮想インデックス取得部１３はキャッシュミスとしてミス信号をキャッシュフィル部１７へ出力する（ステップＳ１１０）。
キャッシュフィル部１７はメインメモリ１２のデータをキャッシュメモリ１１の仮想インデックスＶＩ（０）に対応したキャッシュラインにフィルする（ステップＳ１１１）。
≪第２の実施の形態≫
以下、本発明の第２の実施の形態について図面を参照しつつ説明する。但し、第１の実施の形態は同じ物理ページの同じ物理ブロックがキャッシュメモリの２つ以上のキャッシュラインに同時に格納されないようにしてキャッシュエイリアスを回避するものであるのに対して、第２の実施の形態は同じ物理ページの同じ物理ブロックのデータがキャッシュメモリの２つ以上のキャッシュラインに格納されて生じるキャッシュエイリアスを検出するものである。
＜構成＞
本実施の形態のキャッシュメモリシステムのシステム構成について図４を参照しつつ説明する。図４はキャッシュメモリシステムのシステム構成図である。なお、第２の実施の形態において、第１の実施の形態と同じ機能を有する構成には同じ符号を付し、その説明が適用できるため説明を省略する。
キャッシュシステム１ａは、キャッシュメモリ３１、メインメモリ１２、仮想インデックス取得部３２、デコーダ１４、物理タグ取得部１５、第１比較部３３、第２比較部３４及びキャッシュフィル部３５を備える。
キャッシュメモリ３１はタグアレイ３１ａ、選択回路１１ｂ、データアレイ１１ｃを有する。キャッシュメモリ３１では、デコードされた仮想アドレスに対応したキャッシュラインがアクセスされ、デコーダ３１ａ及びデータアレイ３１ｃからデータが取り出される。
タグアレイ３１ａから出力されるアクセス対象のキャッシュラインのタグ情報ＴＡＧ（０）は第１比較部３３及び第２比較部３４へ出力される。また、タグアレイ３１ａから出力されるアクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインのタグ情報ＴＡＧ（ｉ）（ｉ＝１，２，・・・）は第１比較部３３へ出力される。
仮想インデックス取得部３２は、不図示のマイクロプロセッサから入力される仮想アドレスＶＡＤに基づいてアクセス対象のキャッシュラインの仮想インデックスＶＩ（０）及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの仮想インデックスＶＩ（１），ＶＩ（２），・・・を取得する。そして、仮想インデックス取得部３２は、取得した仮想インデックスＶＩ（ｉ）（ｉ＝０，１，２，・・・）をデコーダ１４へ出力し、仮想インデックスＶＩ（０）をキャッシュフィル部３５へ出力する。但し、仮想インデックス取得部３２は不図示のマイクロプロセッサから仮想アドレスＶＡＤが入力された時に仮想インデックスＶＩ（０）と仮想インデックスＶＩ（１）を順次デコーダ１４へ出力し、第１比較部３３から不一致信号が入力された時にその度に仮想インデックスＶＩ（２），ＶＩ（３），・・・のうちの１つの未出力の仮想インデックスをデコーダ１４に出力する。
また、仮想インデックス取得部３２は、第１比較部３３から不一致信号が入力された時にアクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得る全てのキャッシュラインの仮想インデックスＶＩ（１），ＶＩ（２），・・・をデコーダ１４に出力していればヒットミス判定信号を第２比較部３４に出力する。
第１比較部３３は、アクセス対象のキャッシュラインのタグ情報ＴＡＧ（０）と、当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインのタグ情報ＴＡＧ（ｉ）（ｉ＝１，２，・・・）とを比較する。第１比較部３３は、タグ情報ＴＡＧ（０）とタグ情報ＴＡＧ（ｉ）とが一致していればキャッシュエイリアスを検出したとして不図示のマイクロプロセッサにエイリアス検出信号を出力し、一致していなければ不一致信号を仮想インデックス取得部３２へ出力する。
第２比較部３４は、仮想インデックス取得部３２からヒットミス判定信号が入力されると、物理タグ取得部１５から入力される物理タグＴＡＧとタグアレイ３１ａから入力されるタグ情報ＴＡＧ（０）とを比較する。そして、第２比較部３４は、物理タグＴＡＧとタグ情報ＴＡＧ（０）とが一致していなければキャッシュミスとしてミス信号をキャッシュフィル部３５へ出力し、一致していればキャッシュヒットとしてヒット信号を選択回路１１ｂへヒット信号を出力する。
キャッシュフィル部３５は、第２比較部３４からミス信号が入力されると、キャッシュフィル部１７と同じ処理を行って、仮想インデックスＶＩ（０）に対応したキャッシュラインにデータを格納する（フィル）。
＜動作＞
図４のキャッシュメモリシステムの動作について図５を参照しつつ説明する。図５は図４のキャッシュメモリシステムの動作のフローチャートである。
仮想インデックス取得部３２及び物理タグ取得部１５に不図示のマイクロプロセッサから仮想アドレスＶＡＤが入力される（ステップＳ２０１）。物理タグ取得部１５は仮想アドレスＶＡＤに基づいて物理タグＴＡＧを取得する（ステップＳ２０２）。仮想インデックス取得部３２は、デコーダ１４へ出力する仮想インデックスとしてアクセス対象のキャッシュラインの仮想インデックスＶＩ（０）を選択し、選択した仮想インデックスＶＩ（０）をデコーダ１４へ出力する（ステップＳ２０３）。
仮想インデックスＶＩ（０）はデコーダ１４によってデコードされ、仮想インデックスＶＩ（０）に対応したキャッシュラインがアクセスされる。これにより、タグアレイ３１ａから仮想インデックスＶＩ（０）に対応したタグ情報ＴＡＧ（０）が取り出され、タグ情報ＴＡＧ（０）が第１比較部３３及び第２比較部３４へ出力される（ステップＳ２０４）。
仮想インデックス取得部３２は、カウンタ値ｉを１にセットする（ステップＳ２０５）。
仮想インデックス取得部３２は、デコーダ１４へ出力する仮想インデックスとしてアクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの仮想インデックスＶＩ（ｉ）を選択し、選択した仮想インデックスＶＩ（ｉ）をデコーダ１４へ出力する（ステップＳ２０６）。
仮想インデックスＶＩ（ｉ）はデコーダ１４によってデコードされ、仮想インデックスＶＩ（ｉ）に対応したキャッシュラインがアクセスされる。これにより、タグアレイ３１ａから仮想インデックスＶＩ（ｉ）に対応したタグ情報ＴＡＧ（ｉ）が取り出され、タグ情報ＴＡＧ（ｉ）が第１比較部３３へ出力される（ステップＳ２０７）。
第１比較部３３は、タグ情報ＴＡＧ（０）とタグ情報ＴＡＧ（ｉ）とを比較する（ステップＳ２０８）。
比較の結果、タグ情報ＴＡＧ（ｉ）がタグ情報ＴＡＧ（０）と一致していれば（Ｓ２０８：ＹＥＳ）、第１比較部３３はキャッシュエイリアスを検出したとしてエイリアス検出信号を不図示のマイクロプロセッサに出力する（ステップＳ２０９）。
比較の結果、タグ情報ＴＡＧ（ｉ）がタグ情報ＴＡＧ（０）と一致していなければ（Ｓ２０８：ＮＯ）、第１比較部３３は仮想インデックス取得部３２に不一致信号を出力し、仮想インデックス取得部３２はカウンタ値ｉを１カウントアップする（ステップＳ２１０）。
仮想インデックス取得部３２はカウントアップ後のカウンタ値ｉが定数Ｎより大きいかを判定する（ステップＳ２１１）。なお、定数Ｎは第1の実施の形態と同じようにして決められる。
カウンタ値ｉが定数Ｎより大きくなければ（Ｓ２１１：ＮＯ）、キャッシュエイリアスの判定対象となっていないキャッシュエイリアスの関係になり得るキャッシュラインに対して判定処理を行うために、ステップＳ２０６以降の処理が行われる。
カウンタ値ｉが定数Ｎより大きければ（Ｓ２１１：ＹＥＳ）、アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得る全てのキャッシュラインにおいてキャッシュエイリアスが検出されなかったので、仮想インデックス取得部３２は第２比較部３４へヒットミス判定信号を出力する。第２比較部３４はヒットミス判定信号が入力されると、物理タグＴＡＧとタグ情報ＴＡＧ（０）とを比較する（ステップＳ２１２）。
比較の結果、タグ情報ＴＡＧ（０）が物理タグＴＡＧに一致していれば（Ｓ２１２：ＹＥＳ）、第２比較部３４はキャッシュヒットとしてヒット信号を選択回路１１ｂへ出力する。これにより、選択回路１１ｂは仮想インデックスＶＩ（０）に対応したキャッシュラインのデータを不図示のマイクロプロセッサへ出力する（ステップＳ２１３）。なお、仮想インデックスＶＩ（０）に対応したデータをマイクロプロセッサに出力するために、再度、仮想インデックスＶＩ（０）をデコードし、デコードされた仮想インデックスを基にキャッシュメモリ３１にアクセスする動作が行われる。
比較の結果、タグ情報ＴＡＧ（０）が物理タグに一致していなければ（Ｓ２１２：ＮＯ）、第２比較部３４はキャッシュミスとしてミス信号をキャッシュフィル部３５へ出力する（ステップＳ２１４）。そして、キャッシュフィル部３５はメインメモリ１２のデータをキャッシュメモリ１１の仮想インデックスＶＩ（０）に対応したキャッシュラインにフィルする（ステップＳ２１５）。
≪第３の実施の形態≫
以下、本発明の第３の実施の形態について図面を参照しつつ説明する。但し、第３の実施の形態は第２の実施の形態のキャッシュメモリシステムにキャッシュエイリアス検出時にキャッシュエイリアスの関係にあったキャッシュラインを無効化する機能を付加したものである。なお、本実施の形態のキャッシュメモリは、ライトスルーキャッシュメモリとする。
＜構成＞
本実施の形態のキャッシュメモリシステムのシステム構成について図６を参照しつつ説明する。図６はキャッシュメモリシステムのシステム構成図である。なお、第３の実施の形態において、第１及び第２の実施の形態と同じ機能を有する構成には同じ符号を付し、その説明が適用できるため説明を省略する。
キャッシュシステム１ｂは、キャッシュメモリ３１、メインメモリ１２、仮想インデックス取得部５１、デコーダ１４、物理タグ取得部１５、第１比較部５２、第２比較部３４、無効化部５３及びキャッシュフィル部５４を備える。
仮想インデックス取得部５１は、不図示のマイクロプロセッサから入力される仮想アドレスＶＡＤに基づいてアクセス対象のキャッシュラインの仮想インデックスＶＩ（０）及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの仮想インデックスＶＩ（１），ＶＩ（２），・・・を取得する。そして、仮想インデックス取得部５１は、取得した仮想インデックスＶＩ（ｉ）（ｉ＝０，１，２，・・・）をデコーダ１４へ出力し、仮想インデックスＶＩ（０）をキャッシュフィル部５４へ出力する。但し、仮想インデックス取得部５１は不図示のマイクロプロセッサから仮想アドレスＶＡＤが入力された時に仮想インデックスＶＩ（０）と仮想インデックスＶＩ（１）を順次デコーダ１４へ出力し、第１比較部５２からカウント信号が入力された時にその度に仮想インデックスＶＩ（２），ＶＩ（３），・・・のうちの１つの未出力の仮想インデックスをデコーダ１４に出力する。
また、仮想インデックス取得部５１は、第１比較部５２からカウント信号が入力された時にアクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得る全てのキャッシュラインの仮想インデックスＶＩ（１），ＶＩ（２），・・・をデコーダ１４に出力していればヒットミス判定信号を第２比較部３４に出力し、又は、第２フィル開始信号をキャッシュフィル部５４に出力する。なお、仮想インデックス取得部５１は第１比較部５２から入力されたカウント信号に無効化したことを示す情報が一度も含まれていなければヒットミス判定信号を出力し、一度でも含まれていれば代２フィル開始信号を出力する。
第１比較部５２は、アクセス対象のキャッシュラインのタグ情報ＴＡＧ（０）と、当該アクセス対象のキャッシュラインとエイリアスの関係になり得るキャッシュラインのタグ情報ＴＡＧ（ｉ）（ｉ＝１，２，・・・）とを比較する。第１比較部５２はタグ情報ＴＡＧ（０）とタグ情報ＴＡＧ（ｉ）とが一致していれば無効化部５３に無効化信号を出力する。また、第１比較部５２は、タグ情報ＴＡＧ（０）とタグ情報ＴＡＧ（ｉ）とが一致していれば無効化した情報を含むカウント信号を、タグ情報ＴＡＧ（０）とタグ情報ＴＡＧ（ｉ）とが一致していなければ無効化した情報を含まないカウント信号を仮想インデックス取得部５１に出力する。
無効化部５３は、第１比較部５２から無効化信号が入力されると、アクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係にあったキャッシュラインを無効化し、第１フィル開始信号をキャッシュフィル部５４に出力する。但し、無効化は無効化するキャッシュラインのタグ情報を当該キャッシュラインが無効であることを示す予め決められた値（メインメモリの何れの物理ページの物理タグとも一致しない値）を格納することにより行われる。
キャッシュフィル部５４は、ミス信号が入力されると、又は、第１フィル開始信号及び第２フィル開始信号の双方が入力されると、キャッシュフィル部１７と同じ処理を行って、仮想インデックスＶＩ（０）に対応したキャッシュラインにデータを格納する（フィル）。
＜動作＞
図６のキャッシュメモリシステムの動作について図７を参照しつつ説明する。図７は図６のキャッシュメモリシステムの動作のフローチャートである。
仮想インデックス取得部５１及び物理タグ取得部１５に不図示のマイクロプロセッサから仮想アドレスＶＡＤが入力される（ステップＳ３０１）。物理タグ取得部１５は仮想アドレスＶＡＤに基づいて物理タグＴＡＧを取得する（ステップＳ３０２）。仮想インデックス取得部５１は、デコーダ１４へ出力する仮想インデックスとしてアクセス対象のキャッシュラインの仮想インデックスＶＩ（０）を選択し、選択した仮想インデックスＶＩ（０）をデコーダ１４へ出力する（ステップＳ３０３）。
仮想インデックスＶＩ（０）はデコーダ１４によってデコードされ、仮想インデックスＶＩ（０）に対応したキャッシュラインがアクセスされる。これにより、タグアレイ３１ａから仮想インデックスＶＩ（０）に対応したタグ情報ＴＡＧ（０）が取り出され、タグ情報ＴＡＧ（０）が第１比較部５２及び第２比較部３４へ出力される（ステップＳ３０４）。
仮想インデックス取得部５１は、カウンタ値ｉを１にセットする（ステップＳ３０５）。
仮想インデックス取得部５１は、デコーダ１４へ出力する仮想インデックスとしてアクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得る仮想インデックスＶＩ（ｉ）を選択し、選択した仮想インデックスＶＩ（ｉ）をデコーダ１４へ出力する（ステップＳ３０６）。
仮想インデックスＶＩ（ｉ）はデコーダ１４によってデコードされ、仮想インデックスＶＩ（ｉ）に対応したキャッシュラインがアクセスされる。これにより、タグアレイ３１ａから仮想インデックスＶＩ（ｉ）に対応したタグ情報ＴＡＧ（ｉ）が取り出され、タグ情報ＴＡＧ（ｉ）が第１比較部５２へ出力される（ステップＳ３０７）。
第１比較部５２は、タグ情報ＴＡＧ（０）とタグ情報ＴＡＧ（ｉ）とを比較する（ステップＳ３０８）。
ステップＳ３０８における比較の結果、タグ情報ＴＡＧ（ｉ）がタグ情報ＴＡＧ（０）と一致していれば（Ｓ３０８：ＹＥＳ）、第１比較部５２はキャッシュエイリアスを検出したとして無効化信号を無効化部５３に出力するとともに、カウント信号を仮想インデックス取得部５１に出力する。無効化部５３は、仮想インデックスＶＩ（０）に対応したキャッシュラインを無効化し、第１フィル開始信号をキャッシュフィル部５４に出力する（ステップＳ３０９）。無効化部５３は、仮想インデックスＶＩ（ｉ）に対応したキャッシュラインを無効化する（ステップＳ３１０）。
仮想インデックス取得部５１は、カウント信号が入力されると、カウンタ値ｉを１カウントアップする（ステップＳ３１１）。仮想インデックス取得部５１はカウントアップ後のカウンタ値ｉが定数Ｎより大きいかを判定する（ステップＳ３１２）。なお、定数Ｎは第１の実施の形態と同じようにして決められる。
ステップＳ３１２における判定の結果、カウンタ値ｉが定数Ｎより大きくなければ（Ｓ３１２：ＮＯ）、キャッシュエイリアスの判定対象となっていないキャッシュエイリアスの関係になり得るキャッシュラインに対して判定処理を行うために、仮想インデックス取得部５１は、仮想インデックスＶＩ（ｉ）を選択し、選択した仮想インデックスＶＩ（ｉ）をデコーダ１４へ出力する（ステップＳ３１３）。
仮想インデックスＶＩ（ｉ）はデコーダ１４によってデコードされ、仮想インデックスＶＩ（ｉ）に対応したキャッシュラインがアクセスされる。これにより、タグアレイ３１ａから仮想インデックスＶＩ（ｉ）に対応したタグ情報ＴＡＧ（ｉ）が取り出され、タグ情報ＴＡＧ（ｉ）が第１比較部５２へ出力される（ステップＳ３１４）。
第１比較部５２は、タグ情報ＴＡＧ（０）とタグ情報ＴＡＧ（ｉ）とを比較する（ステップＳ３１５）。比較の結果、タグ情報ＴＡＧ（ｉ）がタグ情報ＴＡＧ（０）と一致していれば（Ｓ３１５：ＹＥＳ）、ステップＳ３１０以降の処理が行われ、一致していなけれ（Ｓ３１５：ＮＯ）、ステップＳ３１１以降の処理が行われる。
ステップＳ３１２における判定の結果、カウンタ値ｉが定数Ｎより大きければ（Ｓ３１２：ＮＯ）、仮想インデックス取得部５１はキャッシュフィル部５４へ第２フィル開始信号を出力する。キャッシュフィル部５４は、第１フィル開始信号及び第２フィル開始信号の双方が入力されると、メインメモリ１２のデータをキャッシュメモリ１１の仮想インデックスＶＩ（０）に対応したキャッシュラインにフィルする（ステップＳ３１６）。
ステップＳ３０８における比較の結果、タグ情報ＴＡＧ（ｉ）がタグ情報ＴＡＧ（０）と一致していなければ（Ｓ３０８：ＮＯ）、第１比較部５２はカウント信号を仮想アドレス取得部５１へ出力し、仮想アドレス取得部５１はカウンタ値ｉを１カウントアップする（ステップＳ３１７）。
仮想アドレス変更部５１はカウンタ値ｉが定数Ｎより大きいかを判定する（ステップＳ３１８）。
ステップＳ３１８における判定の結果、カウンタ値が定数Ｎより大きくなければ（Ｓ３１８：ＮＯ）、キャッシュエイリアスの判定対象となっていないキャッシュエイリアスの関係になり得るキャッシュラインに対して判定処理を行うために、ステップＳ３０６以降の処理が行われる。
ステップＳ３１８における判定の結果、カウンタ値ｉが定数Ｎより大きければ（Ｓ３１８：ＹＥＳ）、アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得る全てのキャッシュラインにおいてキャッシュエイリアスが検出されなかったので、仮想インデックス取得部５１はヒットミス判定信号を第２比較部３４に出力する。第２比較部３４は、ヒットミス判定信号が入力されると、物理タグＴＡＧとタグ情報ＴＡＧ（０）とを比較する（ステップＳ３１９）。
比較の結果、タグ情報ＴＡＧ（０）が物理タグＴＡＧに一致していれば（Ｓ３１９：ＹＥＳ）、第２比較部３４はキャッシュヒットとしてヒット信号を選択回路１１ｂへ出力する。これにより、選択回路１１ｂは仮想インデックスＶＩ（０）に対応したキャッシュラインのデータを不図示のマイクロプロセッサへ出力する（ステップＳ３２０）。
比較の結果、タグ情報ＴＡＧ（０）が物理タグに一致していなければ（Ｓ３１９：ＮＯ）、第２比較部３４はキャッシュミスとしてミス信号をキャッシュフィル部５４へ出力する（ステップＳ３２１）。そして、キャッシュフィル部５４は、ミス信号が入力されると、メインメモリ１２のデータをキャッシュメモリ１１の仮想インデックスＶＩ（０）に対応したキャッシュラインにフィルする（ステップＳ３２２）。
≪第４の実施の形態≫
以下、本発明の第４の実施の形態について図面を参照しつつ説明する。但し、第４の実施の形態は第２の実施の形態のキャッシュメモリシステムにキャッシュエイリアス検出時にキャッシュエイリアスの関係にあったキャッシュラインを無効化する機能を付加したものである。なお、本実施の形態のキャッシュメモリは、ライトスルーキャッシュメモリとする。
＜構成＞
本実施の形態のキャッシュメモリシステムのシステム構成について図８を参照しつつ説明する。図８はキャッシュメモリシステムのシステム構成図である。なお、第４の実施の形態において、第１から第３の実施の形態と同じ機能を有する構成には同じ符号を付し、その説明が適用できるため説明を省略する。
キャッシュシステム１ｃは、キャッシュメモリ３１、メインメモリ１２、仮想インデックス取得部７１、デコーダ１４、物理タグ取得部１５、第１比較部５２、第２比較部３４、無効化部７２及びキャッシュフィル部３５を備える。
仮想インデックス取得部７１は、不図示のマイクロプロセッサから入力される仮想アドレスＶＡＤに基づいてアクセス対象のキャッシュラインの仮想インデックスＶＩ（０）及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの仮想インデックスＶＩ（１），ＶＩ（２），・・・を取得する。そして、仮想インデックス取得部７１は、取得した仮想インデックスＶＩ（ｉ）（ｉ＝０，１，２，・・・）をデコーダ１４へ出力し、仮想インデックスＶＩ（０）をキャッシュフィル部３５へ出力する。但し、仮想インデックス取得部７１は不図示のマイクロプロセッサから仮想アドレスＶＡＤが入力された時に仮想インデックスＶＩ（０）と仮想インデックスＶＩ（１）を順次デコーダ１４へ出力し、第１比較部５２からカウント信号が入力された時にその度に仮想インデックスＶＩ（２），ＶＩ（３），・・・のうちの１つの未出力の仮想インデックスをデコーダ１４に出力する。なお、本実施の形態のカウント信号には第３の実施の形態のカウント信号とは異なり、無効化に関する情報は含まれていない。
また、仮想インデックス取得部７１は、第１比較部５２からカウント信号が入力された時にアクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得る全てのキャッシュラインの仮想インデックスＶＩ（１），ＶＩ（２），・・・をデコーダ１４に出力していればヒットミス判定信号を第２比較部３４に出力する。
無効化部７２は、第１比較部５２から無効化信号が入力されると、アクセス対象のキャッシュラインとキャッシュエイリアスの関係にあったキャッシュラインを無効化する。
＜動作＞
図８のキャッシュメモリシステムの動作について図９を参照しつつ説明する。図９は図８のキャッシュメモリシステムの動作のフローチャートである。
仮想インデックス取得部７１及び物理タグ取得部１５に不図示のマイクロプロセッサから仮想アドレスＶＡＤが入力される（ステップＳ４０１）。物理タグ取得部１５は仮想アドレスＶＡＤに基づいて物理タグＴＡＧを取得する（ステップＳ４０２）。仮想インデックス取得部７１は、デコーダ１４へ出力する仮想インデックスとしてアクセス対象のキャッシュラインの仮想インデックスＶＩ（０）を選択し、選択した仮想インデックスＶＩ（０）をデコーダ１４へ出力する（ステップＳ４０３）。
仮想インデックスＶＩ（０）はデコーダ１４によってデコードされ、仮想インデックスＶＩ（０）に対応したキャッシュラインがアクセスされる。これにより、タグアレイ３１ａから仮想インデックスＶＩ（０）に対応したタグ情報ＴＡＧ（０）が取り出され、タグ情報ＴＡＧ（０）が第１比較部５２及び第２比較部３４へ出力される（ステップＳ４０４）。
仮想インデックス取得部７１は、カウンタ値ｉを１にセットする（ステップＳ４０５）。
仮想インデックス取得部７１は、デコーダ１４へ出力する仮想インデックスとしてアクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得る仮想インデックスＶＩ（ｉ）を選択し、選択した仮想インデックスＶＩ（ｉ）をデコーダ１４へ出力する（ステップＳ４０６）。
仮想インデックスＶＩ（ｉ）はデコーダ１４によってデコードされ、仮想インデックスＶＩ（ｉ）に対応したキャッシュラインがアクセスされる。これにより、タグアレイ３１ａから仮想インデックスＶＩ（ｉ）に対応したタグ情報ＴＡＧ（ｉ）が取り出され、タグ情報ＴＡＧ（ｉ）が第１比較部５２へ出力される（ステップＳ４０７）。
第１比較部５２は、タグ情報ＴＡＧ（０）とタグ情報ＴＡＧ（ｉ）とを比較する（ステップＳ４０８）。
ステップＳ４０８における比較の結果、タグ情報ＴＡＧ（ｉ）がタグ情報ＴＡＧ（０）と一致していれば（Ｓ４０８：ＹＥＳ）、第１比較部５２はキャッシュエイリアスを検出したとして無効化信号を無効化部７２に出力するとともに、カウント信号を仮想インデックス取得部７１に出力する。無効化部７２は、ライト操作かリード操作かを判定する（ステップＳ４０９）。
ステップＳ４０９における判定の結果、ライト操作であれば（Ｓ４０９：ライト）、無効化部７２は、仮想インデックスＶＩ（ｉ）に対応したキャッシュラインを無効化する（ステップＳ４１０）。
仮想インデックス取得部７１は、カウント信号が入力されると、カウンタ値ｉを１カウントアップする（ステップＳ４１１）。仮想インデックス取得部７１はカウントアップ後のカウンタ値ｉが定数Ｎより大きいかを判定する（ステップＳ４１２）。なお、定数Ｎは第１の実施の形態と同じようにして決められる。
ステップＳ４１２における判定の結果、カウンタ値ｉが定数Ｎより大きくなければ（Ｓ４１２：ＮＯ）、キャッシュエイリアスの判定対象となっていないキャッシュエイリアスの関係になり得るキャッシュラインに対して判定処理を行うために、仮想インデックス取得部７１は、仮想インデックスＶＩ（ｉ）を選択し、選択した仮想インデックスＶＩ（ｉ）をデコーダ１４へ出力する（ステップＳ４１３）。
仮想インデックスＶＩ（ｉ）はデコーダ１４によってデコードされ、仮想インデックスＶＩ（ｉ）に対応したキャッシュラインがアクセスされる。これにより、タグアレイ３１ａから仮想インデックスＶＩ（ｉ）に対応したタグ情報ＴＡＧ（ｉ）が取り出され、タグ情報ＴＡＧ（ｉ）が第１比較部５２へ出力される（ステップＳ４１４）。
第１比較部５２は、タグ情報ＴＡＧ（０）とタグ情報ＴＡＧ（ｉ）とを比較する（ステップＳ４１５）。比較の結果、タグ情報ＴＡＧ（ｉ）がタグ情報ＴＡＧ（０）と一致していれば（Ｓ４１５：ＹＥＳ）、ステップＳ４１０以降の処理が行われ、一致していなけれ（Ｓ４１５：ＮＯ）、ステップＳ４１１以降の処理が行われる。
ステップＳ４１２における判定の結果、カウンタ値ｉが定数Ｎより大きければ（Ｓ４１２：ＹＥＳ）、仮想インデックス取得部７１はヒットミス判定信号を第２比較部３４に出力し、第２比較部３４は物理タグＴＡＧとアクセス対象のキャッシュラインのタグ情報ＴＡＧ（０）とを比較することによってキャッシュヒットかキャッシュミスかの判定を行う（ステップＳ４２５）。この判定結果に応じてキャッシュフィルなどの処理が行われる。
ステップＳ４０９における判定の結果、リード操作であれば（Ｓ４０９：リード）、無効化部７２は、仮想インデックスＶＩ（ｉ）に対応したキャッシュラインを無効化する（ステップＳ４１６）。
仮想インデックス取得部７１は、カウント信号が入力されると、カウンタ値ｉを１カウントアップする（ステップＳ４１７）。仮想インデックス取得部７１はカウントアップ後のカウンタ値ｉが定数Ｎより大きいかを判定する（ステップＳ４１８）。
ステップＳ４１８における判定の結果、カウンタ値ｉが定数Ｎより大きくなければ（Ｓ４１８：ＮＯ）、キャッシュエイリアスの判定対象となっていないキャッシュエイリアスの関係になり得るキャッシュラインに対して判定処理を行うために、仮想インデックス取得部７１は、仮想インデックスＶＩ（ｉ）を選択し、選択した仮想インデックスＶＩ（ｉ）をデコーダ１４へ出力する（ステップＳ４１９）。
仮想インデックスＶＩ（ｉ）はデコーダ１４によってデコードされ、仮想インデックスＶＩ（ｉ）に対応したキャッシュラインがアクセスされる。これにより、タグアレイ３１ａから仮想インデックスＶＩ（ｉ）に対応したタグ情報ＴＡＧ（ｉ）が取り出され、タグ情報ＴＡＧ（ｉ）が第１比較部５２へ出力される（ステップＳ４２０）。
第１比較部５２は、タグ情報ＴＡＧ（０）とタグ情報ＴＡＧ（ｉ）とを比較する（ステップＳ４２１）。比較の結果、タグ情報ＴＡＧ（ｉ）がタグ情報ＴＡＧ（０）と一致していれば（Ｓ４２１：ＹＥＳ）、ステップＳ４１６以降の処理が行われ、一致していなけれ（Ｓ４２１：ＮＯ）、ステップＳ４１７以降の処理が行われる。
ステップＳ４１８における判定の結果、カウンタ値ｉが定数Ｎより大きければ（Ｓ４１８：ＹＥＳ）、仮想インデックス取得部７１はヒットミス判定信号を第２比較部３４に出力し、第２比較部３４は物理タグＴＡＧとアクセス対象のキャッシュラインのタグ情報ＴＡＧ（０）とを比較することによってキャッシュヒットかキャッシュミスかの判定を行う（ステップＳ４２２）。この判定結果に応じてキャッシュフィルなどの処理が行われる。
ステップＳ４０８における比較の結果、タグ情報ＴＡＧ（ｉ）がタグ情報ＴＡＧ（０）と一致していなければ（Ｓ４０８：ＮＯ）、第１比較部５２はカウント信号を仮想アドレス取得部７１へ出力し、仮想アドレス取得部７１はカウンタ値ｉを１カウントアップする（ステップＳ４２３）。
仮想アドレス変更部５１はカウンタ値ｉが定数Ｎより大きいかを判定する（ステップＳ４２４）。
ステップＳ４２４における判定の結果、カウンタ値が定数Ｎより大きくなければ（Ｓ４２４：ＮＯ）、キャッシュエイリアスの判定対象となっていないキャッシュエイリアスの関係になり得るキャッシュラインに対して判定処理を行うために、ステップＳ４０６以降の処理が行われる。
ステップＳ４２４における判定の結果、カウンタ値ｉが定数Ｎより大きければ（Ｓ４２４：ＹＥＳ）、アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得る全てのキャッシュラインにおいてキャッシュエイリアスが検出されなかったので、仮想インデックス取得部７１はヒットミス判定信号を第２比較部３４に出力する。第２比較部３４は、ヒットミス判定信号が入力されると、第２比較部３４は物理タグＴＡＧとアクセス対象のキャッシュラインのタグ情報ＴＡＧ（０）とを比較することによってキャッシュヒットかキャッシュミスかの判定を行う（ステップＳ４２５）。この判定結果に応じてキャッシュフィルなどの処理が行われる。
≪補足≫
本発明は上記の実施の形態に限られるものではなく、例えば、以下のようなものも含まれる。
（１）各実施の形態では、ダイレクトマップ型のキャッシュメモリを例に挙げて説明したが、これに限らず、本発明はキャッシュエイリアスが起こりうる各種キャッシュメモリに適用することができる。
（２）第１の実施の形態では、アクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインのタグ情報ＴＡＧ（ｉ）の全てが物理タグＴＡＧと一致しなかった場合に、キャッシュミスとしてアクセス対象のキャッシュラインにメインメモリ１２のデータをフィルする場合を説明した。しかしながら、本発明はこれに限られるものではなく、例えば、アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの何れか１つにメインメモリ１２のデータをフィルするようにしてもよい。
（３）第１の実施の形態では、アクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインのタグ情報ＴＡＧ（ｉ）の全てが物理タグＴＡＧと一致しなかった場合に、キャッシュミスとしてアクセス対象のキャッシュラインにメインメモリ１２のデータをフィルする場合を説明した。しかしながら、本発明はこれに限られるものではなく、例えば、アクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインのうちデータが格納されていない何れか１つのキャッシュラインにメインメモリ１２のデータをフィルするようにしてもよい。
（４）第３の実施の形態では、キャッシュエイリアスが検出された場合にはアクセス対象のキャッシュラインにメインメモリのデータをフィルする場合を説明した。しかしながら、本発明はこれに限られるものではなく、例えば、アクセス対象のキャッシュラインとキャッシュエイリアスの関係にあったため無効化された何れか１つのキャッシュラインにメインメモリ１２のデータをフィルするようにしてもよい。
（５）第４の実施の形態では、キャッシュエイリアスが検出され、リード操作である場合には、アクセス対象のキャッシュラインとキャッシュエイリアスの関係にあったキャッシュラインを無効化する場合を説明した。しかしながら、本発明はこれに限られるものではなく、例えば、アクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係にあったキャッシュラインのうち何れか１つを除いて無効化し、無効化されなかったキャッシュラインによりキャッシュヒットかキャッシュミスかの判定を行うようにしてもよい。
（６）各実施の形態のキャッシュエイリアス回避方法及びキャッシュエイリアス検出方法などの処理全体をハードウェア又はソフトウェアにより構成してもよく、その一部をハードウェアで構成し、残りの部分をソフトウェアで構成してもよい。
本発明は、キャッシュエイリアスの検出や回避を行うキャッシュメモリシステムに利用することができる。
第１の実施の形態のキャッシュメモリシステムのシステム構成図。 図１の仮想インデックス取得部の構成図。 図１のキャッシュメモリシステムの動作のフローチャート。 第２の実施の形態のキャッシュメモリシステムのシステム構成図。 図４のキャッシュメモリシステムの動作のフローチャート。 第３の実施の形態のキャッシュメモリシステムのシステム構成図。 図６のキャッシュメモリシステムの動作のフローチャート。 第４の実施の形態のキャッシュメモリシステムのシステム構成図。 図８のキャッシュメモリシステムの動作のフローチャート。 ダイレクトマップ型のキャッシュメモリにおいて物理ブロックがマッピングされるキャッシュラインを説明するための図。 ＶＩＰＴ方式を説明するための図。 キャッシュエイリアスの問題を説明するための図。
符号の説明
１ キャッシュメモリシステム
１１ キャッシュメモリ
１１ａ タグアレイ
１１ｂ 選択回路
１１ｃ データアレイ
１２ メインメモリ
１３ 仮想インデックス取得部
１４ デコーダ
１５ 物理タグ取得部
１６ 比較部
１７ キャッシュフィル部

Claims (8)

  1. 仮想インデックスにより識別される複数のキャッシュラインを有し、前記キャッシュラインにデータが格納されているメインメモリの物理ブロックを含む物理ページを示す物理タグに一致するタグ情報を記憶するタグアレイ及び当該物理ブロックのデータを記憶するデータアレイを有するキャッシュメモリにＶＩＰＴ（Virtual Indexed Physical Tagged）方式でアクセスするキャッシュメモリシステムにおいて、
    仮想アドレスに基づいてアクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの各々の仮想インデックスを取得する仮想インデックス取得手段と、
    前記仮想アドレスの少なくとも一部を変換して物理ページの物理タグを取得する物理タグ取得手段と、
    前記仮想インデックス取得手段により取得される各々の前記仮想インデックスに基づいて前記タグアレイから出力される各前記仮想インデックスに対応するキャッシュラインのタグ情報と前記物理タグ取得手段により取得される前記物理タグとを比較し、前記物理タグに一致する前記タグ情報があればキャッシュヒットとする比較手段と、
    を備えたことを特徴とするキャッシュメモリシステム。
  2. 前記比較手段による比較の結果、前記物理タグ情報に一致する前記タグ情報がなければ、前記メインメモリのデータを前記アクセス対象のキャッシュライン及び前記キャッシュエイリアスの関係になり得るキャッシュラインのうちデータが格納されていないキャッシュラインがあればその何れか１つにキャッシュフィルするキャッシュフィル手段
    を更に備えたことを特徴とする請求項１記載のキャッシュメモリシステム。
  3. 仮想インデックスにより識別される複数のキャッシュラインを有し、前記キャッシュラインにデータが格納されているメインメモリの物理ブロックを含む物理ページを示す物理タグに一致するタグ情報を記憶するタグアレイ及び当該物理ブロックのデータを記憶するデータアレイを有するキャッシュメモリにＶＩＰＴ（Virtual Indexed Physical Tagged）方式でアクセスするキャッシュメモリシステムにおいて、
    仮想アドレスに基づいてアクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの各々の仮想インデックスを取得する仮想インデックス取得手段と、
    前記仮想インデックス取得手段により取得される前記アクセス対象のキャッシュラインの前記仮想インデックスに基づいて前記タグアレイから出力される前記タグ情報と前記仮想インデックス取得手段により取得される前記キャッシュエイリアスの関係になり得るキャッシュラインの各々の前記仮想インデックスに基づいて前記タグアレイから出力される前記タグ情報とを比較することによってキャッシュエイリアスを検出する比較手段と、
    を備えたことを特徴とするキャッシュメモリシステム。
  4. 前記キャッシュメモリはライトスルーキャッシュであり、
    前記比較手段によりキャッシュエイリアスが検出された場合には、前記アクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係にあったキャッシュラインを無効化する無効化手段と、
    前記メインメモリのデータを前記無効化手段により無効化される前記キャッシュラインの何れか１つにキャッシュフィルするキャッシュフィル手段と、
    を更に備えたことを特徴とする請求項３記載のキャッシュメモリシステム。
  5. 前記キャッシュメモリはライトスルーキャッシュであり、
    前記比較手段によりキャッシュエイリアスが検出された場合において、ライト操作であれば、前記アクセス対象のキャッシュラインとキャッシュエイリアスの関係にあったキャッシュラインを無効化する無効化手段と、
    前記仮想アドレスの少なくとも一部を変換して物理ページの物理タグを取得する物理タグ取得手段と、
    前記アクセス対象のキャッシュラインの前記タグ情報と前記物理タグ取得手段により取得される前記物理タグとを比較し、一致すればキャッシュヒットとし、一致しなければキャッシュミスとする物理タグ比較手段と、
    を更に備えたことを特徴とする請求項３記載のキャッシュメモリシステム。
  6. 前記キャッシュメモリはライトスルーキャッシュであり、
    前記比較手段によりキャッシュエイリアスが検出された場合において、リード操作であれば、前記アクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係にあったキャッシュラインの１つを除き無効化する無効化手段と、
    前記仮想アドレスの少なくとも一部を変換して物理ページの物理タグを取得する物理タグ取得手段と、
    前記無効化手段により無効化されなかった前記キャッシュラインの前記タグ情報と前記物理タグ取得手段により取得される前記物理タグとを比較し、一致すればキャッシュヒットとし、一致しなければキャッシュミスとする物理タグ比較手段と、
    を更に備えたことを特徴とする請求項３記載のキャッシュメモリシステム。
  7. 仮想インデックスにより識別される複数のキャッシュラインを有し、前記キャッシュラインにデータが格納されているメインメモリの物理ブロックを含む物理ページを示す物理タグに一致するタグ情報を記憶するタグアレイ及び当該物理ブロックのデータを記憶するデータアレイを有するキャッシュメモリにＶＩＰＴ（Virtual Indexed Physical Tagged）方式でアクセスするキャッシュメモリシステムにおいて行われるキャッシュエイリアス回避方法であって、
    仮想アドレスに基づいてアクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの各々の仮想インデックスを取得する仮想インデックス取得ステップと、
    前記仮想アドレスの少なくとも一部を変換して物理ページの物理タグを取得する物理タグ取得ステップと、
    前記仮想インデックス取得ステップにおいて取得された各々の前記仮想インデックスに基づいて前記タグアレイから出力される各前記仮想インデックスに対応するキャッシュラインのタグ情報と前記物理タグ取得ステップにおいて取得された前記物理タグとを比較し、前記物理タグに一致する前記タグ情報があればキャッシュヒットとし、前記物理タグに一致する前記タグ情報がなければキャッシュミスとする比較ステップと、
    を有することを特徴とするキャッシュエイリアス回避方法。
  8. 仮想インデックスにより識別される複数のキャッシュラインを有し、前記キャッシュラインにデータが格納されているメインメモリの物理ブロックを含む物理ページを示す物理タグに一致するタグ情報を記憶するタグアレイ及び当該物理ブロックのデータを記憶するデータアレイを有するキャッシュメモリにＶＩＰＴ（Virtual Indexed Physical Tagged）方式でアクセスするキャッシュメモリシステムにおいて行われるキャッシュエイリアス検出方法であって、
    仮想アドレスに基づいてアクセス対象のキャッシュライン及び当該アクセス対象のキャッシュラインとキャッシュエイリアスの関係になり得るキャッシュラインの各々の仮想インデックスを取得する仮想インデックス取得ステップと、
    前記仮想インデックス取得ステップにおいて取得された前記キャッシュエイリアスの関係になり得るキャッシュラインの各々の前記仮想インデックスに基づいて前記タグアレイから出力される各タグ情報と前記仮想インデックス取得ステップにおいて取得された前記アクセス対象のキャッシュラインの前記仮想インデックスに基づいて前記タグアレイから出力される前記タグ情報とを比較することによってキャッシュエイリアスを検出する比較ステップと、
    を有することを特徴とするキャッシュエイリアス検出方法。
JP2006196822A 2006-07-19 2006-07-19 キャッシュメモリシステム Expired - Fee Related JP4783229B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006196822A JP4783229B2 (ja) 2006-07-19 2006-07-19 キャッシュメモリシステム
US11/826,496 US7870325B2 (en) 2006-07-19 2007-07-16 Cache memory system
GB0713897A GB2440263B (en) 2006-07-19 2007-07-17 Cache memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006196822A JP4783229B2 (ja) 2006-07-19 2006-07-19 キャッシュメモリシステム

Publications (2)

Publication Number Publication Date
JP2008027040A JP2008027040A (ja) 2008-02-07
JP4783229B2 true JP4783229B2 (ja) 2011-09-28

Family

ID=38476462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006196822A Expired - Fee Related JP4783229B2 (ja) 2006-07-19 2006-07-19 キャッシュメモリシステム

Country Status (3)

Country Link
US (1) US7870325B2 (ja)
JP (1) JP4783229B2 (ja)
GB (1) GB2440263B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5329182B2 (ja) * 2008-11-07 2013-10-30 理想科学工業株式会社 画像記録装置、及び画像記録装置の制御方法
US8543769B2 (en) * 2009-07-27 2013-09-24 International Business Machines Corporation Fine grained cache allocation
US8745618B2 (en) 2009-08-25 2014-06-03 International Business Machines Corporation Cache partitioning with a partition table to effect allocation of ways and rows of the cache to virtual machine in virtualized environments
US9110830B2 (en) 2012-01-18 2015-08-18 Qualcomm Incorporated Determining cache hit/miss of aliased addresses in virtually-tagged cache(s), and related systems and methods
US9678689B2 (en) 2013-05-29 2017-06-13 Microsoft Technology Licensing, Llc Storage systems and aliased memory
US9934152B1 (en) * 2015-02-17 2018-04-03 Marvell International Ltd. Method and apparatus to use hardware alias detection and management in a virtually indexed physically tagged cache
US9842051B1 (en) * 2015-03-25 2017-12-12 Marvell International Ltd. Managing aliasing in a virtually indexed physically tagged cache
US10089025B1 (en) 2016-06-29 2018-10-02 EMC IP Holding Company LLC Bloom filters in a flash memory
US10055351B1 (en) * 2016-06-29 2018-08-21 EMC IP Holding Company LLC Low-overhead index for a flash cache
US10146438B1 (en) 2016-06-29 2018-12-04 EMC IP Holding Company LLC Additive library for data structures in a flash memory
US10037164B1 (en) 2016-06-29 2018-07-31 EMC IP Holding Company LLC Flash interface for processing datasets
US10331561B1 (en) 2016-06-29 2019-06-25 Emc Corporation Systems and methods for rebuilding a cache index
TW202127263A (zh) * 2019-11-25 2021-07-16 美商賽發馥股份有限公司 虛擬快取

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0206050A3 (en) 1985-06-28 1990-03-14 Hewlett-Packard Company Virtually addressed cache memory with physical tags
US5119290A (en) * 1987-10-02 1992-06-02 Sun Microsystems, Inc. Alias address support
GB2239724B (en) 1990-01-05 1993-11-24 Sun Microsystems Inc Apparatus for maintaining consistency in a multi-processor computer system using virtual caching
JPH06139146A (ja) 1992-10-26 1994-05-20 Nec Corp キャッシュメモリ
US5479627A (en) 1993-09-08 1995-12-26 Sun Microsystems, Inc. Virtual address to physical address translation cache that supports multiple page sizes
US6009503A (en) 1994-04-22 1999-12-28 International Business Machines Corporation Cache memory indexing using virtual, primary and secondary color indexes
US6058447A (en) * 1997-09-26 2000-05-02 Advanced Micro Devices, Inc. Handshake circuit and operating method for self-resetting circuits
US6253285B1 (en) 1998-04-16 2001-06-26 Compaq Computer Corporation Method and apparatus for minimizing dcache index match aliasing using hashing in synonym/subset processing
US6542991B1 (en) 1999-05-11 2003-04-01 Sun Microsystems, Inc. Multiple-thread processor with single-thread interface shared among threads
US6629207B1 (en) * 1999-10-01 2003-09-30 Hitachi, Ltd. Method for loading instructions or data into a locked way of a cache memory
US6725337B1 (en) * 2001-05-16 2004-04-20 Advanced Micro Devices, Inc. Method and system for speculatively invalidating lines in a cache
US8417915B2 (en) * 2005-08-05 2013-04-09 Arm Limited Alias management within a virtually indexed and physically tagged cache memory

Also Published As

Publication number Publication date
US20080022040A1 (en) 2008-01-24
GB2440263A (en) 2008-01-23
US7870325B2 (en) 2011-01-11
GB2440263B (en) 2011-07-20
GB0713897D0 (en) 2007-08-29
JP2008027040A (ja) 2008-02-07

Similar Documents

Publication Publication Date Title
JP4783229B2 (ja) キャッシュメモリシステム
US9086987B2 (en) Detection of conflicts between transactions and page shootdowns
KR101570155B1 (ko) 가상-태깅된 캐시(들)에서 엘리어싱된 어드레스들의 캐시 히트/미스의 결정 및 관련된 시스템들 및 방법들
KR101057526B1 (ko) 주소 변환 방법 및 장치
US7949834B2 (en) Method and apparatus for setting cache policies in a processor
JPH03142644A (ja) キャッシュメモリ制御方法とこのキャッシュメモリ制御方法を用いたプロセッサおよび情報処理装置
US9934152B1 (en) Method and apparatus to use hardware alias detection and management in a virtually indexed physically tagged cache
JP2009512943A (ja) 多階層の変換索引緩衝機構（ＴＬＢｓ）フィールドの更新
US7472227B2 (en) Invalidating multiple address cache entries
CN112540939A (zh) 存储管理装置、存储管理方法、处理器和计算机系统
US9086986B2 (en) Detection of conflicts between transactions and page shootdowns
US6385696B1 (en) Embedded cache with way size bigger than page size
JPWO2005029336A1 (ja) キャッシュメモリおよびキャッシュメモリ制御方法
US7636815B1 (en) System and method for handling direct memory accesses
KR100321107B1 (ko) 데이타 프로세싱 시스템 내의 캐쉬 메모리를 억세싱하기 위한 방법 및 시스템
KR100278895B1 (ko) 데이터 프로세서
EP0486154B1 (en) Method of operating a virtual memory system
EP0442474B1 (en) Apparatus and method for controlling cache memory
JPH03235144A (ja) キャッシュメモリ制御装置
US8527736B1 (en) Systems and methods for improving address translation speed
JP2014186579A (ja) キャッシュメモリ、キャッシュメモリ制御装置、および、そのキャッシュメモリ制御方法
US6915405B2 (en) Emulated target associative memory system with a multi-digit incrementable validity counter
CN117331853B (zh) 缓存处理方法、装置、电子设备及介质
US6938145B2 (en) Associative memory system with a multi-digit incrementable validity counter
EP0881581A1 (en) System for selective and joint invalidation of entries of two, respectively address and data caches, caused by one or more address cache selective invalidations

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4783229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees