KR900013510A - 캐시 메모리 - Google Patents

캐시 메모리 Download PDF

Info

Publication number
KR900013510A
KR900013510A KR1019900000992A KR900000992A KR900013510A KR 900013510 A KR900013510 A KR 900013510A KR 1019900000992 A KR1019900000992 A KR 1019900000992A KR 900000992 A KR900000992 A KR 900000992A KR 900013510 A KR900013510 A KR 900013510A
Authority
KR
South Korea
Prior art keywords
address
cache memory
data
main memory
memory side
Prior art date
Application number
KR1019900000992A
Other languages
English (en)
Inventor
야스히꼬 사이고
히로시 후꾸따
다까시 기꾸찌
도시히꼬 고노마
오사무 나가시마
구니오 우찌야마
히로까즈 아오끼
오사무 니시이
간지 오이시
쥰 기따노
스스무 하따노
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
오노 미노루
히다찌초엘에스 아이엔지니어링 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼, 오노 미노루, 히다찌초엘에스 아이엔지니어링 가부시끼가이샤 filed Critical 미다 가쓰시게
Publication of KR900013510A publication Critical patent/KR900013510A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)

Abstract

내용 없음

Description

캐시 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 캐시 메모리의 1실시예를 도시한 블럭도,
제4도는 메인 메모리의 어드레스 맵에서의 어드레스 및 데이타와 캐시메모리내의 직접 메모리부와 데이타부의 대응예를 도시한 개념도.

Claims (3)

  1. 메인 메모리측의 어드레스변경을 감시하여 그 데이타의 전송지어드레스에 대응해서 내부의 어드레스태그 및 데이타의 저장장소를 자동적으로 변경하는 기능을 마련한 캐시메모리.
  2. 특허청구의 범위 제1항에 있어서, 상기 메인메모리측의 어드레스변경은 동적재배치 또는 폐영역 회수의 실행에 의해 행하여 지는 것인 캐시 메모리.
  3. 특허청구의 범위 제1항 또는 제2항에 있어서, 메인 메모리측의 전송원 어드레스에 대응해서 캐시메모리측의 어드레스 래그 및 데이타를 일단 무효로하고, 메인 메모리측의 전송지의 어드레스에 대응해서 캐시 메모리측의 어드레스태그 및 데이타의 라이트를 실행하는 것에 의해 어드레스태그 및 데이타의 저장 장소를 자동적으로 변경하는 것인 캐시메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900000992A 1989-02-14 1990-01-30 캐시 메모리 KR900013510A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1034845A JPH02213960A (ja) 1989-02-14 1989-02-14 キャッシュメモリ
JP89-34845 1989-02-14

Publications (1)

Publication Number Publication Date
KR900013510A true KR900013510A (ko) 1990-09-06

Family

ID=12425526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900000992A KR900013510A (ko) 1989-02-14 1990-01-30 캐시 메모리

Country Status (3)

Country Link
EP (1) EP0383097A3 (ko)
JP (1) JPH02213960A (ko)
KR (1) KR900013510A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2737820B2 (ja) * 1992-09-24 1998-04-08 インターナショナル・ビジネス・マシーンズ・コーポレイション メモリアクセス方法およびシステム
JPH09139944A (ja) * 1995-09-12 1997-05-27 Matsushita Electric Ind Co Ltd 符号化方法，符号化装置，ウエーブレット変換装置およびウエーブレット逆変換装置
US6629113B1 (en) 1999-06-30 2003-09-30 International Business Machines Corporation Method and system for dynamically adjustable and configurable garbage collector
US6950837B2 (en) 2001-06-19 2005-09-27 Intel Corporation Method for using non-temporal streaming to improve garbage collection algorithm
JP5685963B2 (ja) * 2011-02-02 2015-03-18 トヨタ自動車株式会社 キャッシュメモリの制御装置及びキャッシュメモリシステム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730179A (en) * 1980-07-29 1982-02-18 Fujitsu Ltd Buffer memory control system

Also Published As

Publication number Publication date
JPH02213960A (ja) 1990-08-27
EP0383097A3 (en) 1991-09-18
EP0383097A2 (en) 1990-08-22

Similar Documents

Publication Publication Date Title
KR910014814A (ko) 가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지 장치
KR890017609A (ko) 멀티프로세서 데이타 처리시스템 및 그것에 사용되는 캐시장치
KR920013132A (ko) 우선변환 참조 버퍼
KR860004356A (ko) 데이타 처리장치
KR860002049A (ko) 캐쉬 메모리 제어회로
KR920013135A (ko) 우선변환참조버퍼에서 적중수를 증가시키기 위한 장치
KR910017286A (ko) 캐쉬 및 프리페치 버퍼를 갖는 데이타 처리 시스템 및 방법
KR870011537A (ko) 어드레스 변환을 사용한 데이타 처리 시스템
KR880011674A (ko) 캐쉬 메모리 장치
KR910014817A (ko) 캐시 메모리 내장 마이크로프로세서
KR950025777A (ko) 반도체메모리장치
KR900013510A (ko) 캐시 메모리
KR960024986A (ko) 정보 처리 장치
KR870004369A (ko) 정보 처리 장치에 있어서의 기억 영역 구조
KR930010734A (ko) 데이타 기억장치 시스템
KR900013390A (ko) 마이크로 프로세서
KR910020552A (ko) 개선된 현 윈도우 캐시용 방법 및 장치
KR910020742A (ko) 반도체기억 시스템
DE69825621D1 (de) Verfahren und vorrichtung zur zugriffsteuerung von gemeinsamem speicher
KR890017711A (ko) 정보 기억 제어 시스템
KR950009451A (ko) 데이타처리 시스템
KR900000768A (ko) 곡면생성 방식
KR910010340A (ko) 확장 어드레싱 회로 및 접합기 카드
KR890015146A (ko) 버퍼기억장치
KR940000971A (ko) 계층적 페이지 분할 구조의 가상 메모리를 지원하는 폴리어소시에이티브 테이블 룩 어사이드 버퍼

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid