KR940000971A - 계층적 페이지 분할 구조의 가상 메모리를 지원하는 폴리어소시에이티브 테이블 룩 어사이드 버퍼 - Google Patents
계층적 페이지 분할 구조의 가상 메모리를 지원하는 폴리어소시에이티브 테이블 룩 어사이드 버퍼 Download PDFInfo
- Publication number
- KR940000971A KR940000971A KR1019920009718A KR920009718A KR940000971A KR 940000971 A KR940000971 A KR 940000971A KR 1019920009718 A KR1019920009718 A KR 1019920009718A KR 920009718 A KR920009718 A KR 920009718A KR 940000971 A KR940000971 A KR 940000971A
- Authority
- KR
- South Korea
- Prior art keywords
- virtual address
- address
- virtual
- table look
- virtual memory
- Prior art date
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
본 발명은 계층적 페이지 분할 구조의 가상 메모리를 지원하는 풀리 어소시에이티브(Fully Associative)테이블 룩어사이드 버퍼(이하 TLB라함)에 관한 것이다.
본 발명은 상기 문제점을 해결하기 위해 안출된 것으로 계층적 페이지 분할 구조의 가상 메로리를 지원하는 메모리 관리 유니트 (MMU) 내의 TLB가 폴리 어소시에이티브 구조일때 가상 주소를 실제 주소로 변환하는 시간을 단축할 수 있는 TLB를 제공하는데 그 목적이 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예시도.
Claims (1)
- 계층적 페이지 분할 구조의 가상 메모리를 지원하는 폴리어소시에이터브 테이블 룩어사이드 버퍼에 있어서, 가상 주소를 선택하기 위한 정보를 전송하기 위한 어드레스 버퍼 레지스터(10), 상기 레지스터 (10)에 연결되어 상기 레지스터(10)로 부터 전달된 가상 주소의 일부 주소 영역이 이미 내부에 저장되어 있는 가상 주소와 내용을 비교하는 기능을 수행하기 위해 다수의 메모리 소자들로 구성된 가상 주소 저장 및 비교수단(20), 실제 주소와 계층 정보 비트들을 저장하고 있는 RAM (Random Address Memory)부(40) , 및 상기 가상 주소 저장 및 비교수단(20)으로 부터의 비교결과 신호와 상기 계층정보 비트를 입력하여 상기 계층 정보 비트에 따라 가상 주소 영역을 결정하고 그 결정 결과에 따라 상기 가상 주소 저장 및 비교수단 (20)에서 비교될 가상 주소만을 선택하며 상기 비교수단 (20)에서 내용 비교결과 그 내용이 같으면 해당신호를 발생하여 상기 RAM부 (40)로 전달하기 위한 검출 회로 수단(30)을 구비하고 있는 것을 특징으로 하는 테이블 룩어사이드 버퍼※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009718A KR940000971A (ko) | 1992-06-05 | 1992-06-05 | 계층적 페이지 분할 구조의 가상 메모리를 지원하는 폴리어소시에이티브 테이블 룩 어사이드 버퍼 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009718A KR940000971A (ko) | 1992-06-05 | 1992-06-05 | 계층적 페이지 분할 구조의 가상 메모리를 지원하는 폴리어소시에이티브 테이블 룩 어사이드 버퍼 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940000971A true KR940000971A (ko) | 1994-01-10 |
Family
ID=67296526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920009718A KR940000971A (ko) | 1992-06-05 | 1992-06-05 | 계층적 페이지 분할 구조의 가상 메모리를 지원하는 폴리어소시에이티브 테이블 룩 어사이드 버퍼 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940000971A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100855139B1 (ko) * | 2000-08-24 | 2008-08-28 | 마이크로소프트 코포레이션 | 컴퓨터 시스템에서 다른 저장 위치로의 객체의 부분 이송 방법과 그를 위한 데이터 구조 및 컴퓨터 판독 가능 매체 |
| KR100858237B1 (ko) * | 2006-11-07 | 2008-09-12 | 주식회사 안철수연구소 | Ｔｌｂ를 이용한 메모리 접근 제어 방법 |
-
1992
- 1992-06-05 KR KR1019920009718A patent/KR940000971A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100855139B1 (ko) * | 2000-08-24 | 2008-08-28 | 마이크로소프트 코포레이션 | 컴퓨터 시스템에서 다른 저장 위치로의 객체의 부분 이송 방법과 그를 위한 데이터 구조 및 컴퓨터 판독 가능 매체 |
| KR100858237B1 (ko) * | 2006-11-07 | 2008-09-12 | 주식회사 안철수연구소 | Ｔｌｂ를 이용한 메모리 접근 제어 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5412787A (en) | Two-level TLB having the second level TLB implemented in cache tag RAMs | |
| KR920013132A (ko) | 우선변환 참조 버퍼 | |
| KR940024591A (ko) | 컴퓨터 장치 | |
| DE3687307D1 (de) | Computeranordnungen mit cache-speichern. | |
| KR920013131A (ko) | 내용 주소화 메모리용 우선 변환 참조 버퍼의 공간 절약을 위한 장치 및 방법 | |
| KR920001333A (ko) | 고성능 프로세서의 번역 버퍼를 위한 그레뉼 어리티 힌트를 이용하는 프로세서 동작 방법 | |
| KR920004962A (ko) | 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법 | |
| KR960011712A (ko) | 데이타처리장치 | |
| KR840005234A (ko) | 어드레스 변환 제어방식 | |
| GB1438039A (en) | Data processing systems | |
| JPH04319747A (ja) | アドレス変換機構 | |
| KR890010709A (ko) | 정보처리장치 | |
| KR920013135A (ko) | 우선변환참조버퍼에서 적중수를 증가시키기 위한 장치 | |
| KR920003181A (ko) | Dma 기능을 갖춘 정보처리 장치 | |
| KR100450675B1 (ko) | 성능향상 및 전력소모를 감소시킬 수 있는 ｔｌｂ | |
| KR960011715A (ko) | 어드레스 변환 장치 | |
| KR960032197A (ko) | 메모리 관리 방법 및 시스템과 데이타 처리 시스템 | |
| KR940000971A (ko) | 계층적 페이지 분할 구조의 가상 메모리를 지원하는 폴리어소시에이티브 테이블 룩 어사이드 버퍼 | |
| KR900018819A (ko) | 캐시 메모리 액세스 장치 및 방법 | |
| KR890000977A (ko) | 어드레스 변환 장치 | |
| KR910010318A (ko) | 병렬 예외 체킹 및 갱신 바이패스를 구비한 우선 변환 참조 버퍼 | |
| KR900013395A (ko) | 어드레스 변환 장치 | |
| JP3068935B2 (ja) | エントリ置き換え制御方法 | |
| KR950009451A (ko) | 데이타처리 시스템 | |
| JPH11242633A (ja) | メモリ保護方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |