KR960011715A - 어드레스 변환 장치 - Google Patents
어드레스 변환 장치 Download PDFInfo
- Publication number
- KR960011715A KR960011715A KR1019950032074A KR19950032074A KR960011715A KR 960011715 A KR960011715 A KR 960011715A KR 1019950032074 A KR1019950032074 A KR 1019950032074A KR 19950032074 A KR19950032074 A KR 19950032074A KR 960011715 A KR960011715 A KR 960011715A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- virtual
- page number
- address conversion
- conversion means
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1028—Power efficiency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/608—Details relating to cache mapping
- G06F2212/6082—Way prediction in set-associative cache
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
어드레스 변환에 있어서, 복수의 웨이의 TLB 회로를 이용하여 어드레스 변환의 비트율의 저하를 방지하여 처리 속도를 확보하고 아울러, TLB 회로의 억세스를 억제하여 소비 전력의 저감을 꾀한다.
마지막으로 억세스한 가상 페이지 번호를 저장하여 두고 가상 페이지 번호 레지스터(4)와, 가상 페이지 번호 레지스터(4)에 대응하는 물리 페이지 번호를 저장하는 물리 페이지 번호 레지스터(5)와, 가상 페이지 번호에 대응하는 물리 페이지 번호를 복수 웨이에 걸쳐 자장하는 TLB 회로(1)을 구비하고, 먼저, 비교기(6)에 의해 가상 페이지 번호(2)를 가상 페이지 번호 레지스터(4)의 출력과 비교하여 이것들이 일치하는 경우 멀티플렉서(9)를 통하여 물리 페이지 번호 레지스터(5)의 출력을 물리 페이지 번호(3)으로서 출력하고, 일치하지 않을 경우, 비교기(6)으로부터 출력되는 불일치 신호(7)에 의해 TLB 회로(1)을 활성화 함과 동시에, 멀티플렉서(9)를 통하여 TLB 회로(1)의 출력을 물리 페이지 번호(3)으로서 출력한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 어드레스 변환 장치의 블럭도,
제2도는 본 발명의 제2실시예의 어드레스 변환 장치의 블럭도.
Claims (7)
- 가상 어드레스와 물리 어드레스의 대응을 복수 웨이 기억하는 제1어드레스 변환 수단과, 적어도 1개의 가상 어드레스와 이것에 대응하는 물리 어드레스를 기억하는 제2어드레스 변환 수단과, 변환 대상이 되는 가상 어드레스와 상기 제2어드레스 변환 수단의 가상 어드레스의 대응을 비교하여, 여기에서 어드레스 변환할 수 있는 경우에는 상기 제1어드레스 변환 수단의 활성화를 억제함과 동시에, 상기 제2어드레스 변환 수단으로부터 물리 어드레스를 출력시키고, 상기 제2어드레스 변환 수단에 의한 어드레스 변환이 가능하지 않을 경우에는 상기 제1어드레스 변환 수단을 활성화하여 상기 제1어드레스 변환 수단으로부터 물리 어드레스를 출력시키는 제어 수단을 구비하는 것을 특징으로 하는 어드레스 변환 장치.
- 제1항에 있어서, 상기 제어 수단이 변환 대상이 되는 가상 어드레스와 제2어드레스 변환 수단의 가상 어드레스를 비교하는 비교기를 갖고, 상기 제1어드레스 변환 수단이 각 웨이마다 변환 대상으로서의 가상 어드레스와 기억된 가상 어드레스를 비교하는 비교기를 갖고, 상기 제1어드레스 변환 수단이 구비하는 비교기의 수보다도 상기 제어 수단이 갖는 비교기의 수를 적게 한 것을 특징으로 하는 어드레스 변환 장치.
- 제2항에 있어서, 상기 제2어드레스 변환 수단에 보유되어 잇는 가상 어드레스와 물리 어드레스의 대응된 것 모두를 상기 제1어드레스 변환 수단이 보유하고 있는 것을 특징으로 하는 어드레스 변환 장치.
- 제1항에 있어서, 상기 제1어드레스 변환 수단이 풀 어소시에이티브 방식의 TLB 회로인 것을 특징으로 하는 어드레스 변환 장치.
- 가상 어드레스와 물리 어드레스의 대응을 복수 웨이 기억하는 어드레스 변환 수단과, 과거의 어드레스 변환 실적에 기초하여 상기 어드레스 변환 수단의 복수의 웨이를 선택적으로 억세스하고, 변환 대상이 되는 가상 어드레스에 대응하는 무리 어드레스를 호출하는 제어 수단을 구비하는 것을 특징으로 하는 어드레스 변환 장치.
- 제5항에 있어서, 상기 제어 수단이 상기 어드레스 변환 수단의 복수 웨이의 출력을 선택하는 수단을 구비하는 것을 특징으로 하는 어드레스 변환 장치.
- 제5항에 있어서, 상기 제어 수단이 상기 어드레스 변환 수단의 복수 웨이를 선택적으로 활성화하는 수단을 구비하는 것을 특징으로 하는 어드레스 변환 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP94-233687 | 1994-09-28 | ||
| JP23368794A JP3456768B2 (ja) | 1994-09-28 | 1994-09-28 | アドレス変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960011715A true KR960011715A (ko) | 1996-04-20 |
| KR100245660B1 KR100245660B1 (ko) | 2000-02-15 |
Family
ID=16958972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950032074A KR100245660B1 (ko) | 1994-09-28 | 1995-09-27 | 어드레스변환장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5860145A (ko) |
| EP (2) | EP1276051A3 (ko) |
| JP (1) | JP3456768B2 (ko) |
| KR (1) | KR100245660B1 (ko) |
| TW (1) | TW394872B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100705171B1 (ko) * | 1999-03-05 | 2007-04-06 | 썬 마이크로시스템즈, 인코포레이티드 | 어드레스 변환 장치 및 방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2917434B2 (ja) * | 1989-09-08 | 1999-07-12 | セイコーエプソン株式会社 | マスタースライス集積回路装置 |
| US6678815B1 (en) * | 2000-06-27 | 2004-01-13 | Intel Corporation | Apparatus and method for reducing power consumption due to cache and TLB accesses in a processor front-end |
| KR100450675B1 (ko) * | 2002-03-19 | 2004-10-01 | 삼성전자주식회사 | 성능향상 및 전력소모를 감소시킬 수 있는 ｔｌｂ |
| JP4026753B2 (ja) | 2002-07-25 | 2007-12-26 | 株式会社日立製作所 | 半導体集積回路 |
| US6938145B2 (en) * | 2002-12-04 | 2005-08-30 | Bull Hn Information Systems Inc. | Associative memory system with a multi-digit incrementable validity counter |
| US7117290B2 (en) * | 2003-09-03 | 2006-10-03 | Advanced Micro Devices, Inc. | MicroTLB and micro tag for reducing power in a processor |
| US7076635B1 (en) * | 2003-09-04 | 2006-07-11 | Advanced Micro Devices, Inc. | Method and apparatus for reducing instruction TLB accesses |
| US7509472B2 (en) | 2006-02-01 | 2009-03-24 | Sun Microsystems, Inc. | Collapsible front-end translation for instruction fetch |
| GR20130100707A (el) * | 2013-12-23 | 2015-07-31 | Arm Limited, | Μεταφραση διευθυνσης σε μια συσκευη επεξεργασιας δεδομενων |
| CN114116540B (zh) * | 2022-01-26 | 2022-04-12 | 广东省新一代通信与网络创新研究院 | 一种用于提高处理器页表缓冲性能的方法及系统 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4400774A (en) * | 1981-02-02 | 1983-08-23 | Bell Telephone Laboratories, Incorporated | Cache addressing arrangement in a computer system |
| EP0138675A3 (en) * | 1983-09-22 | 1986-12-30 | Digital Equipment Corporation | Virtual address mapping using a 2-level translation buffer |
| US5237671A (en) * | 1986-05-02 | 1993-08-17 | Silicon Graphics, Inc. | Translation lookaside buffer shutdown scheme |
| JPH0661066B2 (ja) * | 1986-10-20 | 1994-08-10 | 株式会社日立製作所 | 記憶制御装置 |
| JPH01154261A (ja) * | 1987-12-11 | 1989-06-16 | Toshiba Corp | 情報処理装置 |
| US5099415A (en) * | 1989-02-15 | 1992-03-24 | International Business Machines | Guess mechanism for virtual address translation |
| JPH04215150A (ja) * | 1990-12-12 | 1992-08-05 | Nec Corp | アドレス変換装置 |
| US5305444A (en) * | 1990-12-21 | 1994-04-19 | Sun Microsystems, Inc. | Apparatus for increasing the number of hits in a translation lookaside buffer including instruction address lookaside register |
| JPH04328656A (ja) * | 1991-04-30 | 1992-11-17 | Toshiba Corp | キャッシュメモリ |
| US5526504A (en) * | 1993-12-15 | 1996-06-11 | Silicon Graphics, Inc. | Variable page size translation lookaside buffer |
| US6529519B1 (en) * | 1998-12-22 | 2003-03-04 | Koninklijke Philips Electronics N.V. | Prioritized-buffer management for fixed sized packets in multimedia application |
-
1994
- 1994-09-28 JP JP23368794A patent/JP3456768B2/ja not_active Expired - Fee Related
-
1995
- 1995-09-27 EP EP01114798A patent/EP1276051A3/en not_active Withdrawn
- 1995-09-27 EP EP95115267A patent/EP0704805A3/en not_active Ceased
- 1995-09-27 KR KR1019950032074A patent/KR100245660B1/ko not_active IP Right Cessation
- 1995-09-27 US US08/534,361 patent/US5860145A/en not_active Expired - Fee Related
- 1995-10-28 TW TW084111420A patent/TW394872B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100705171B1 (ko) * | 1999-03-05 | 2007-04-06 | 썬 마이크로시스템즈, 인코포레이티드 | 어드레스 변환 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5860145A (en) | 1999-01-12 |
| TW394872B (en) | 2000-06-21 |
| JPH0895864A (ja) | 1996-04-12 |
| EP0704805A2 (en) | 1996-04-03 |
| KR100245660B1 (ko) | 2000-02-15 |
| EP1276051A3 (en) | 2009-03-11 |
| EP1276051A2 (en) | 2003-01-15 |
| JP3456768B2 (ja) | 2003-10-14 |
| EP0704805A3 (en) | 1996-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940024591A (ko) | 컴퓨터 장치 | |
| EP0508577A1 (en) | Address translation mechanism | |
| KR920013132A (ko) | 우선변환 참조 버퍼 | |
| DE3687307T2 (de) | Computeranordnungen mit cache-speichern. | |
| JPH04320553A (ja) | アドレス変換機構 | |
| KR920004962A (ko) | 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법 | |
| JPH10228419A (ja) | 様々なデフォルト・アドレス変換属性を事前ロードする方法および装置 | |
| KR920001333A (ko) | 고성능 프로세서의 번역 버퍼를 위한 그레뉼 어리티 힌트를 이용하는 프로세서 동작 방법 | |
| US8751751B2 (en) | Method and apparatus for minimizing cache conflict misses | |
| KR960011715A (ko) | 어드레스 변환 장치 | |
| KR960018907A (ko) | 가상 기억장치 변환을 효율적으로 공용하기 위한 장치 및 방법 | |
| KR960015237A (ko) | 데이타 캐쉬 어레이 및 그를 이용한 데이타 캐슁 방법 및 데이타 처리 시스템 | |
| KR920013135A (ko) | 우선변환참조버퍼에서 적중수를 증가시키기 위한 장치 | |
| JP2010134956A (ja) | 状況切換え環境中におけるアドレス変換技術 | |
| KR100450675B1 (ko) | 성능향상 및 전력소모를 감소시킬 수 있는 ｔｌｂ | |
| GB1533326A (en) | Storage arrangements | |
| JP2004530962A (ja) | キャッシュメモリおよびアドレス指定方法 | |
| KR950016004A (ko) | 이산 코사인 변환장치 | |
| KR940000971A (ko) | 계층적 페이지 분할 구조의 가상 메모리를 지원하는 폴리어소시에이티브 테이블 룩 어사이드 버퍼 | |
| JPS623354A (ja) | キヤツシユメモリ・アクセス方式 | |
| JPH05216767A (ja) | エントリ置き換え制御方式 | |
| JPS5858752B2 (ja) | アドレス変換装置 | |
| KR970029073A (ko) | 캐쉬메모리 액세스회로 및 방법 | |
| JPS5647980A (en) | Address converter | |
| KR940000969A (ko) | 메모리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081027 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |