JP4026753B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4026753B2 JP4026753B2 JP2002216258A JP2002216258A JP4026753B2 JP 4026753 B2 JP4026753 B2 JP 4026753B2 JP 2002216258 A JP2002216258 A JP 2002216258A JP 2002216258 A JP2002216258 A JP 2002216258A JP 4026753 B2 JP4026753 B2 JP 4026753B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- instruction
- circuit
- memory
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1028—Power efficiency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路の低消費電力化技術に関し、例えば仮想記憶の使用のためにアドレス変換用バッファメモリが設けられたＬＳＩ（大規模集積回路）や、例えばＶＬＩＷ（Very Long Instruction Word）方式のプロセッサコアを備えたＬＳＩに適用して有用な技術に関する。
【０００２】
【従来の技術】
一般に大規模なデータを扱うプロセッサでは仮想記憶をサポートしている。仮想記憶とは、例えば、ＤＲＡＭ（Dynamic Random Access Memory）などの主記憶、並びに、ハードディスクなどの２次記憶を有するシステムにおいて、２次記憶に仮想記憶用の広大な記憶領域を確保するとともに、この記憶領域のデータのうちアクセス要求のあった一部分を主記憶に写してプロセッサからアクセスさせるようにすることで、限られた主記憶のアドレス空間をあたかも広大なアドレス空間を実装しているかのように見せる技術である。
【０００３】
仮想記憶を使用する場合には仮想的な論理アドレスを用いてプロセッサからアクセスが行われるため、この論理アドレスを主記憶上の物理アドレスに変換する必要がある。このアドレス変換は仮想記憶にアクセスするたびに行う必要があることから、仮想記憶をサポートするプロセッサでは、アドレス変換による性能のオーバーヘッドを軽減するため、このアドレス変換を高速に行うアドレス変換バッファ（ＴＬＢ：Translation Look-aside Buffer）と呼ばれるメモリ回路を備えるのが一般的である。
【０００４】
ところで、プロセッサアーキテクチャーの１つに、並列に動作可能な複数の実行回路を備え、複数の命令コードが１つにまとめられた命令を受け、これら複数の命令コードを複数の実行回路で並列処理するようにしたＶＬＩＷ（超長形式機械命令）と呼ばれる方式のものがある。ＶＬＩＷの方式では、各命令コードの同時実行可能性についてハードウェアが判断する必要がなく、プロセッサは１命令中に含まれる複数の命令コードを、その配置に対応づけられた各実行回路に送って処理するだけで、並列処理による高いスループットを得ることが出来る。
【０００５】
このようなＶＬＩＷの方式では、同時実行される命令コードの数が少ない場合に、有効的な処理を伴わないＮＯＰ（Non Operation）命令のコードを挿入して命令長を合わせる必要がある。また、ＶＬＩＷ方式のプロセッサの中には、命令長を合わせる目的で挿入されるＮＯＰ命令を省く代わりに、同時実行される命令コードのグループ境界と各命令コードの配置の情報とが示された命令位置情報を付加することで命令を圧縮し、この圧縮された命令をプロセッサ内部で元に復元してデコード処理と実行処理とを行うようにしたものもある。このような圧縮命令により、命令キャッシュの効率の向上が図れる。
【０００６】
現在、ＬＳＩの高速化、大規模化に伴ってＬＳＩの消費電力は増加の一途をたどっている。また、携帯電話や携帯型情報端末（ＰＤＡ）など、バッテリーで駆動する電子機器にＬＳＩが搭載されることも多くなっているため、ＬＳＩの低消費電力化の要求はますます高まってきている。
そこで、本発明者らは上記のアドレス変換バッファとＶＬＩＷ方式のプロセッサにおける消費電力を低減できないか検討した。
【０００７】
アドレス変換バッファの低消費電力化を図る従来技術としては、例えば特開平１１−１３４２５６号、特開平８−９５８６４号、特開２０００−１４８５８９号公報にそれぞれ開示の技術があった。
これらのうち特開平１１−１３４２５６号に開示の技術は、アドレス変換を行う前に論理アドレスの上位ビットが前回のものと同一か比較して、同一である場合にアドレス変換バッファでアドレス変換を行わずに、前回の変換結果を使ってアドレス変換を行うようにすることで低消費電力化を図るものである。
【０００８】
また、特開平８−９５８６４号に開示の技術は、同様に、アドレス変換を行う前に論理アドレスの上位ビット（仮想ページ番号）が前回のものと同一か比較し、同一である場合に前回の変換結果を使用し、その間、アドレス変換バッファを非活性状態とすることで低消費電力化を図るものである。
特開２０００−１４８５８９号に開示の技術は、メモリ管理ユニットに設けられた複数のアドレス変換バッファのうち、常に１つのアドレス変換バッファしか動作しないように制御することで低消費電力化を図るものである。
【０００９】
【発明が解決しようとする課題】
上記従来の技術のうち、特開平１１−１３４２５６号に開示の技術は、アドレス変換動作で消費される電力を削減するものであり、アドレス変換バッファの待機時の電力の削減は図られていないため、不十分なものであった。一般に、アドレス変換バッファは、高速なキャッシュメモリと同等の構成を有しており、実施の形態で詳述するように待機中に消費される電力も無視できない。
【００１０】
また、特開平８−９５８６４号に開示の技術は、アドレス変換バッファを非活性状態にして低消費電力化を図っているが、低消費電力化を図る期間が論理アドレスの上位ビット（仮想ページ番号）が前回と同じとなった期間だけであり、その他の期間についてまだまだ低消費電力化できる余地があると考えられる。また、この技術では、論理アドレスの上位ビットが前回と同じものか比較を行って、その結果が不一致である場合にアドレス変換バッファを活性化させてアドレス変換動作を開始させるため、アドレス変換に必要なタイミングが増加して、高速性能を劣化させる要因になることが判った。一般に、アドレス変換バッファのパスはクリティカルであるので、アドレス変換バッファにおけるタイミング増加はシステムの処理速度の低下につながってしまう。
【００１１】
また、プロセッサコアの消費電力を低減する従来技術としては例えば特開２００１−２２５８２号公報に開示の技術がある。この公報には、無関係な命令が入力された場合に、この命令の代わりにＮＯＰ命令を命令コードのレジスタやデコーダに出力するようにしたり、命令コードのレジスタに入力されるクロックを停止したりして低消費電力化を図る技術が開示されている。
【００１２】
しかしながら、上記従来の技術においても、ＮＯＰ命令をデコード回路や実行回路に送った場合に、このＮＯＰ命令に対してデコード回路や実行回路は他の命令と同様に動作しているため、まだまだ不必要な電力消費が生じているのが判った。また、上記のように、命令コードが無関係なものか比較・検出を行い、その結果、無関係なものであった場合に低消費電力化の制御を行っていたのでは、その比較・検出にかかるタイミング増加によって、プロセッサの処理速度のボトルネックとなって動作周波数を余り高くすることが出来なくなったり、或いはプロセッサの処理に必要なステップ数が増加するなど、プロセッサの処理速度に悪影響が生じることが考えられた。
【００１３】
この発明の目的は、アドレス変換バッファの速度性能を劣化させることなくアドレス変換バッファについて十分に低消費電力化が図られた半導体集積回路を提供することにある。また、プロセッサの処理速度に影響を与えることなくＶＬＩＷ方式のプロセッサコアの部分について十分に低消費電力化が図られた半導体集積回路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、仮想記憶へのアクセスがない物理記憶アクセスモードのときや、キャッシュでミスヒットとなってキャッシュデータを更新している間、或いは、同じ論理ページアドレスで且つこのアドレス範囲の境界以外にアクセスがあったときに、少なくともアドレス変換バッファのタグ記憶部とエントリ記憶部とを例えば動作クロックを断つなどして非アクティブにするものである。このような手段により、アドレス変換バッファの速度性能を劣化させることなくアドレス変換バッファの低消費電力化を図ることが出来る。
【００１５】
また、本発明に係る半導体集積回路は、圧縮命令を復元して実行する機能を有したＶＬＩＷ方式のプロセッサコアにおいて、圧縮命令を復元する処理ステージに命令位置情報に基づきＮＯＰ命令が挿入されていた箇所を検出して、その箇所に対応するデコード回路と実行回路とを例えば動作クロックを断つなどして非アクティブにするものである。このような手段によれば、プロセッサの処理速度を低下させることなくプロセッサコアの低消費電力化を図ることが出来る。
【００１６】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
［第１実施例］
図１は、本発明の実施例のプロセッサコアを搭載したシステムＬＳＩの全体構成を示すブロック図である。
この実施形態のシステムＬＳＩは、特に制限されるものではないが、例えば携帯型の電子機器に搭載されてシステム全体の制御や動画像のデータ処理等を行うものもある。このシステムＬＳＩには、プログラムを実行するプロセッサコア２０、外部接続されるＳＤＲＡＭ（Synchronous DRAM）等の主記憶に対してデータアクセス制御を行うメモリインターフェース１０、動画像データのエンコードやデコードに必要な演算処理を行うコプロセッサ３０、動画像の大きさの伸縮に必要なデータ処理を行うビデオスケーラ４０、外部接続される入出力機器とのデータのやり取りを行うＩＯユニット５０、プロセッサコア２０にデータを介さず直接的に周辺モジュール・主記憶間のデータアクセスを可能にするＤＭＡ（Direct Memory Access）コントローラ６０、各モジュール間のデータ転送に使われる内部バス７０、通信モジュールや大容量記憶装置などの周辺機器が接続される外部バスと内部バス７０との間でデータの受渡しを行う外部バスインタフェース８０などが設けられている。
【００１７】
上記プロセッサコア２０は、ＶＬＩＷの命令制御方式のもので、且つ、ＶＬＩＷの命令からＮＯＰ命令を省く代わりに各命令コードの位置情報が付加された圧縮命令に対応可能なものであり、この圧縮命令を読み込むインストラクションキャッシュ（以下、Ｉキャッシュと略す）２４と、圧縮命令を伸長して復元する命令ユニット２１と、１命令中に含まれる同時実行される複数の命令コードをそれぞれデコードする複数のデコード回路を有する命令デコーダ２２と、複数の命令コードのそれぞれについて演算処理を行う複数の実行回路を有する実行ユニット２３と、演算データや結果データの読み書きが行われるデータキャッシュ（以下、Ｄキャッシュと略す）２５とを備えている。
【００１８】
この実施例のシステムＬＳＩは、外部バスに接続されるハードディスクなどの大容量記憶装置を用いて、主記憶に割り当てられる物理的なアドレス空間よりも大きな仮想的なアドレス空間を提供する仮想記憶が使用可能となったものである。そして、このような仮想記憶の機能を実現するため、仮想記憶へデータアクセスを行うモジュール（Ｉキャッシュ２４、Ｄキャッシュ２５、ＤＭＡコントローラ６０）には、仮想記憶上の論理アドレスを主記憶の物理アドレスに変換するアドレス変換バッファ１００がそれぞれ設けられている。
【００１９】
図２には、上記のアドレス変換バッファとその周辺部分のブロック構成図を示す。
アドレス変換バッファ１００は、仮想記憶上の論理アドレスを上位所定数ビット（論理ページアドレスと呼ぶ）と残りの下位ビット（ページ内アドレスと呼ぶ）とに分け、この論理ページアドレスを対応する物理アドレスのページアドレス（物理ページアドレスと呼ぶ）に変換し、この物理ページアドレスと残りのページ内アドレスとを合わせたものを変換後の物理アドレスとして主記憶にアクセスさせるものである。なお、このアドレス変換バッファ１００は、仮想アドレス空間を多重化して扱うことが可能なものであり、別途設定される空間識別子ＡＳＩＤに基づいて多重化された仮想アドレス空間のうち何れか１つが選択されて、該仮想アドレス空間を用いた仮想記憶へのアクセスが行われるように構成されている。この多重化技術は公知のものである。
【００２０】
このアドレス変換バッファ１００は、入力された論理ページアドレスを対応する物理ページアドレスに変換するＴＬＢ主要部１１０と、ＴＬＢ主要部１１０からの物理ページアドレスの出力を保持する出力レジスタ１２０と、論理ページアドレス又はレジスタ１２０に保持された物理ページアドレスの何れかを選択的に出力するバイパス回路１３０と、ＴＬＢ主要部１１０の内部クロックφｉの供給を許可又は禁止するクロックイネーブル信号を生成するクロックイネーブル生成回路１４０と、多重化された仮想アドレス空間の何れか１つを選択する空間識別子ＡＳＩＤや仮想記憶の使用の有無を示す仮想記憶バリッドビットＶｓ等が格納されるステータスレジスタ１５０等を備えている。
【００２１】
ＴＬＢ主要部１１０は、空間識別子ＡＳＩＤや論理ページアドレスをタグ（ＴＡＧ）情報として記憶するタグ記憶部１１１と、物理ページアドレスをエントリ情報として記憶するデータ記憶部１１２と、入力された空間識別子ＡＳＩＤや論理ページアドレスとタグ情報とを比較して一致するものがあるか判定する図示略のタグ情報比較判定回路とからなる従来と同様の構成と、上記タグ記憶部１１１やデータ記憶部１１２へのクロックφｉの供給と遮断とを行うゲーテッドクロック回路１１３等を備えている。また、タグ記憶部１１１には、空間識別子ＡＳＩＤや論理ページアドレスが１個ずつ格納されるデータエントリごとにそのデータエントリの有効・無効を示すバリッドビットが設けられ、このビットが有効であるデータエントリが比較判定の対象となり得るようになっている。
【００２２】
ステータスレジスタ１５０の空間識別子ＡＳＩＤやバリッドビットＶｓは、プロセッサコア２０が実行しているプログラム或いはＯＳ（Operating System）のソフトウェア処理に従って適宜書き換えられるものである。また、バリッドビッドＶｓは、仮想記憶を全く使用しない場合には常に“０”とされるが、仮想記憶を使用している場合には、ＯＳ等により主記憶中の仮想記憶の展開領域へアクセスが生じる際には“１”に書き換えられ、その他、主記憶中の通常の記憶領域へアクセスが生じる際には“０”に書き換えられるようになっている。
【００２３】
また、バイパス回路１３０の選択パスを決めるバイパス信号は、図示しない論理組合せ回路により、ステータスレジスタ１５０の仮想記憶バリッドビットＶｓが“０”に切り換わったら次のクロック信号φ０の立ち上がりでロウレベルにされて論理アドレス側のパスを選択し、他方、仮想記憶バリッドビットＶｓが“１”に切り換わったら次のクロック信号φ０の立ち上がりでハイレベルにされてレジスタ１２０側のパスを選択するようになっている。
【００２４】
図３には、タグ記憶部やデータ記憶部の構成例の一部を示す。
この実施例のタグ記憶部１１１およびデータ記憶部１１２は、図３にその一部を示すように、ＳＳＲＡＭ（Synchronous Static Random Access Memory）により構成されたものである。ＳＳＲＡＭは、４個の素子から構成されるメモリセルＭＣや、メモリセルＭＣを選択するワード線ＷＬ、メモリセルＭＣから記憶データを読み出す１対のビット線ＢＬ，／ＢＬ、Ｙアドレスに従って出力データを選択するカラムスイッチＳＷｃ、メモリセルＭＣから１対のビット線ＢＬ，／ＢＬに出力された電位を増幅出力するセンスアンプＳＡ、ビット線ＢＬ，／ＢＬやセンスアンプＳＡをプリチャージしてデータ読出し可能な状態にするプリチャージ用ＭＯＳＦＥＴ（以下、プリチャージＭＯＳと略す）ＱＰなどを備えている。そして、内部クロックφｉ（外部から供給されたクロック信号φ０をゲーテッドクロック回路１１３を介して内部に導いたクロック）がロウレベルのときにプリチャージＭＯＳ ＱＰがオン状態となってプリチャージが行われ、内部クロックφｉがハイレベルになったときに選択されたメモリセルＭＣからデータが読み出され、その後、センスアンプＳＡの出力が確定したら、内部クロックφｉがロウレベルにリセットされるように構成されている。内部クロックφｉをリセットするタイミングは論理ゲートＧ１〜Ｇ４により決定され、センスアンプＳＡの出力は内部クロックφｉがリセットされる前に出力先のラッチ回路に保持される。
【００２５】
従って、この実施例のタグ記憶部１１１およびデータ記憶部１１２は、アドレス線やワード線ＷＬの選択をしなくても、内部クロックφｉが供給される限り、プリチャージＭＯＳ ＱＰのオン・オフ動作によりセンスアンプＳＡやビット線ＢＬ，／ＢＬに電流が流れて電力消費が生じるようになっている。このような性質は高速なデータの読出しが必要となるアドレス変換バッファの記憶部において一般的なものであり、例えば、タグ記憶部１１１やデータ記憶部１１２を連想メモリを用いて構成した場合などにおいても同様に生じるものである。
【００２６】
図４には、図２のクロックイネーブル生成回路１４０に含まれる一部の回路図を示す。
図２のクロックイネーブル生成回路１４０には、入力された論理ページアドレスが前回のアドレス変換のものと同じで、且つ、ページ内アドレスが論理ページアドレスにより示されるアドレス範囲の境界部分に含まれない場合に、クロックイネーブル信号ＣＥを無効にする無効信号を生成する回路が含まれている。この回路は、図４に示すように、前回入力された論理ページアドレスを格納するレジスタ１４３と、該レジスタ１４３の出力と今回入力された論理ページアドレスを比較する比較器１４５と、今回アクセス要求があったページ内アドレスが境界アドレス（例えば全ビット「０」か全ビット「１」）か否かを比較する比較器１４６Ａ，１４６Ｂと、これら比較器１４５，１４６Ａ，１４６Ｂの出力が上記の条件を示すものとなった場合にクロックイネーブルＣＥを無効にする信号を生成する論理ゲート１４７とから構成されるものである。
【００２７】
なお、ここでは、ページ内アドレスの境界アドレスとして全ビット「０」と全ビット「１」の場合を例示したが、例えば、１回のデータアクセス量に相当するアドレスの範囲がアドレスの下位ｎビットである場合には、ページ内アドレスの下位ｎビットを除くビットが全て「０」か「１」となるアドレス範囲を境界部分とすることで対応することが出来る。
【００２８】
クロックイネーブル生成回路１４０には、その他、キャッシュストール信号やステータスレジスタ１５０のバリッドビットＶｓの値を示す信号が入力され、キャッシュストール信号がハイレベルの間、或いはバリッドビッドＶｓが“０”の場合に、クロックイネーブル信号ＣＥを無効とするように論理が組まれている。ここで、キャッシュストール信号とは、インストラクションキャッシュ２４やデータキャッシュ２５においてキャッシュミスの判定が発生し、必要なデータを主記憶からロードしているためキャッシュアクセスが不可能であることを外部に知らせる信号である。
【００２９】
図５（ａ）〜図５（ｃ）には、ＴＬＢ主要部１１０の内部クロックφｉが停止される状態を説明するタイムチャートを示す。図５（ａ）は、ステータスレジスタのバリッドビットＶｓの値に応じてアドレス変換バッファが動的に停止制御される状態を説明するタイムチャート、図５（ｂ）はキャッシュストール信号によりアドレス変換バッファが動的に停止制御される状態を説明するタイムチャート、図５（ｃ）はメモリアクセスされるアドレスに応じてアドレス変換バッファが動的に停止制御される状態を説明するタイムチャートである。
この実施例のアドレス変換バッファ１００においては、クロックイネーブル生成回路１４０から出力されるクロックイネーブルＣＥが無効（ロウレベル）とされるのは次の３つの条件（Ａ）〜（Ｃ）の場合がある。
【００３０】
１つ目の条件（Ａ）は、ステータスレジスタ１５０の仮想記憶バリッドビットＶｓが“０”となっている場合である。仮想記憶バリッドビッドＶｓが“０”となる場合は、一つにはシステムが初めから仮想記憶を使用しない場合がある。この場合、仮想記憶バリッドビッドＶｓは静的に“０”とされるので、クロックイネーブルＣＥはシステムの動作中に常に無効とされる。
【００３１】
仮想記憶バリッドビットＶｓが“０”となるもう一つの場合は、主記憶の仮想記憶データの展開領域以外のアドレスへアクセスが行われる場合である。この場合、ＯＳにより仮想記憶バリッドビットＶｓが“０”に書き換えられるので、図５（ａ）に示すように、それに伴ってクロックイネーブルＣＥが無効とされる。そして、仮想記憶バリッドビットＶｓが“０”に書き換えられた後、次のクロック信号φ０の立上りによりバイパス信号がハイレベルにされ、これによりバイパス回路１３０において論理アドレス側のパスが選択されて論理アドレスが物理アドレスとして出力される。
【００３２】
クロックイネーブルＣＥを無効にする２つ目の条件（Ｂ）は、アドレス変換バッファ１００と主記憶との間に介在するキャッシュメモリからキャッシュミスによるハイレベルのキャッシュストール信号が出力される場合である。図５（ｂ）に示すように、キャッシュストール信号がハイレベルになるとクロックイネーブルＣＥが無効となって内部クロックφｉが停止される。
【００３３】
３つ目の条件（Ｃ）は、図４の論理ゲート１４７からクロックイネーブルＣＥを無効にする信号が出力される場合である。すなわち、図５（ｃ）に示すように、論理ページアドレスが「Ａ」で続いた後に「Ｂ」に切り換わりその後「Ｂ」で連続するような場合（但し、ページ内アドレスがページ範囲の境界でないとする）、ページ内アドレスが「Ａ」となっている２番目のサイクルや、「Ｂ」となっている２番目以降のサイクルに論理ゲート１４７の出力に基づきクロックイネーブルＣＥが無効とされて、アドレス変換バッファ１００からはそれぞれページ内アドレスが変わった始めのサイクルで変換されレジスタ１２０に格納されている物理ページアドレスが出力される。
【００３４】
但し、同一の論理ページアドレスが続いている場合でも、ページ内アドレスがページ範囲の境界（例えば全ビット“０”や全ビット“１”）であった場合には、論理ゲート１４７の出力に基づきクロックイネーブルＣＥが有効とされて、ＴＬＢ主要部１１０が動作するようになっている。
【００３５】
以上のように、この実施例のシステムＬＳＩによれば、アドレス変換バッファ１００による論理ページアドレスの変換動作が不要なときに、ＴＬＢ主要部１１０の内部クロックφｉが停止されて消費電力の低減を図ることが出来る。
また、論理ページアドレスが前回と同一のときに内部クロックφｉを停止する場合には、ページ内アドレスがアドレス範囲の境界部分にある場合を除外して制御されるので、この境界部分を含んで２つの論理ページアドレスにまたがる連続アクセスが行われた場合に、アドレス変換バッファ１００が停止されないので、メモリアクセス処理が一次的に停止してシステムの処理スピードに影響を与えるといったことが回避される。
【００３６】
なお、仮想記憶を全く使用しない場合には、アドレス変換バッファ１００を内部電源から切り離してリーク電流による消費電力の低減を図るようにしても良い。具体的には、ステータスレジスタ１５０の仮想記憶バリッドビットＶｓの読み出しをロウレベル固定とし、ＴＬＢ主要部１１０と電源とをスイッチＭＯＳＦＥＴにより切り離す。そして、ＴＬＢ主要部１１０の出力にトライステートバッファを設け、ＴＬＢ主要部１１０の入出力間に貫通電流が流れないように制御する。さらに、このような状態と、仮想記憶を使用する場合の状態とをボンディングオプション等で切り替え可能に構成することで、同一のマスクを用いた半導体製造プロセスで仮想記憶ありと無しの２製品を生産することも可能となる。
【００３７】
なお、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施例においては、キャッシュメモリへのアクセスが行われない期間にＴＬＢ主要部１１０の内部クロックφｉを停止させるために、キャッシュストール信号を用いて内部クロックφｉを停止させる制御を行っているが、キャッシュストール信号を用いず、種々の状態検出によりメモリアクセスの要求がないことを検出してその検出信号に基づき内部クロックφｉを停止させるようにしても良い。
【００３８】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるプロセッサを搭載したシステムＬＳＩについて説明したがこの発明はそれに限定されるものでなく、アドレス変換テーブルを搭載したプロセッサ単体やＭＭＵ（Memory Management Unit）などの半導体集積回路に広く利用することが出来る。
【００３９】
［第２実施例］
次に、図１のプロセッサコア２０の命令デコーダ２２および実行ユニット２３の部分の消費電力を低減する構成について説明する。
先にも述べたが、この実施例のプロセッサコア２０は、ＶＬＩＷ形式の命令からＮＯＰ命令を省きその代わりに位置情報が付加された圧縮命令を入力して伸長および実行を行うように構成されたものである。
【００４０】
図６には、プロセッサコア２０により命令を実行処理する過程を説明する図を示す。
プロセッサコア２０の実行ユニット２３には、ＶＬＩＷ命令の１命令中に含まれる複数の命令コードを同時に並列処理するため、複数の実行回路２３０〜２３３が設けられている。各実行回路２３０〜２３３は例えばメモリアクセス命令や演算命令など異種の命令処理を行うものが混在しているため、１命令中に含まれる複数の命令コードは予め定めされた配置でセットしなければならない。
【００４１】
実行ユニット２３の前段に設けられている命令デコーダ２２には、同様に複数のデコード回路２２０〜２２３が設けられ、複数の命令コードを同時にデコード処理するようになっている。
命令デコーダ２２の前段には命令伸長回路２１０と命令バッファ２１１等を有した命令ユニット２１が設けられて、該ユニット２１において圧縮命令が伸長されるようになっている。
【００４２】
命令伸長回路２１０には、非圧縮の１個のＶＬＩＷ命令の展開により１個の命令中に含まれる複数の命令コードが格納される複数の格納領域を有した展開バッファ２１４と、前段の命令バッファ２１１に格納された２命令分の命令位置情報をデコードしてこの２命令に含まれる複数の命令コードのうち、同時処理される同一グループの命令コードを展開バッファ２１４に展開させる命令位置情報デコーダ２１３などが設けられている。展開バッファ２１４には、命令バッファ２１１に格納された複数の命令コードをそれぞれ選択的に取り込むセレクタが設けられ、命令位置情報デコーダ２１３からのデコード信号によって何れかの命令コードをそれぞれラッチするように構成されている。
【００４３】
次に、命令デコーダ２２と実行ユニット２３を非アクティブに制御するための具体的構成を説明する。
上記複数のデコード回路２２０〜２２３には、ゲーテッドクロック回路２２５〜２２８を介して動作クロックφｐが入力されるように構成されている。各ゲーテッドクロック回路２２５〜２２８の一方の入力端子には、命令位置情報デコーダ２１３からの制御信号Ｖ０〜Ｖ３が入力され、これらの信号によりデコード回路２２０〜２２３の動作クロックφｐをそれぞれ別個に停止させることが可能になっている。
【００４４】
また、実行回路２３０〜２３３には、上記のゲーテッドクロック回路２２５〜２２８とフリップフロップ２３５〜２３８を介して動作クロックφｐが入力されるように構成されている。すなわち、ゲーテッドクロック回路２２５〜２２８から出力されたクロック信号がフリップフロップ２３５〜２３８を介して１サイクル遅延されて実行回路２３０〜２３３に供給される。
【００４５】
上記の命令位置情報デコーダ２１３は、上記の命令伸長のための機能に加え、これらデコード回路２２０〜２２３および実行回路２３０〜２３３の動作クロックφｐを停止して非アクティブにする制御手段としての機能を備えており、命令位置情報からＮＯＰ命令が省略されていた位置を検出したら、このグループのＶＬＩＷ命令が命令デコーダ２２でデコードされる処理サイクルに、検出したＮＯＰ命令の省略位置に対応するゲーテッドクロック回路２２５〜２２８の何れかにクロック停止の制御信号を出力するようになっている。
【００４６】
次に、上記のように構成されたプロセッサコア２０による圧縮命令の実行処理の動作説明を行う。
図６の圧縮前命令ＣＯＭに示されるように、ＶＬＩＷ命令は圧縮前において同時に実行される複数個（例えば４個）の命令コードを複数のフィールドに配列したものが１命令として扱われる。１つの命令コードの長さは、例えば３２ビットである。同時実行される命令コードが所定個数に満たない場合には、命令コードのないフィールドに有効的な処理が行われないＮＯＰ命令が挿入されて命令長が合わせられる。
【００４７】
図７には、圧縮命令のデータ構造を説明する図を示す。
圧縮命令は、上記ＮＯＰ命令を省いて有効な命令コードを配列順に詰めてまとめるとともに、同時処理される同一グループの命令コードの境界と各命令コードの配置が示された命令位置情報を１個の圧縮命令の最後に付加したデータ構成を有する。命令位置情報は、「フィールド０〜フィールド３」を表わす２ビットの位置情報と１命令の最後か否かを表わす１ビットのＥＮＤ情報とからなる３ビットデータを、１個の圧縮命令中に含まれる４個の命令コードのそれぞれに対応させて配列した１２ビットのデータである。このような圧縮方式では、ＶＬＩＷ命令の１個の命令コード長が長くなったり、１命令中に含まれる命令コードの数が多くなってＮＯＰ命令の挿入される割合が大きくなればなるほど、その圧縮率も大きくなる。
【００４８】
このようなＶＬＩＷ命令の圧縮は、例えば、プログラムのコンパイル時に実施され、圧縮された状態で主記憶等に格納されており、そのままＩキャッシュ２４にロードされる。
圧縮命令がＩキャッシュ２４にロードされると、次に、命令ユニット２１において圧縮命令を伸長する処理が行われる。伸長処理は、先ず、Ｉキャッシュ２４から命令バッファ２１１に２個の圧縮命令を配列順に読み込み、次に、これら２個の圧縮命令の命令位置情報を命令位置情報デコーダ２１３によりデコードして、そのデコード信号により同時処理される同一グループの複数の命令コードをその位置情報に従った配置で展開バッファ２１４の各領域に格納することで達成される。ここで、圧縮前にＮＯＰ命令が挿入されていた箇所は、前回の命令コードが格納されたままとされる。
【００４９】
さらに、上記命令位置情報デコーダ２１３によるデコード処理において、ゲーテッドクロック回路２２５〜２２８に入力される制御信号Ｖ０〜Ｖ３のうち、命令コードが新たに配置されないフィールド（すなわち、圧縮前にＮＯＰ命令が挿入されていたフィールド）に対応する制御信号が次のサイクルにおいてロウレベルになるようにセットされる。
【００５０】
次に、上記展開バッファ２１４に展開された複数の命令コードが、命令デコーダ２２の各デコード回路２２０〜２２３に送られて、それぞれデコード処理が行われる。但し、圧縮前にＮＯＰ命令が挿入されていた箇所に対応するデコード回路には、上記のゲーテッドクロック回路２２５〜２２８の制御により動作クロックφｐが供給されないので、デコード処理は行われない。
【００５１】
命令デコードの処理がなされたら、次に、このデコード結果が対応する実行回路２３０〜２３３に送られて命令の実行処理が行われる。但し、圧縮前にＮＯＰ命令が挿入されていた箇所に対応する実行回路には、上記のゲーテッドクロック回路２２５〜２２８の制御とフリップフロップ２３５〜２３８の遅延により、実行処理のサイクルに動作クロックφｐが供給されないので、実行処理は行われない。
実行処理がなされたら、その結果をＤキャッシュ２５又は所定のレジスタに書き込む処理を行って１命令の実行処理が完了する。
【００５２】
図８には、プロセッサコア２０によるパイプライン処理の内容を説明する図を示す。
同図に示すように、上述した命令バッファ２１１への命令フェッチ「ＩＦ０」、圧縮命令を伸長して展開バッファ２１４に展開する処理「ＩＦ１」、命令デコーダ２２による命令デコード（実行に必要なデータの読み出しを含む）「ＲＤ」、命令実行「ＥＸ」、並びに、結果の書込み処理「ＷＢ」は、それぞれがパイプライン処理の１つの処理ステージとなっている。従って、命令位置情報デコーダ２１３とゲーテッドクロック回路２２５〜２２８とフリップフロップ２３５〜２３８により行われる動作クロックφｐの停止制御は、ＮＯＰ命令が挿入されていた箇所の検出された命令が、デコード回路２２０〜２２３と実行回路２３０〜２３３へ移行されてそれぞれ処理されるサイクルに行われるようにタイミング制御されている。
【００５３】
以上のように、この実施例のシステムＬＳＩによれば、ＶＬＩＷ命令の１命令中にＮＯＰ命令が含まれる箇所があった場合に、その命令コードのデコードと実行とを行うデコード回路２２０〜２２３および実行回路２３０〜２３３に動作クロックφｐの供給が停止されるので、従来、ＮＯＰ命令のデコードと実行にかかっていた消費電力を削減することが出来る。
【００５４】
また、圧縮前にＮＯＰ命令が含まれていた箇所に対して、圧縮命令を伸長するさいにＮＯＰ命令を復元する必要がなくなるため、ＮＯＰ命令を復元する構成を省いて、この復元処理にかかっていた消費電力も削減することが出来る。
【００５５】
また、デコード回路２２０〜２２３や実行回路２３０〜２３３を停止させるか否かの検出処理ならびに停止させるフィールドの検出処理が、伸長処理において行われる命令位置情報のデコード処理と並行して行われるので、この検出のために処理スピードが低下するといった不都合が生じない。
【００５６】
ここで、先ず、ＮＯＰ命令のデコード処理と実行処理とを停止することで得られる消費電力の削減効果について定量的に説明する。
図９は、ＮＯＰ命令のデコードと実行を停止することで得られる消費電力の削減割合を表わしたグラフである。
同図において、「ＬＳＩ−Ａ」のグラフはＶＬＩＷ方式のプロセッサコア２０の他に周辺モジュールや周辺論理を多数含んだシステムＬＳＩにおける消費電力削減割合、「ＶＬＩＷコアロジック」のグラフはプロセッサコア２０のみで見たときの消費電力削減割合を示している。また、「４整数演算ＶＬＩＷ」は整数演算を４並列で行うＶＬＩＷ方式のプロセッサコアの場合、「８整数演算ＶＬＩＷ」は整数演算を８並列で行うＶＬＩＷ方式のプロセッサコアの場合の消費電力削減割合を示している。
【００５７】
また、この消費電力削減割合の計算条件として、「ＬＳＩ−Ａ」のシステムＬＳＩを構成するトランジスタ総数を約１４９０万個、その内、命令デコーダ２２が占める個数を約２０万個、実行ユニット２３が占める個数を約３３０万個とし、また、実行するプログラム処理としてビデオデコード処理を対象とし、ループ等を考慮せずに１命令中に含まれるＮＯＰ命令コード数を１．９９個、有効的な命令コード数を２．０１個とした。
【００５８】
このような条件において、上記実施例のようにＮＯＰ命令のデコードと実行とを停止させると、プロセッサコア２０の部分における消費電力の削減割合は、実行回路の停止により３４．３％、デコード回路の停止により２．２％となり、大幅な節電効果が得られるという結論が得られた。
【００５９】
また、「ＬＳＩ−Ａ」のシステムＬＳＩでは、周辺モジュールや周辺論理の消費電力は変化しないので消費電力の削減割合は少なくなるが、それでも実行回路の停止により１１．２％、デコード回路の停止により０．７％の節電効果が得られるという結果が得られた。同様に、「４整数演算ＶＬＩＷ」や「８整数演算ＶＬＩＷ」のプロセッサコアについても、グラフに示すように大幅な節電効果を得ることが分かった。
【００６０】
次に、ＮＯＰ命令の挿入箇所の検出がプロセッサの処理スピードに与える影響について、実施例の構成と、伸長処理の後にＮＯＰ命令の検出を行ってＮＯＰ命令のデコード処理と実行処理とを停止させる構成とで比較検討した内容の説明をする。
【００６１】
図１０（ａ）と図１０（ｂ）には、ＮＯＰ命令の挿入箇所検出がプロセッサの動作周波数に与える影響を説明する図を示す。図１０（ａ）は実施例の場合、図１０（ｂ）は伸長処理の後にＮＯＰ命令の検出を行う場合のものである。
プロセッサコア２０の各動作ステージでクリティカルなパスを有する部分は、一般にデコードステージ（ＲＤ）および実行ステージ（ＥＸ）であり、命令伸長ステージ（ＩＦ１）の処理には時間的な余裕が少し生じる。
【００６２】
本発明を適用しようとしている一つの従来製品について具体的な時間長を示せば、命令伸長ステージ（ＩＦ１）の処理に必要な時間長は３．１７ｎｓ、デコードステージ（ＲＤ）と実行ステージ（ＥＸ）の処理に必要な時間長はそれぞれ３．３ｎｓとなる。そして、この製品の最大動作周波数は３００ＭＨとなる。
【００６３】
主要な回路構成は変えずにこの製品に本発明を適用した場合、図１０（ａ）に示すように、命令位置情報からＮＯＰ命令位置を検出して制御信号を出力するのに０．１ｎｓ、制御信号をデコード回路２２０〜２２３に動作クロックφｐを供給するゲーテッドクロック回路２２５〜２２８に伝播するのに１．２ｎｓ、ゲーテッドクロック回路２２５〜２２８からデコード回路２２０〜２２３の入力段に設けられたデータラッチ用のフリップフロップまでクロック信号が伝播するのに０．２ｎｓかかると概算できる。すなわち、ＮＯＰ命令位置の検出からデコード回路２２０〜２２３を停止するのに必要なタイミング増分は１．５ｎｓとなる。
【００６４】
しかしながら、これらの処理は、圧縮命令を伸長する処理と並行して行うことが出来るため、このタイミング増分１．５ｎｓは命令伸長ステージ（ＩＦ１）の処理時間の中に包含することができ、プロセッサの処理スピードに影響を与えない。
【００６５】
一方、命令伸長後にＮＯＰ命令の検出を行う方式では、ＮＯＰ命令の検出から制御信号を出力するに０．１ｎｓ、制御信号をクロックバッファまで伝播するのに０．２ｎ、クロックバッファからデコード回路２２０〜２２３の入力フリップフロップまで伝播するのに０．２ｎｓかかるとし、その合計のタイミング増分を０．５ｎｓと概算しても、これらの処理は、圧縮命令を伸長した後に行う必要があることから、このタイミング増分０．５ｎｓは命令伸長ステージ（ＩＦ１）の処理時間に加算され、命令伸長ステージ（ＩＦ１）の処理に必要な時間長は３．６７ｎｓとなる。この時間長はデコードステージ（ＲＤ）や実行ステージ（ＥＸ）の処理時間より長いものである。従って、このタイミング増分はプロセッサの処理スピードに影響して、その最高動作周波数は例えば２７２ＭＨｚなどと悪化する。
【００６６】
今後、配線材料の変更による信号伝播時間の低減と半導体プロセスの微細化によるトランジスタの高速化などにより、上記の命令伸長ステージ（ＩＦ１）の処理時間とデコードステージ（ＲＤ）や実行ステージ（ＥＸ）の処理時間は短縮し、互いの差も減少していくと考えられるので、上記のようなタイミング増分がプロセッサの処理スピードに与える影響は大きくなってしまう。
【００６７】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施例では、ＮＯＰ命令が挿入されていたフィールドに対してＮＯＰ命令を復元しないように構成したが、展開バッファ２１４にＮＯＰ命令の命令コードを発生させる回路を設け、命令位置情報デコーダ２１３からのデコード信号によってＮＯＰ命令の挿入位置にＮＯＰ命令を復元するように構成しても良い。
更に、圧縮命令においてＮＯＰ命令が挿入されていた箇所は、前回の命令コードが格納されたままに限らず、任意の値を挿入可能となるような構成としても良い。
【００６８】
更に、本実施例では、４命令コードの並列演算の構成を前提としているが、４命令コードに限ることなく、それ以上の複数命令コード数、それ以下の複数命令コード数であってもＮＯＰ命令のデコード処理と実行処理とを停止させて低消費電力化を図ることが可能となる。
また、特に限定されないが、ゲーテッドクロック回路２２５〜２２８とフリップフロップ２３５〜２３８はプロセッサコア２０内に配される。
【００６９】
また、この実施例は、ＮＯＰ命令を省いた圧縮命令を伸長した後にデコードと実行とを行う構成を前提にしているが、ＮＯＰ命令の挿入された非圧縮のＶＬＩＷ命令を実行するプロセッサにおいても、動作周波数を低下させずにＮＯＰ命令のデコード処理と実行処理とを停止させて低消費電力化を図ることも可能である。すなわち、プロセッサのパイプライン処理の１ステージとして、命令をプリフェッチする処理ステージを追加するとともに、該プリフェッチの処理ステージでＮＯＰ命令の検出を行い、その結果、ＮＯＰ命令が検出されたらデコーダ回路と実行回路とを停止させるように構成する。このような構成により、パイプライン処理のステージ数が１つ増えるが、プロセッサの動作周波数に影響を与えることなく、ＮＯＰ命令のデコード処理と実行処理とを停止させて低消費電力化を図ることが出来る。
【００７０】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるプロセッサを搭載したシステムＬＳＩについて説明したがこの発明はそれに限定されるものでなく、プロセッサ単体の半導体集積回路などに広く利用することが出来る。
【００７１】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、処理スピードに影響を与えることなく、アドレス変換テーブルにおける消費電力の低減が図れるという効果がある。
また、本発明に従うと、ＶＬＩＷ方式のプロセッサにおいて処理スピードに影響を与えることなくＮＯＰ命令に係る処理について消費電力の低減が図れるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施例のシステムＬＳＩの全体構成を示すブロック図である。
【図２】システムＬＳＩに内蔵されたアドレス変換バッファとその周辺の構成を示すブロック図である。
【図３】アドレス変換バッファのＴＡＧ記憶部とデータ記憶部の一部のメモリ構成を示す回路図である。
【図４】図２のクロックイネーブル生成回路の一部を構成する回路図である。
【図５】図５（ａ）は、ステータスレジスタのバリッドビットの値に応じてアドレス変換バッファが動的に停止制御される状態を説明するタイムチャート、図５（ｂ）はキャッシュストール信号によりアドレス変換バッファが動的に停止制御される状態を説明するタイムチャート、図５（ｃ）はメモリアクセスされるアドレスに応じてアドレス変換バッファが動的に停止制御される状態を説明するタイムチャートである。
【図６】図１のプロセッサコアにより命令を実行処理する過程を説明する図を示す。
【図７】ＶＬＩＷの圧縮命令のデータ構造を示す図である。
【図８】図１のプロセッサコアのパイプライン処理の内容を示す図である。
【図９】ＮＯＰ命令に係る処理停止により得られる消費電力の削減割合を表わすグラフである。
【図１０】図１０（ａ）は実施例のプロセッサコアにおいてデコード回路と実行回路とを停止させる制御がプロセッサの動作周波数に与える影響を説明する図、図１０（ｂ）は伸長処理の後にＮＯＰ命令を検出する比較例においてデコード回路と実行回路とを停止させる制御がプロセッサの動作周波数に与える影響を説明する図を行う場合のものである。
【符号の説明】
２０ プロセッサコア
２１ 命令ユニット
２２ 命令デコーダ
２３ 実行ユニット
２４ Ｉキャッシュ
２５ Ｄキャッシュ
６０ ＤＭＡコントローラ
１００ アドレス変換バッファ
１１０ ＴＬＢ主要部
１１１ タグ記憶部
１１２ データ記憶部
１１３ ゲーテッドクロック回路
１２０ 出力レジスタ
１３０ バイパス回路
１４０ クロックイネーブル生成回路
１４３ レジスタ
１４５，１４６Ａ，１４６Ｂ 比較器
１４７ 論理ゲート
１５０ ステータスレジスタ
２１０ 命令伸長回路
２１１ 命令バッファ
２１３ 命令位置情報デコーダ
２１４ 展開バッファ
２２０〜２２３ デコード回路
２２５〜２２８ ゲーテッドクロック回路
２３０〜２３３ 実行回路
２３５〜２３８ フリップフロップ
【発明の属する技術分野】
この発明は、半導体集積回路の低消費電力化技術に関し、例えば仮想記憶の使用のためにアドレス変換用バッファメモリが設けられたＬＳＩ（大規模集積回路）や、例えばＶＬＩＷ（Very Long Instruction Word）方式のプロセッサコアを備えたＬＳＩに適用して有用な技術に関する。
【０００２】
【従来の技術】
一般に大規模なデータを扱うプロセッサでは仮想記憶をサポートしている。仮想記憶とは、例えば、ＤＲＡＭ（Dynamic Random Access Memory）などの主記憶、並びに、ハードディスクなどの２次記憶を有するシステムにおいて、２次記憶に仮想記憶用の広大な記憶領域を確保するとともに、この記憶領域のデータのうちアクセス要求のあった一部分を主記憶に写してプロセッサからアクセスさせるようにすることで、限られた主記憶のアドレス空間をあたかも広大なアドレス空間を実装しているかのように見せる技術である。
【０００３】
仮想記憶を使用する場合には仮想的な論理アドレスを用いてプロセッサからアクセスが行われるため、この論理アドレスを主記憶上の物理アドレスに変換する必要がある。このアドレス変換は仮想記憶にアクセスするたびに行う必要があることから、仮想記憶をサポートするプロセッサでは、アドレス変換による性能のオーバーヘッドを軽減するため、このアドレス変換を高速に行うアドレス変換バッファ（ＴＬＢ：Translation Look-aside Buffer）と呼ばれるメモリ回路を備えるのが一般的である。
【０００４】
ところで、プロセッサアーキテクチャーの１つに、並列に動作可能な複数の実行回路を備え、複数の命令コードが１つにまとめられた命令を受け、これら複数の命令コードを複数の実行回路で並列処理するようにしたＶＬＩＷ（超長形式機械命令）と呼ばれる方式のものがある。ＶＬＩＷの方式では、各命令コードの同時実行可能性についてハードウェアが判断する必要がなく、プロセッサは１命令中に含まれる複数の命令コードを、その配置に対応づけられた各実行回路に送って処理するだけで、並列処理による高いスループットを得ることが出来る。
【０００５】
このようなＶＬＩＷの方式では、同時実行される命令コードの数が少ない場合に、有効的な処理を伴わないＮＯＰ（Non Operation）命令のコードを挿入して命令長を合わせる必要がある。また、ＶＬＩＷ方式のプロセッサの中には、命令長を合わせる目的で挿入されるＮＯＰ命令を省く代わりに、同時実行される命令コードのグループ境界と各命令コードの配置の情報とが示された命令位置情報を付加することで命令を圧縮し、この圧縮された命令をプロセッサ内部で元に復元してデコード処理と実行処理とを行うようにしたものもある。このような圧縮命令により、命令キャッシュの効率の向上が図れる。
【０００６】
現在、ＬＳＩの高速化、大規模化に伴ってＬＳＩの消費電力は増加の一途をたどっている。また、携帯電話や携帯型情報端末（ＰＤＡ）など、バッテリーで駆動する電子機器にＬＳＩが搭載されることも多くなっているため、ＬＳＩの低消費電力化の要求はますます高まってきている。
そこで、本発明者らは上記のアドレス変換バッファとＶＬＩＷ方式のプロセッサにおける消費電力を低減できないか検討した。
【０００７】
アドレス変換バッファの低消費電力化を図る従来技術としては、例えば特開平１１−１３４２５６号、特開平８−９５８６４号、特開２０００−１４８５８９号公報にそれぞれ開示の技術があった。
これらのうち特開平１１−１３４２５６号に開示の技術は、アドレス変換を行う前に論理アドレスの上位ビットが前回のものと同一か比較して、同一である場合にアドレス変換バッファでアドレス変換を行わずに、前回の変換結果を使ってアドレス変換を行うようにすることで低消費電力化を図るものである。
【０００８】
また、特開平８−９５８６４号に開示の技術は、同様に、アドレス変換を行う前に論理アドレスの上位ビット（仮想ページ番号）が前回のものと同一か比較し、同一である場合に前回の変換結果を使用し、その間、アドレス変換バッファを非活性状態とすることで低消費電力化を図るものである。
特開２０００−１４８５８９号に開示の技術は、メモリ管理ユニットに設けられた複数のアドレス変換バッファのうち、常に１つのアドレス変換バッファしか動作しないように制御することで低消費電力化を図るものである。
【０００９】
【発明が解決しようとする課題】
上記従来の技術のうち、特開平１１−１３４２５６号に開示の技術は、アドレス変換動作で消費される電力を削減するものであり、アドレス変換バッファの待機時の電力の削減は図られていないため、不十分なものであった。一般に、アドレス変換バッファは、高速なキャッシュメモリと同等の構成を有しており、実施の形態で詳述するように待機中に消費される電力も無視できない。
【００１０】
また、特開平８−９５８６４号に開示の技術は、アドレス変換バッファを非活性状態にして低消費電力化を図っているが、低消費電力化を図る期間が論理アドレスの上位ビット（仮想ページ番号）が前回と同じとなった期間だけであり、その他の期間についてまだまだ低消費電力化できる余地があると考えられる。また、この技術では、論理アドレスの上位ビットが前回と同じものか比較を行って、その結果が不一致である場合にアドレス変換バッファを活性化させてアドレス変換動作を開始させるため、アドレス変換に必要なタイミングが増加して、高速性能を劣化させる要因になることが判った。一般に、アドレス変換バッファのパスはクリティカルであるので、アドレス変換バッファにおけるタイミング増加はシステムの処理速度の低下につながってしまう。
【００１１】
また、プロセッサコアの消費電力を低減する従来技術としては例えば特開２００１−２２５８２号公報に開示の技術がある。この公報には、無関係な命令が入力された場合に、この命令の代わりにＮＯＰ命令を命令コードのレジスタやデコーダに出力するようにしたり、命令コードのレジスタに入力されるクロックを停止したりして低消費電力化を図る技術が開示されている。
【００１２】
しかしながら、上記従来の技術においても、ＮＯＰ命令をデコード回路や実行回路に送った場合に、このＮＯＰ命令に対してデコード回路や実行回路は他の命令と同様に動作しているため、まだまだ不必要な電力消費が生じているのが判った。また、上記のように、命令コードが無関係なものか比較・検出を行い、その結果、無関係なものであった場合に低消費電力化の制御を行っていたのでは、その比較・検出にかかるタイミング増加によって、プロセッサの処理速度のボトルネックとなって動作周波数を余り高くすることが出来なくなったり、或いはプロセッサの処理に必要なステップ数が増加するなど、プロセッサの処理速度に悪影響が生じることが考えられた。
【００１３】
この発明の目的は、アドレス変換バッファの速度性能を劣化させることなくアドレス変換バッファについて十分に低消費電力化が図られた半導体集積回路を提供することにある。また、プロセッサの処理速度に影響を与えることなくＶＬＩＷ方式のプロセッサコアの部分について十分に低消費電力化が図られた半導体集積回路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、仮想記憶へのアクセスがない物理記憶アクセスモードのときや、キャッシュでミスヒットとなってキャッシュデータを更新している間、或いは、同じ論理ページアドレスで且つこのアドレス範囲の境界以外にアクセスがあったときに、少なくともアドレス変換バッファのタグ記憶部とエントリ記憶部とを例えば動作クロックを断つなどして非アクティブにするものである。このような手段により、アドレス変換バッファの速度性能を劣化させることなくアドレス変換バッファの低消費電力化を図ることが出来る。
【００１５】
また、本発明に係る半導体集積回路は、圧縮命令を復元して実行する機能を有したＶＬＩＷ方式のプロセッサコアにおいて、圧縮命令を復元する処理ステージに命令位置情報に基づきＮＯＰ命令が挿入されていた箇所を検出して、その箇所に対応するデコード回路と実行回路とを例えば動作クロックを断つなどして非アクティブにするものである。このような手段によれば、プロセッサの処理速度を低下させることなくプロセッサコアの低消費電力化を図ることが出来る。
【００１６】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
［第１実施例］
図１は、本発明の実施例のプロセッサコアを搭載したシステムＬＳＩの全体構成を示すブロック図である。
この実施形態のシステムＬＳＩは、特に制限されるものではないが、例えば携帯型の電子機器に搭載されてシステム全体の制御や動画像のデータ処理等を行うものもある。このシステムＬＳＩには、プログラムを実行するプロセッサコア２０、外部接続されるＳＤＲＡＭ（Synchronous DRAM）等の主記憶に対してデータアクセス制御を行うメモリインターフェース１０、動画像データのエンコードやデコードに必要な演算処理を行うコプロセッサ３０、動画像の大きさの伸縮に必要なデータ処理を行うビデオスケーラ４０、外部接続される入出力機器とのデータのやり取りを行うＩＯユニット５０、プロセッサコア２０にデータを介さず直接的に周辺モジュール・主記憶間のデータアクセスを可能にするＤＭＡ（Direct Memory Access）コントローラ６０、各モジュール間のデータ転送に使われる内部バス７０、通信モジュールや大容量記憶装置などの周辺機器が接続される外部バスと内部バス７０との間でデータの受渡しを行う外部バスインタフェース８０などが設けられている。
【００１７】
上記プロセッサコア２０は、ＶＬＩＷの命令制御方式のもので、且つ、ＶＬＩＷの命令からＮＯＰ命令を省く代わりに各命令コードの位置情報が付加された圧縮命令に対応可能なものであり、この圧縮命令を読み込むインストラクションキャッシュ（以下、Ｉキャッシュと略す）２４と、圧縮命令を伸長して復元する命令ユニット２１と、１命令中に含まれる同時実行される複数の命令コードをそれぞれデコードする複数のデコード回路を有する命令デコーダ２２と、複数の命令コードのそれぞれについて演算処理を行う複数の実行回路を有する実行ユニット２３と、演算データや結果データの読み書きが行われるデータキャッシュ（以下、Ｄキャッシュと略す）２５とを備えている。
【００１８】
この実施例のシステムＬＳＩは、外部バスに接続されるハードディスクなどの大容量記憶装置を用いて、主記憶に割り当てられる物理的なアドレス空間よりも大きな仮想的なアドレス空間を提供する仮想記憶が使用可能となったものである。そして、このような仮想記憶の機能を実現するため、仮想記憶へデータアクセスを行うモジュール（Ｉキャッシュ２４、Ｄキャッシュ２５、ＤＭＡコントローラ６０）には、仮想記憶上の論理アドレスを主記憶の物理アドレスに変換するアドレス変換バッファ１００がそれぞれ設けられている。
【００１９】
図２には、上記のアドレス変換バッファとその周辺部分のブロック構成図を示す。
アドレス変換バッファ１００は、仮想記憶上の論理アドレスを上位所定数ビット（論理ページアドレスと呼ぶ）と残りの下位ビット（ページ内アドレスと呼ぶ）とに分け、この論理ページアドレスを対応する物理アドレスのページアドレス（物理ページアドレスと呼ぶ）に変換し、この物理ページアドレスと残りのページ内アドレスとを合わせたものを変換後の物理アドレスとして主記憶にアクセスさせるものである。なお、このアドレス変換バッファ１００は、仮想アドレス空間を多重化して扱うことが可能なものであり、別途設定される空間識別子ＡＳＩＤに基づいて多重化された仮想アドレス空間のうち何れか１つが選択されて、該仮想アドレス空間を用いた仮想記憶へのアクセスが行われるように構成されている。この多重化技術は公知のものである。
【００２０】
このアドレス変換バッファ１００は、入力された論理ページアドレスを対応する物理ページアドレスに変換するＴＬＢ主要部１１０と、ＴＬＢ主要部１１０からの物理ページアドレスの出力を保持する出力レジスタ１２０と、論理ページアドレス又はレジスタ１２０に保持された物理ページアドレスの何れかを選択的に出力するバイパス回路１３０と、ＴＬＢ主要部１１０の内部クロックφｉの供給を許可又は禁止するクロックイネーブル信号を生成するクロックイネーブル生成回路１４０と、多重化された仮想アドレス空間の何れか１つを選択する空間識別子ＡＳＩＤや仮想記憶の使用の有無を示す仮想記憶バリッドビットＶｓ等が格納されるステータスレジスタ１５０等を備えている。
【００２１】
ＴＬＢ主要部１１０は、空間識別子ＡＳＩＤや論理ページアドレスをタグ（ＴＡＧ）情報として記憶するタグ記憶部１１１と、物理ページアドレスをエントリ情報として記憶するデータ記憶部１１２と、入力された空間識別子ＡＳＩＤや論理ページアドレスとタグ情報とを比較して一致するものがあるか判定する図示略のタグ情報比較判定回路とからなる従来と同様の構成と、上記タグ記憶部１１１やデータ記憶部１１２へのクロックφｉの供給と遮断とを行うゲーテッドクロック回路１１３等を備えている。また、タグ記憶部１１１には、空間識別子ＡＳＩＤや論理ページアドレスが１個ずつ格納されるデータエントリごとにそのデータエントリの有効・無効を示すバリッドビットが設けられ、このビットが有効であるデータエントリが比較判定の対象となり得るようになっている。
【００２２】
ステータスレジスタ１５０の空間識別子ＡＳＩＤやバリッドビットＶｓは、プロセッサコア２０が実行しているプログラム或いはＯＳ（Operating System）のソフトウェア処理に従って適宜書き換えられるものである。また、バリッドビッドＶｓは、仮想記憶を全く使用しない場合には常に“０”とされるが、仮想記憶を使用している場合には、ＯＳ等により主記憶中の仮想記憶の展開領域へアクセスが生じる際には“１”に書き換えられ、その他、主記憶中の通常の記憶領域へアクセスが生じる際には“０”に書き換えられるようになっている。
【００２３】
また、バイパス回路１３０の選択パスを決めるバイパス信号は、図示しない論理組合せ回路により、ステータスレジスタ１５０の仮想記憶バリッドビットＶｓが“０”に切り換わったら次のクロック信号φ０の立ち上がりでロウレベルにされて論理アドレス側のパスを選択し、他方、仮想記憶バリッドビットＶｓが“１”に切り換わったら次のクロック信号φ０の立ち上がりでハイレベルにされてレジスタ１２０側のパスを選択するようになっている。
【００２４】
図３には、タグ記憶部やデータ記憶部の構成例の一部を示す。
この実施例のタグ記憶部１１１およびデータ記憶部１１２は、図３にその一部を示すように、ＳＳＲＡＭ（Synchronous Static Random Access Memory）により構成されたものである。ＳＳＲＡＭは、４個の素子から構成されるメモリセルＭＣや、メモリセルＭＣを選択するワード線ＷＬ、メモリセルＭＣから記憶データを読み出す１対のビット線ＢＬ，／ＢＬ、Ｙアドレスに従って出力データを選択するカラムスイッチＳＷｃ、メモリセルＭＣから１対のビット線ＢＬ，／ＢＬに出力された電位を増幅出力するセンスアンプＳＡ、ビット線ＢＬ，／ＢＬやセンスアンプＳＡをプリチャージしてデータ読出し可能な状態にするプリチャージ用ＭＯＳＦＥＴ（以下、プリチャージＭＯＳと略す）ＱＰなどを備えている。そして、内部クロックφｉ（外部から供給されたクロック信号φ０をゲーテッドクロック回路１１３を介して内部に導いたクロック）がロウレベルのときにプリチャージＭＯＳ ＱＰがオン状態となってプリチャージが行われ、内部クロックφｉがハイレベルになったときに選択されたメモリセルＭＣからデータが読み出され、その後、センスアンプＳＡの出力が確定したら、内部クロックφｉがロウレベルにリセットされるように構成されている。内部クロックφｉをリセットするタイミングは論理ゲートＧ１〜Ｇ４により決定され、センスアンプＳＡの出力は内部クロックφｉがリセットされる前に出力先のラッチ回路に保持される。
【００２５】
従って、この実施例のタグ記憶部１１１およびデータ記憶部１１２は、アドレス線やワード線ＷＬの選択をしなくても、内部クロックφｉが供給される限り、プリチャージＭＯＳ ＱＰのオン・オフ動作によりセンスアンプＳＡやビット線ＢＬ，／ＢＬに電流が流れて電力消費が生じるようになっている。このような性質は高速なデータの読出しが必要となるアドレス変換バッファの記憶部において一般的なものであり、例えば、タグ記憶部１１１やデータ記憶部１１２を連想メモリを用いて構成した場合などにおいても同様に生じるものである。
【００２６】
図４には、図２のクロックイネーブル生成回路１４０に含まれる一部の回路図を示す。
図２のクロックイネーブル生成回路１４０には、入力された論理ページアドレスが前回のアドレス変換のものと同じで、且つ、ページ内アドレスが論理ページアドレスにより示されるアドレス範囲の境界部分に含まれない場合に、クロックイネーブル信号ＣＥを無効にする無効信号を生成する回路が含まれている。この回路は、図４に示すように、前回入力された論理ページアドレスを格納するレジスタ１４３と、該レジスタ１４３の出力と今回入力された論理ページアドレスを比較する比較器１４５と、今回アクセス要求があったページ内アドレスが境界アドレス（例えば全ビット「０」か全ビット「１」）か否かを比較する比較器１４６Ａ，１４６Ｂと、これら比較器１４５，１４６Ａ，１４６Ｂの出力が上記の条件を示すものとなった場合にクロックイネーブルＣＥを無効にする信号を生成する論理ゲート１４７とから構成されるものである。
【００２７】
なお、ここでは、ページ内アドレスの境界アドレスとして全ビット「０」と全ビット「１」の場合を例示したが、例えば、１回のデータアクセス量に相当するアドレスの範囲がアドレスの下位ｎビットである場合には、ページ内アドレスの下位ｎビットを除くビットが全て「０」か「１」となるアドレス範囲を境界部分とすることで対応することが出来る。
【００２８】
クロックイネーブル生成回路１４０には、その他、キャッシュストール信号やステータスレジスタ１５０のバリッドビットＶｓの値を示す信号が入力され、キャッシュストール信号がハイレベルの間、或いはバリッドビッドＶｓが“０”の場合に、クロックイネーブル信号ＣＥを無効とするように論理が組まれている。ここで、キャッシュストール信号とは、インストラクションキャッシュ２４やデータキャッシュ２５においてキャッシュミスの判定が発生し、必要なデータを主記憶からロードしているためキャッシュアクセスが不可能であることを外部に知らせる信号である。
【００２９】
図５（ａ）〜図５（ｃ）には、ＴＬＢ主要部１１０の内部クロックφｉが停止される状態を説明するタイムチャートを示す。図５（ａ）は、ステータスレジスタのバリッドビットＶｓの値に応じてアドレス変換バッファが動的に停止制御される状態を説明するタイムチャート、図５（ｂ）はキャッシュストール信号によりアドレス変換バッファが動的に停止制御される状態を説明するタイムチャート、図５（ｃ）はメモリアクセスされるアドレスに応じてアドレス変換バッファが動的に停止制御される状態を説明するタイムチャートである。
この実施例のアドレス変換バッファ１００においては、クロックイネーブル生成回路１４０から出力されるクロックイネーブルＣＥが無効（ロウレベル）とされるのは次の３つの条件（Ａ）〜（Ｃ）の場合がある。
【００３０】
１つ目の条件（Ａ）は、ステータスレジスタ１５０の仮想記憶バリッドビットＶｓが“０”となっている場合である。仮想記憶バリッドビッドＶｓが“０”となる場合は、一つにはシステムが初めから仮想記憶を使用しない場合がある。この場合、仮想記憶バリッドビッドＶｓは静的に“０”とされるので、クロックイネーブルＣＥはシステムの動作中に常に無効とされる。
【００３１】
仮想記憶バリッドビットＶｓが“０”となるもう一つの場合は、主記憶の仮想記憶データの展開領域以外のアドレスへアクセスが行われる場合である。この場合、ＯＳにより仮想記憶バリッドビットＶｓが“０”に書き換えられるので、図５（ａ）に示すように、それに伴ってクロックイネーブルＣＥが無効とされる。そして、仮想記憶バリッドビットＶｓが“０”に書き換えられた後、次のクロック信号φ０の立上りによりバイパス信号がハイレベルにされ、これによりバイパス回路１３０において論理アドレス側のパスが選択されて論理アドレスが物理アドレスとして出力される。
【００３２】
クロックイネーブルＣＥを無効にする２つ目の条件（Ｂ）は、アドレス変換バッファ１００と主記憶との間に介在するキャッシュメモリからキャッシュミスによるハイレベルのキャッシュストール信号が出力される場合である。図５（ｂ）に示すように、キャッシュストール信号がハイレベルになるとクロックイネーブルＣＥが無効となって内部クロックφｉが停止される。
【００３３】
３つ目の条件（Ｃ）は、図４の論理ゲート１４７からクロックイネーブルＣＥを無効にする信号が出力される場合である。すなわち、図５（ｃ）に示すように、論理ページアドレスが「Ａ」で続いた後に「Ｂ」に切り換わりその後「Ｂ」で連続するような場合（但し、ページ内アドレスがページ範囲の境界でないとする）、ページ内アドレスが「Ａ」となっている２番目のサイクルや、「Ｂ」となっている２番目以降のサイクルに論理ゲート１４７の出力に基づきクロックイネーブルＣＥが無効とされて、アドレス変換バッファ１００からはそれぞれページ内アドレスが変わった始めのサイクルで変換されレジスタ１２０に格納されている物理ページアドレスが出力される。
【００３４】
但し、同一の論理ページアドレスが続いている場合でも、ページ内アドレスがページ範囲の境界（例えば全ビット“０”や全ビット“１”）であった場合には、論理ゲート１４７の出力に基づきクロックイネーブルＣＥが有効とされて、ＴＬＢ主要部１１０が動作するようになっている。
【００３５】
以上のように、この実施例のシステムＬＳＩによれば、アドレス変換バッファ１００による論理ページアドレスの変換動作が不要なときに、ＴＬＢ主要部１１０の内部クロックφｉが停止されて消費電力の低減を図ることが出来る。
また、論理ページアドレスが前回と同一のときに内部クロックφｉを停止する場合には、ページ内アドレスがアドレス範囲の境界部分にある場合を除外して制御されるので、この境界部分を含んで２つの論理ページアドレスにまたがる連続アクセスが行われた場合に、アドレス変換バッファ１００が停止されないので、メモリアクセス処理が一次的に停止してシステムの処理スピードに影響を与えるといったことが回避される。
【００３６】
なお、仮想記憶を全く使用しない場合には、アドレス変換バッファ１００を内部電源から切り離してリーク電流による消費電力の低減を図るようにしても良い。具体的には、ステータスレジスタ１５０の仮想記憶バリッドビットＶｓの読み出しをロウレベル固定とし、ＴＬＢ主要部１１０と電源とをスイッチＭＯＳＦＥＴにより切り離す。そして、ＴＬＢ主要部１１０の出力にトライステートバッファを設け、ＴＬＢ主要部１１０の入出力間に貫通電流が流れないように制御する。さらに、このような状態と、仮想記憶を使用する場合の状態とをボンディングオプション等で切り替え可能に構成することで、同一のマスクを用いた半導体製造プロセスで仮想記憶ありと無しの２製品を生産することも可能となる。
【００３７】
なお、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施例においては、キャッシュメモリへのアクセスが行われない期間にＴＬＢ主要部１１０の内部クロックφｉを停止させるために、キャッシュストール信号を用いて内部クロックφｉを停止させる制御を行っているが、キャッシュストール信号を用いず、種々の状態検出によりメモリアクセスの要求がないことを検出してその検出信号に基づき内部クロックφｉを停止させるようにしても良い。
【００３８】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるプロセッサを搭載したシステムＬＳＩについて説明したがこの発明はそれに限定されるものでなく、アドレス変換テーブルを搭載したプロセッサ単体やＭＭＵ（Memory Management Unit）などの半導体集積回路に広く利用することが出来る。
【００３９】
［第２実施例］
次に、図１のプロセッサコア２０の命令デコーダ２２および実行ユニット２３の部分の消費電力を低減する構成について説明する。
先にも述べたが、この実施例のプロセッサコア２０は、ＶＬＩＷ形式の命令からＮＯＰ命令を省きその代わりに位置情報が付加された圧縮命令を入力して伸長および実行を行うように構成されたものである。
【００４０】
図６には、プロセッサコア２０により命令を実行処理する過程を説明する図を示す。
プロセッサコア２０の実行ユニット２３には、ＶＬＩＷ命令の１命令中に含まれる複数の命令コードを同時に並列処理するため、複数の実行回路２３０〜２３３が設けられている。各実行回路２３０〜２３３は例えばメモリアクセス命令や演算命令など異種の命令処理を行うものが混在しているため、１命令中に含まれる複数の命令コードは予め定めされた配置でセットしなければならない。
【００４１】
実行ユニット２３の前段に設けられている命令デコーダ２２には、同様に複数のデコード回路２２０〜２２３が設けられ、複数の命令コードを同時にデコード処理するようになっている。
命令デコーダ２２の前段には命令伸長回路２１０と命令バッファ２１１等を有した命令ユニット２１が設けられて、該ユニット２１において圧縮命令が伸長されるようになっている。
【００４２】
命令伸長回路２１０には、非圧縮の１個のＶＬＩＷ命令の展開により１個の命令中に含まれる複数の命令コードが格納される複数の格納領域を有した展開バッファ２１４と、前段の命令バッファ２１１に格納された２命令分の命令位置情報をデコードしてこの２命令に含まれる複数の命令コードのうち、同時処理される同一グループの命令コードを展開バッファ２１４に展開させる命令位置情報デコーダ２１３などが設けられている。展開バッファ２１４には、命令バッファ２１１に格納された複数の命令コードをそれぞれ選択的に取り込むセレクタが設けられ、命令位置情報デコーダ２１３からのデコード信号によって何れかの命令コードをそれぞれラッチするように構成されている。
【００４３】
次に、命令デコーダ２２と実行ユニット２３を非アクティブに制御するための具体的構成を説明する。
上記複数のデコード回路２２０〜２２３には、ゲーテッドクロック回路２２５〜２２８を介して動作クロックφｐが入力されるように構成されている。各ゲーテッドクロック回路２２５〜２２８の一方の入力端子には、命令位置情報デコーダ２１３からの制御信号Ｖ０〜Ｖ３が入力され、これらの信号によりデコード回路２２０〜２２３の動作クロックφｐをそれぞれ別個に停止させることが可能になっている。
【００４４】
また、実行回路２３０〜２３３には、上記のゲーテッドクロック回路２２５〜２２８とフリップフロップ２３５〜２３８を介して動作クロックφｐが入力されるように構成されている。すなわち、ゲーテッドクロック回路２２５〜２２８から出力されたクロック信号がフリップフロップ２３５〜２３８を介して１サイクル遅延されて実行回路２３０〜２３３に供給される。
【００４５】
上記の命令位置情報デコーダ２１３は、上記の命令伸長のための機能に加え、これらデコード回路２２０〜２２３および実行回路２３０〜２３３の動作クロックφｐを停止して非アクティブにする制御手段としての機能を備えており、命令位置情報からＮＯＰ命令が省略されていた位置を検出したら、このグループのＶＬＩＷ命令が命令デコーダ２２でデコードされる処理サイクルに、検出したＮＯＰ命令の省略位置に対応するゲーテッドクロック回路２２５〜２２８の何れかにクロック停止の制御信号を出力するようになっている。
【００４６】
次に、上記のように構成されたプロセッサコア２０による圧縮命令の実行処理の動作説明を行う。
図６の圧縮前命令ＣＯＭに示されるように、ＶＬＩＷ命令は圧縮前において同時に実行される複数個（例えば４個）の命令コードを複数のフィールドに配列したものが１命令として扱われる。１つの命令コードの長さは、例えば３２ビットである。同時実行される命令コードが所定個数に満たない場合には、命令コードのないフィールドに有効的な処理が行われないＮＯＰ命令が挿入されて命令長が合わせられる。
【００４７】
図７には、圧縮命令のデータ構造を説明する図を示す。
圧縮命令は、上記ＮＯＰ命令を省いて有効な命令コードを配列順に詰めてまとめるとともに、同時処理される同一グループの命令コードの境界と各命令コードの配置が示された命令位置情報を１個の圧縮命令の最後に付加したデータ構成を有する。命令位置情報は、「フィールド０〜フィールド３」を表わす２ビットの位置情報と１命令の最後か否かを表わす１ビットのＥＮＤ情報とからなる３ビットデータを、１個の圧縮命令中に含まれる４個の命令コードのそれぞれに対応させて配列した１２ビットのデータである。このような圧縮方式では、ＶＬＩＷ命令の１個の命令コード長が長くなったり、１命令中に含まれる命令コードの数が多くなってＮＯＰ命令の挿入される割合が大きくなればなるほど、その圧縮率も大きくなる。
【００４８】
このようなＶＬＩＷ命令の圧縮は、例えば、プログラムのコンパイル時に実施され、圧縮された状態で主記憶等に格納されており、そのままＩキャッシュ２４にロードされる。
圧縮命令がＩキャッシュ２４にロードされると、次に、命令ユニット２１において圧縮命令を伸長する処理が行われる。伸長処理は、先ず、Ｉキャッシュ２４から命令バッファ２１１に２個の圧縮命令を配列順に読み込み、次に、これら２個の圧縮命令の命令位置情報を命令位置情報デコーダ２１３によりデコードして、そのデコード信号により同時処理される同一グループの複数の命令コードをその位置情報に従った配置で展開バッファ２１４の各領域に格納することで達成される。ここで、圧縮前にＮＯＰ命令が挿入されていた箇所は、前回の命令コードが格納されたままとされる。
【００４９】
さらに、上記命令位置情報デコーダ２１３によるデコード処理において、ゲーテッドクロック回路２２５〜２２８に入力される制御信号Ｖ０〜Ｖ３のうち、命令コードが新たに配置されないフィールド（すなわち、圧縮前にＮＯＰ命令が挿入されていたフィールド）に対応する制御信号が次のサイクルにおいてロウレベルになるようにセットされる。
【００５０】
次に、上記展開バッファ２１４に展開された複数の命令コードが、命令デコーダ２２の各デコード回路２２０〜２２３に送られて、それぞれデコード処理が行われる。但し、圧縮前にＮＯＰ命令が挿入されていた箇所に対応するデコード回路には、上記のゲーテッドクロック回路２２５〜２２８の制御により動作クロックφｐが供給されないので、デコード処理は行われない。
【００５１】
命令デコードの処理がなされたら、次に、このデコード結果が対応する実行回路２３０〜２３３に送られて命令の実行処理が行われる。但し、圧縮前にＮＯＰ命令が挿入されていた箇所に対応する実行回路には、上記のゲーテッドクロック回路２２５〜２２８の制御とフリップフロップ２３５〜２３８の遅延により、実行処理のサイクルに動作クロックφｐが供給されないので、実行処理は行われない。
実行処理がなされたら、その結果をＤキャッシュ２５又は所定のレジスタに書き込む処理を行って１命令の実行処理が完了する。
【００５２】
図８には、プロセッサコア２０によるパイプライン処理の内容を説明する図を示す。
同図に示すように、上述した命令バッファ２１１への命令フェッチ「ＩＦ０」、圧縮命令を伸長して展開バッファ２１４に展開する処理「ＩＦ１」、命令デコーダ２２による命令デコード（実行に必要なデータの読み出しを含む）「ＲＤ」、命令実行「ＥＸ」、並びに、結果の書込み処理「ＷＢ」は、それぞれがパイプライン処理の１つの処理ステージとなっている。従って、命令位置情報デコーダ２１３とゲーテッドクロック回路２２５〜２２８とフリップフロップ２３５〜２３８により行われる動作クロックφｐの停止制御は、ＮＯＰ命令が挿入されていた箇所の検出された命令が、デコード回路２２０〜２２３と実行回路２３０〜２３３へ移行されてそれぞれ処理されるサイクルに行われるようにタイミング制御されている。
【００５３】
以上のように、この実施例のシステムＬＳＩによれば、ＶＬＩＷ命令の１命令中にＮＯＰ命令が含まれる箇所があった場合に、その命令コードのデコードと実行とを行うデコード回路２２０〜２２３および実行回路２３０〜２３３に動作クロックφｐの供給が停止されるので、従来、ＮＯＰ命令のデコードと実行にかかっていた消費電力を削減することが出来る。
【００５４】
また、圧縮前にＮＯＰ命令が含まれていた箇所に対して、圧縮命令を伸長するさいにＮＯＰ命令を復元する必要がなくなるため、ＮＯＰ命令を復元する構成を省いて、この復元処理にかかっていた消費電力も削減することが出来る。
【００５５】
また、デコード回路２２０〜２２３や実行回路２３０〜２３３を停止させるか否かの検出処理ならびに停止させるフィールドの検出処理が、伸長処理において行われる命令位置情報のデコード処理と並行して行われるので、この検出のために処理スピードが低下するといった不都合が生じない。
【００５６】
ここで、先ず、ＮＯＰ命令のデコード処理と実行処理とを停止することで得られる消費電力の削減効果について定量的に説明する。
図９は、ＮＯＰ命令のデコードと実行を停止することで得られる消費電力の削減割合を表わしたグラフである。
同図において、「ＬＳＩ−Ａ」のグラフはＶＬＩＷ方式のプロセッサコア２０の他に周辺モジュールや周辺論理を多数含んだシステムＬＳＩにおける消費電力削減割合、「ＶＬＩＷコアロジック」のグラフはプロセッサコア２０のみで見たときの消費電力削減割合を示している。また、「４整数演算ＶＬＩＷ」は整数演算を４並列で行うＶＬＩＷ方式のプロセッサコアの場合、「８整数演算ＶＬＩＷ」は整数演算を８並列で行うＶＬＩＷ方式のプロセッサコアの場合の消費電力削減割合を示している。
【００５７】
また、この消費電力削減割合の計算条件として、「ＬＳＩ−Ａ」のシステムＬＳＩを構成するトランジスタ総数を約１４９０万個、その内、命令デコーダ２２が占める個数を約２０万個、実行ユニット２３が占める個数を約３３０万個とし、また、実行するプログラム処理としてビデオデコード処理を対象とし、ループ等を考慮せずに１命令中に含まれるＮＯＰ命令コード数を１．９９個、有効的な命令コード数を２．０１個とした。
【００５８】
このような条件において、上記実施例のようにＮＯＰ命令のデコードと実行とを停止させると、プロセッサコア２０の部分における消費電力の削減割合は、実行回路の停止により３４．３％、デコード回路の停止により２．２％となり、大幅な節電効果が得られるという結論が得られた。
【００５９】
また、「ＬＳＩ−Ａ」のシステムＬＳＩでは、周辺モジュールや周辺論理の消費電力は変化しないので消費電力の削減割合は少なくなるが、それでも実行回路の停止により１１．２％、デコード回路の停止により０．７％の節電効果が得られるという結果が得られた。同様に、「４整数演算ＶＬＩＷ」や「８整数演算ＶＬＩＷ」のプロセッサコアについても、グラフに示すように大幅な節電効果を得ることが分かった。
【００６０】
次に、ＮＯＰ命令の挿入箇所の検出がプロセッサの処理スピードに与える影響について、実施例の構成と、伸長処理の後にＮＯＰ命令の検出を行ってＮＯＰ命令のデコード処理と実行処理とを停止させる構成とで比較検討した内容の説明をする。
【００６１】
図１０（ａ）と図１０（ｂ）には、ＮＯＰ命令の挿入箇所検出がプロセッサの動作周波数に与える影響を説明する図を示す。図１０（ａ）は実施例の場合、図１０（ｂ）は伸長処理の後にＮＯＰ命令の検出を行う場合のものである。
プロセッサコア２０の各動作ステージでクリティカルなパスを有する部分は、一般にデコードステージ（ＲＤ）および実行ステージ（ＥＸ）であり、命令伸長ステージ（ＩＦ１）の処理には時間的な余裕が少し生じる。
【００６２】
本発明を適用しようとしている一つの従来製品について具体的な時間長を示せば、命令伸長ステージ（ＩＦ１）の処理に必要な時間長は３．１７ｎｓ、デコードステージ（ＲＤ）と実行ステージ（ＥＸ）の処理に必要な時間長はそれぞれ３．３ｎｓとなる。そして、この製品の最大動作周波数は３００ＭＨとなる。
【００６３】
主要な回路構成は変えずにこの製品に本発明を適用した場合、図１０（ａ）に示すように、命令位置情報からＮＯＰ命令位置を検出して制御信号を出力するのに０．１ｎｓ、制御信号をデコード回路２２０〜２２３に動作クロックφｐを供給するゲーテッドクロック回路２２５〜２２８に伝播するのに１．２ｎｓ、ゲーテッドクロック回路２２５〜２２８からデコード回路２２０〜２２３の入力段に設けられたデータラッチ用のフリップフロップまでクロック信号が伝播するのに０．２ｎｓかかると概算できる。すなわち、ＮＯＰ命令位置の検出からデコード回路２２０〜２２３を停止するのに必要なタイミング増分は１．５ｎｓとなる。
【００６４】
しかしながら、これらの処理は、圧縮命令を伸長する処理と並行して行うことが出来るため、このタイミング増分１．５ｎｓは命令伸長ステージ（ＩＦ１）の処理時間の中に包含することができ、プロセッサの処理スピードに影響を与えない。
【００６５】
一方、命令伸長後にＮＯＰ命令の検出を行う方式では、ＮＯＰ命令の検出から制御信号を出力するに０．１ｎｓ、制御信号をクロックバッファまで伝播するのに０．２ｎ、クロックバッファからデコード回路２２０〜２２３の入力フリップフロップまで伝播するのに０．２ｎｓかかるとし、その合計のタイミング増分を０．５ｎｓと概算しても、これらの処理は、圧縮命令を伸長した後に行う必要があることから、このタイミング増分０．５ｎｓは命令伸長ステージ（ＩＦ１）の処理時間に加算され、命令伸長ステージ（ＩＦ１）の処理に必要な時間長は３．６７ｎｓとなる。この時間長はデコードステージ（ＲＤ）や実行ステージ（ＥＸ）の処理時間より長いものである。従って、このタイミング増分はプロセッサの処理スピードに影響して、その最高動作周波数は例えば２７２ＭＨｚなどと悪化する。
【００６６】
今後、配線材料の変更による信号伝播時間の低減と半導体プロセスの微細化によるトランジスタの高速化などにより、上記の命令伸長ステージ（ＩＦ１）の処理時間とデコードステージ（ＲＤ）や実行ステージ（ＥＸ）の処理時間は短縮し、互いの差も減少していくと考えられるので、上記のようなタイミング増分がプロセッサの処理スピードに与える影響は大きくなってしまう。
【００６７】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施例では、ＮＯＰ命令が挿入されていたフィールドに対してＮＯＰ命令を復元しないように構成したが、展開バッファ２１４にＮＯＰ命令の命令コードを発生させる回路を設け、命令位置情報デコーダ２１３からのデコード信号によってＮＯＰ命令の挿入位置にＮＯＰ命令を復元するように構成しても良い。
更に、圧縮命令においてＮＯＰ命令が挿入されていた箇所は、前回の命令コードが格納されたままに限らず、任意の値を挿入可能となるような構成としても良い。
【００６８】
更に、本実施例では、４命令コードの並列演算の構成を前提としているが、４命令コードに限ることなく、それ以上の複数命令コード数、それ以下の複数命令コード数であってもＮＯＰ命令のデコード処理と実行処理とを停止させて低消費電力化を図ることが可能となる。
また、特に限定されないが、ゲーテッドクロック回路２２５〜２２８とフリップフロップ２３５〜２３８はプロセッサコア２０内に配される。
【００６９】
また、この実施例は、ＮＯＰ命令を省いた圧縮命令を伸長した後にデコードと実行とを行う構成を前提にしているが、ＮＯＰ命令の挿入された非圧縮のＶＬＩＷ命令を実行するプロセッサにおいても、動作周波数を低下させずにＮＯＰ命令のデコード処理と実行処理とを停止させて低消費電力化を図ることも可能である。すなわち、プロセッサのパイプライン処理の１ステージとして、命令をプリフェッチする処理ステージを追加するとともに、該プリフェッチの処理ステージでＮＯＰ命令の検出を行い、その結果、ＮＯＰ命令が検出されたらデコーダ回路と実行回路とを停止させるように構成する。このような構成により、パイプライン処理のステージ数が１つ増えるが、プロセッサの動作周波数に影響を与えることなく、ＮＯＰ命令のデコード処理と実行処理とを停止させて低消費電力化を図ることが出来る。
【００７０】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるプロセッサを搭載したシステムＬＳＩについて説明したがこの発明はそれに限定されるものでなく、プロセッサ単体の半導体集積回路などに広く利用することが出来る。
【００７１】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、処理スピードに影響を与えることなく、アドレス変換テーブルにおける消費電力の低減が図れるという効果がある。
また、本発明に従うと、ＶＬＩＷ方式のプロセッサにおいて処理スピードに影響を与えることなくＮＯＰ命令に係る処理について消費電力の低減が図れるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施例のシステムＬＳＩの全体構成を示すブロック図である。
【図２】システムＬＳＩに内蔵されたアドレス変換バッファとその周辺の構成を示すブロック図である。
【図３】アドレス変換バッファのＴＡＧ記憶部とデータ記憶部の一部のメモリ構成を示す回路図である。
【図４】図２のクロックイネーブル生成回路の一部を構成する回路図である。
【図５】図５（ａ）は、ステータスレジスタのバリッドビットの値に応じてアドレス変換バッファが動的に停止制御される状態を説明するタイムチャート、図５（ｂ）はキャッシュストール信号によりアドレス変換バッファが動的に停止制御される状態を説明するタイムチャート、図５（ｃ）はメモリアクセスされるアドレスに応じてアドレス変換バッファが動的に停止制御される状態を説明するタイムチャートである。
【図６】図１のプロセッサコアにより命令を実行処理する過程を説明する図を示す。
【図７】ＶＬＩＷの圧縮命令のデータ構造を示す図である。
【図８】図１のプロセッサコアのパイプライン処理の内容を示す図である。
【図９】ＮＯＰ命令に係る処理停止により得られる消費電力の削減割合を表わすグラフである。
【図１０】図１０（ａ）は実施例のプロセッサコアにおいてデコード回路と実行回路とを停止させる制御がプロセッサの動作周波数に与える影響を説明する図、図１０（ｂ）は伸長処理の後にＮＯＰ命令を検出する比較例においてデコード回路と実行回路とを停止させる制御がプロセッサの動作周波数に与える影響を説明する図を行う場合のものである。
【符号の説明】
２０ プロセッサコア
２１ 命令ユニット
２２ 命令デコーダ
２３ 実行ユニット
２４ Ｉキャッシュ
２５ Ｄキャッシュ
６０ ＤＭＡコントローラ
１００ アドレス変換バッファ
１１０ ＴＬＢ主要部
１１１ タグ記憶部
１１２ データ記憶部
１１３ ゲーテッドクロック回路
１２０ 出力レジスタ
１３０ バイパス回路
１４０ クロックイネーブル生成回路
１４３ レジスタ
１４５，１４６Ａ，１４６Ｂ 比較器
１４７ 論理ゲート
１５０ ステータスレジスタ
２１０ 命令伸長回路
２１１ 命令バッファ
２１３ 命令位置情報デコーダ
２１４ 展開バッファ
２２０〜２２３ デコード回路
２２５〜２２８ ゲーテッドクロック回路
２３０〜２３３ 実行回路
２３５〜２３８ フリップフロップ
Claims (4)
- 論理アドレスを物理アドレスに変換するアドレス変換用記憶回路と、プロセッサと主記憶装置との間でデータアクセスを仲介するキャッシュメモリとを備えた半導体集積回路であって、
上記アドレス変換用記憶回路のうち少なくとも論理アドレスの上位ビットである論理ページアドレスが格納されるタグ記憶部と物理アドレスの上位ビットである物理ページアドレスが格納されるデータ記憶部とを含んだ回路部分をアクティブ又は非アクティブに切換え可能な切換え手段を備え、
上記切換え手段は、上記プロセッサのメモリアクセスにより上記キャッシュメモリでミスヒットと判定されてキャッシュメモリと主記憶装置との間でデータ転送が行われている間に、上記回路部分を非アクティブにするように構成されていることを特徴とする半導体集積回路。 - 主記憶装置へのアクセスモードが、上記アドレス変換用記憶回路のアドレス変換により仮想的なメモリ領域へのアクセスを行う仮想記憶アクセスモードと、仮想的なメモリ領域へのアクセスを行わない物理記憶アクセスモードとの何れかに設定可能な設定レジスタを備え、
上記切換え手段は、上記アクセスモードが上記物理記憶アクセスモードに設定されていることに基づき上記回路部分を非アクティブにするように構成されていることを特徴とする請求項１記載の半導体集積回路。 - 上記アドレス変換用記憶回路に前に入力された論理ページアドレスを保持するレジスタと、メモリアクセスを行う回路から出力された論理アドレスの論理ページアドレスと上記レジスタの値とを比較する第１比較器と、当該論理アドレスの残りの下位ビットであるページ内アドレスが論理ページアドレスにより示されるアドレス範囲の境界部分に含まれているか比較判定する第２比較器とを備え、
上記切換え手段は、上記第１比較器と上記第２比較器の比較結果に基づき論理ページアドレスが前回の論理アドレスのものと同一で且つページ内アドレスが上記境界部分に含まれない場合に上記回路部分を非アクティブにするように構成されていることを特徴とする請求項１又は２に記載の半導体集積回路。 - 上記アドレス変換用記憶回路の上記回路部分が使用されない期間に、上記切換え手段による制御によって上記アドレス変換用記憶回路へのクロック供給が停止されることを特徴とする請求項１〜３の何れかに記載の半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002216258A JP4026753B2 (ja) | 2002-07-25 | 2002-07-25 | 半導体集積回路 |
| US10/619,463 US7185171B2 (en) | 2002-07-25 | 2003-07-16 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002216258A JP4026753B2 (ja) | 2002-07-25 | 2002-07-25 | 半導体集積回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007187978A Division JP4404373B2 (ja) | 2007-07-19 | 2007-07-19 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004062280A JP2004062280A (ja) | 2004-02-26 |
| JP4026753B2 true JP4026753B2 (ja) | 2007-12-26 |
Family
ID=30767949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002216258A Expired - Fee Related JP4026753B2 (ja) | 2002-07-25 | 2002-07-25 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7185171B2 (ja) |
| JP (1) | JP4026753B2 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100506062B1 (ko) * | 2002-12-18 | 2005-08-05 | 주식회사 하이닉스반도체 | 복합형 메모리 장치 |
| US20050021925A1 (en) * | 2003-07-25 | 2005-01-27 | Clark Lawrence T. | Accessing in parallel stored data for address translation |
| US7644239B2 (en) | 2004-05-03 | 2010-01-05 | Microsoft Corporation | Non-volatile memory cache performance improvement |
| US7490197B2 (en) | 2004-10-21 | 2009-02-10 | Microsoft Corporation | Using external memory devices to improve system performance |
| WO2006129578A1 (en) * | 2005-05-30 | 2006-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US8914557B2 (en) * | 2005-12-16 | 2014-12-16 | Microsoft Corporation | Optimizing write and wear performance for a memory |
| US7509472B2 (en) | 2006-02-01 | 2009-03-24 | Sun Microsystems, Inc. | Collapsible front-end translation for instruction fetch |
| US7376807B2 (en) * | 2006-02-23 | 2008-05-20 | Freescale Semiconductor, Inc. | Data processing system having address translation bypass and method therefor |
| JP2007233730A (ja) * | 2006-03-01 | 2007-09-13 | Mitsubishi Electric Corp | 三次元グラフィック描画装置 |
| JP4747026B2 (ja) * | 2006-05-08 | 2011-08-10 | Ｏｋｉセミコンダクタ株式会社 | マイクロプロセッサ |
| JP4646854B2 (ja) * | 2006-05-25 | 2011-03-09 | 三洋電機株式会社 | 制御情報供給装置 |
| JP4646853B2 (ja) * | 2006-05-25 | 2011-03-09 | 三洋電機株式会社 | 制御情報供給装置 |
| KR100875836B1 (ko) * | 2007-03-23 | 2008-12-24 | 삼성전자주식회사 | 병렬 처리 ｖｌｉｗ 컴퓨터를 위한 인스트럭션 명령어 압축장치 및 그 방법 |
| US9710384B2 (en) * | 2008-01-04 | 2017-07-18 | Micron Technology, Inc. | Microprocessor architecture having alternative memory access paths |
| US8972958B1 (en) | 2012-10-23 | 2015-03-03 | Convey Computer | Multistage development workflow for generating a custom instruction set reconfigurable processor |
| JP4864840B2 (ja) | 2007-08-31 | 2012-02-01 | 株式会社東芝 | マイクロプロセッサ |
| JP5489402B2 (ja) * | 2007-11-02 | 2014-05-14 | 三菱電機株式会社 | 信号処理プロセッサ |
| US8631203B2 (en) * | 2007-12-10 | 2014-01-14 | Microsoft Corporation | Management of external memory functioning as virtual cache |
| US8032707B2 (en) | 2008-09-15 | 2011-10-04 | Microsoft Corporation | Managing cache data and metadata |
| US9032151B2 (en) | 2008-09-15 | 2015-05-12 | Microsoft Technology Licensing, Llc | Method and system for ensuring reliability of cache data and metadata subsequent to a reboot |
| US7953774B2 (en) | 2008-09-19 | 2011-05-31 | Microsoft Corporation | Aggregation of write traffic to a data store |
| US20100161888A1 (en) * | 2008-12-22 | 2010-06-24 | Unity Semiconductor Corporation | Data storage system with non-volatile memory using both page write and block program and block erase |
| KR101603751B1 (ko) * | 2010-02-18 | 2016-03-16 | 삼성전자주식회사 | 명령어 병렬 처리 컴퓨터를 위한 명령어 압축 장치 및 방법 |
| KR101781617B1 (ko) * | 2010-04-28 | 2017-09-25 | 삼성전자주식회사 | 통합 입출력 메모리 관리 유닛을 포함하는 시스템 온 칩 |
| US9710277B2 (en) * | 2010-09-24 | 2017-07-18 | Intel Corporation | Processor power management based on class and content of instructions |
| US9201652B2 (en) | 2011-05-03 | 2015-12-01 | Qualcomm Incorporated | Methods and apparatus for storage and translation of entropy encoded software embedded within a memory hierarchy |
| US10120692B2 (en) * | 2011-07-28 | 2018-11-06 | Qualcomm Incorporated | Methods and apparatus for storage and translation of an entropy encoded instruction sequence to executable form |
| KR101949417B1 (ko) * | 2011-12-02 | 2019-02-20 | 삼성전자주식회사 | 프로세서, 명령어 생성 장치 및 방법 |
| US10430190B2 (en) | 2012-06-07 | 2019-10-01 | Micron Technology, Inc. | Systems and methods for selectively controlling multithreaded execution of executable code segments |
| US10133557B1 (en) * | 2013-01-11 | 2018-11-20 | Mentor Graphics Corporation | Modifying code to reduce redundant or unnecessary power usage |
| US9330011B2 (en) * | 2013-09-20 | 2016-05-03 | Via Alliance Semiconductor Co., Ltd. | Microprocessor with integrated NOP slide detector |
| US10019260B2 (en) | 2013-09-20 | 2018-07-10 | Via Alliance Semiconductor Co., Ltd | Fingerprint units comparing stored static fingerprints with dynamically generated fingerprints and reconfiguring processor settings upon a fingerprint match |
| US10572263B2 (en) * | 2016-03-31 | 2020-02-25 | International Business Machines Corporation | Executing a composite VLIW instruction having a scalar atom that indicates an iteration of execution |
| US10853262B2 (en) | 2016-11-29 | 2020-12-01 | Arm Limited | Memory address translation using stored key entries |
| US9792958B1 (en) * | 2017-02-16 | 2017-10-17 | Micron Technology, Inc. | Active boundary quilt architecture memory |
| US10831673B2 (en) * | 2017-11-22 | 2020-11-10 | Arm Limited | Memory address translation |
| US10866904B2 (en) | 2017-11-22 | 2020-12-15 | Arm Limited | Data storage for multiple data types |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910006849A (ko) * | 1989-09-29 | 1991-04-30 | 미다 가쓰시게 | 반도체 집적회로 장치 |
| JP2936645B2 (ja) * | 1990-05-11 | 1999-08-23 | 松下電器産業株式会社 | 空気清浄器 |
| US5371880A (en) * | 1992-05-13 | 1994-12-06 | Opti, Inc. | Bus synchronization apparatus and method |
| JP3456768B2 (ja) * | 1994-09-28 | 2003-10-14 | 株式会社東芝 | アドレス変換装置 |
| JP2817679B2 (ja) * | 1995-09-20 | 1998-10-30 | 日本電気株式会社 | 半導体メモリ |
| JPH11134256A (ja) | 1997-10-31 | 1999-05-21 | Nec Corp | アドレス変換回路 |
| JP3447588B2 (ja) | 1998-11-12 | 2003-09-16 | Ｎｅｃエレクトロニクス株式会社 | メモリ管理装置、方法及びプログラムを記憶した記憶媒体 |
| JP3705022B2 (ja) | 1999-07-09 | 2005-10-12 | 株式会社日立製作所 | 低消費電力マイクロプロセッサおよびマイクロプロセッサシステム |
-
2002
- 2002-07-25 JP JP2002216258A patent/JP4026753B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-16 US US10/619,463 patent/US7185171B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004062280A (ja) | 2004-02-26 |
| US7185171B2 (en) | 2007-02-27 |
| US20040019762A1 (en) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4026753B2 (ja) | 半導体集積回路 | |
| US7657708B2 (en) | Methods for reducing data cache access power in a processor using way selection bits | |
| US7594131B2 (en) | Processing apparatus | |
| US6678797B2 (en) | Cache/smartcache with interruptible block prefetch | |
| TWI454909B (zh) | 減少記憶體裝置之功率消耗之記憶體裝置、方法及系統 | |
| US6697916B2 (en) | Cache with block prefetch and DMA | |
| JP3352598B2 (ja) | マイクロプロセッサ | |
| US6356990B1 (en) | Set-associative cache memory having a built-in set prediction array | |
| US6754781B2 (en) | Cache with DMA and dirty bits | |
| US6934811B2 (en) | Microprocessor having a low-power cache memory | |
| JPH07200399A (ja) | マイクロプロセッサ、およびマイクロプロセッサにおいてメモリにアクセスするための方法 | |
| US7650465B2 (en) | Micro tag array having way selection bits for reducing data cache access power | |
| JP2001195303A (ja) | 機能が並列に分散された変換索引バッファ | |
| JP2006522385A (ja) | マルチスレッドのコンピュータ処理を提供する装置および方法 | |
| US6240489B1 (en) | Method for implementing a pseudo least recent used (LRU) mechanism in a four-way cache memory within a data processing system | |
| US20120047311A1 (en) | Method and system of handling non-aligned memory accesses | |
| JP4404373B2 (ja) | 半導体集積回路 | |
| JPWO2006038258A1 (ja) | データプロセッサ | |
| US11080188B1 (en) | Method to ensure forward progress of a processor in the presence of persistent external cache/TLB maintenance requests | |
| KR100398954B1 (ko) | 멀티웨이 세트 연관 구조의 캐쉬 메모리 및 데이터 판독방법 | |
| US7076635B1 (en) | Method and apparatus for reducing instruction TLB accesses | |
| Petrov et al. | Dynamic tag reduction for low-power caches in embedded systems with virtual memory | |
| US20030126345A1 (en) | Method and apparatus for converting an external memory access into a local memory access in a processor core | |
| JP3559631B2 (ja) | 半導体メモリ及びデータ処理装置 | |
| JP2000285019A (ja) | キャッシュ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071004 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |