TW394872B - Address translation device - Google Patents
Address translation device Download PDFInfo
- Publication number
- TW394872B TW394872B TW084111420A TW84111420A TW394872B TW 394872 B TW394872 B TW 394872B TW 084111420 A TW084111420 A TW 084111420A TW 84111420 A TW84111420 A TW 84111420A TW 394872 B TW394872 B TW 394872B
- Authority
- TW
- Taiwan
- Prior art keywords
- address
- address conversion
- page number
- virtual
- conversion means
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1028—Power efficiency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/608—Details relating to cache mapping
- G06F2212/6082—Way prediction in set-associative cache
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
經濟部智慧財產局員工消費合作社印製 A7 B7___ 五、發明說明() 1 〔產業上之利用領域〕 本發明係爲有關位址變換裝置,特別是針對支援虛擬 記憶的微處理裝置,只以很低的消耗電力就可迅速的使其 執行位址變換的系統架構之位址變換裝置。 〔先行技術〕 針對一般的微處理裝置,係在主記憶裝置備有虛擬位 址與實際位址的全變換表。但是,每當在位址變換之時, 就存取至主記憶裝置的話,則耗費相當多的時間,而影響 到處理速度,所以使用如第3圖的方塊圖所示的位址變換 裝置。 如圖所示,TLB電路1係被構成爲:當供給虛擬頁 面編號2時,就會令其輸出實際頁面編號3。這是因爲, TL B電路1具有虛擬位址與實際位址的對應表,可利用 參照表而得出實際位址。 在一般的系統,以此T L B電路1實行幾乎全部的位 址變換。然貝[j,不以T L B電路1實行位址變換的話,結 果就是存取在主記億裝置的位址變換表。 不過,存取主記憶裝置的位址變換表的話,則如先前 所述,因處理速度變成非常緩慢,所以,有許多的試驗就 是針對如何提高以TL B電路1執行位址變換之準確率, 也就是命中率(hit rate)而設計的。 因此,就使用4通道的成組結合方式或是全結合方式 的T L B電路1 。 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) n I 1 ϋ n 1 1 ^1.-- 1 - n n I 一6, I n n I (請先間讀背面之注意事項再填寫本頁) 4 A7 _____________ B7 _ 五、發明說明() 2 第4圖係表示4通道的成組結合方式的位址變換裝置 的構成的方塊圖。針對該圖所示,記憶體陣列1 2 ,分別 具有4系統且呈並列的虛擬頁面位址保持記憶體1 0 a , •l〇b ,10c,10d與實際頁面位址保持記憶體 11a ,lib ,11c ’ lid。然且,當輸入虛擬頁 面編號2的話’則分別用比較器13a ,13b,13c ,1 3 d來比較虛擬頁面編號2與虛擬頁面位址保持記憶 體10a ,10b,l〇c ,l〇d的輸出,當該比較值 爲一致時,獲得一致信號14a,14b,14c, 14d,而以該一致信號使三態緩衝器15a,15b, 1 5 c,1 5 d作動,並且將實際頁面位址保持記憶體 lla ,lib ,11c ,lid的輸出作爲實際頁面編 號3。 〔發明所欲解決之課題〕 傳統的位址變換裝置,因爲是如上述之構成,所以並 列的實行4個位址比較,藉此得以提高了準確率,且因有 —部分是未存取主記憶裝置,而可提高處理速度,但卻有 消耗電力較大的問題。另外,若採用全結合方式的話,由 於位址比較係針對於被登錄的數量來執行,因而會有更增 大消耗電力的問題。 本發明的目的,係在於製得可解決上述傳統技術的問 題點,防止降低位址變換的準確率而確保處理速度,並且 能使其減低消耗電力之位址變換裝置。 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之汉意事項再填寫本頁) 裝 訂--------線 經濟部智慧財產局員工消費合作社印製 -5 - A7 A7 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A'l規格(210 X 297.公髮) B7_ 五、發明說明() 3 〔用以解決課題之手段〕 本發明之第1位址變換裝置’係製作成備有:以複數 _通道記憶虛擬位址與實際位址的對應之第1位址變換手段 :及記憶至少1個虛擬位址與對應該虛擬位址的實際位址 之第2位址變換手段;及一控制手段,係先比較成爲變換 對象的虛擬位址與前述第2位址變換手段的虛擬位址之對 應,此處若爲可執行位址變換的話,則抑制前述第1位址 變換手段之活性化,並自前述第2位址變換手段輸出實際 位址;若不能執行前述第2位址變換手段之位址變換的話 ,則將前述第1位址變換手段活性化,而自前述第1位址 變換手段輸出實際位址。 本發明的第2位址變換裝置,係製作成備有:以複數 通道記憶虛擬位址與實際位址的對應之位址變換手段;及 根據過去的位址變換之實績,而選擇性的存取前述位址變 換手段之複數通道,並且叫出對應於成爲變換對象的虛擬 位址其實際位址之控制手段。 〔作用〕 本發明的第1位址變換裝置,當被輸入作爲變換對象 的虛擬位址時,首先,比較作爲變換對象的虛擬位址與第 2位址變換手段的虛擬位址之對應,此處若能執行位址變 換的話,不將第1位址變換手段活性化,而自第2位址變 換手段輸出實際位址。只限於被判斷爲不能以第2位址變 -6 - ----------— J ί 裝------— —訂--------|線 — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 4 換手段執行位址變換的情況,才將第1位址變換手段活性 化,而使其輸出實際位址。藉此,可減低隨著第1位址變 換手段的活性化而消耗之電力。 本發明的第2位址變換裝置,係根據過去的位址變換 之業績,而選擇性的選取位址變換手段之複數通道,並且 叫出對應於作爲變換對象的虛擬位址之實際位址。藉此, 與存取整個位址變換手段的情況作比較,可抑制消耗電力 〔實施例〕 在說明本發明的實施例之前,先說明如何完成本發明 爲止的過程》 一般的位址變換,大部分係反復多次執行某個虛擬頁 面及其近傍的虛擬頁面之變換之後,才針對於頁面編號偏 離較遠的虛擬頁面進行變換。也就是說,針對於同一的假 想頁面持續進行變換的情形也不少。本發明者認識到且著 眼於這個以往許多人並未注意到事實,而完成了本發明, 其特徵在於:至少記憶住在最後變換過的虛擬頁面,在下 一次進行變換時,先比較欲進行變換的虛擬頁面與所記憶 的前次虛擬頁面,當兩者爲一致時,就不存取T L B電路 而立即進行變換,所以與存取T L B電路比較之下,可更 節省電力。依據本發明係較之一般的汎用裝置更能節省 10〜15%的電力》 以下’參照圖面說明本發明的實施例。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公沒) 一 7 — ----------—-~裝·!-----訂---------線' .1 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產曷員1-省費合阼:i印製 A7 ____B7___ 五、發明說明() 5 《實施例1》 第1圖係爲有關本發明的實施例的位址變換裝置之方 '塊圖’如圖所示,備有:可記億最後的位址變換之虛擬頁 面編號之虛擬頁面編號暫存器4,及記憶最後的位址變換 之實際頁面編號之實際頁面編號暫存器5 ,當被供給入假 想頁面編號2時,將該虛擬頁面編號2供給至TL B電路 1的同時,也供給至比較器6。在比較器6,係被供給假 想頁面編號暫存器4的輸出,當兩者不一致的情況,係輸 出不一致信號7。TLB電路1係根據從比較器6所輸出 的不一致信號7而被活性化,而執行對於虛擬頁面編號2 的位址變換後,輸出實際頁面編號8。多工器9 ,係根據 不一致信號7而自實際頁面編號暫存器5的輸出與TL B 電路1的輸出之中選擇一個作爲實際編號3予以輸出。 其次,說明上述的構成的動作。 在執行對於虛擬頁面編號2之位址變換的情況,首先 ,利用比較器6比較被記憶在虛擬頁面編號暫存器4之最 後的位址變換之虛擬頁面編號,與作爲欲進行位址轉換之 虛擬頁面編號2。 此一比較的結果,若兩者形成一致時,就不輸出不一 致信號7,多工器9則選擇實際頁面編號暫存器5的輸出 。其結果,輸出實際頁面編號暫存器5的輸出,被作爲物 理頁面編號3來輸出。 而且,此一情況,從比較器6係因不輸出不一致信號 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------^----------------^ — <諳先閱讀背面之注意事項再填寫本頁) 訂·--------線 -8 - 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) A7 ___B7__ 五、發明說明() 6 7 ’所以將該不一致信號7視爲活性化信號之T L B電路 1就不會被活性化。 另外,比較器6的比較結果,若兩者爲不一致的情況 ’,因輸出不一致信號7,所以將該不一致信號7視爲活性 化信號之T L B電路1就被活性化。其結果,T L B電路 1根據欲進行位址變換之虛擬頁面編號2,引用對照表, 而輸出實際頁面編號8。另外,多工器9根據不一致信號 7而選擇實際頁面編號8,所以來自丁 LB電路1的實際 頁面編號8被當成實際頁面編號3來輸出。 如上所述,依據實施例,虛擬頁面編號2若一致於儲 存在虛擬頁面編號暫存器4之最後的位址變換之虛擬頁面 編號的話,則不將TL B電路1活性化,可直接從實際頁 面編號暫存器5取得實際頁面編號3 ,所以可以減低因活 化該TL B電路1所消耗之電力。 並且,對於位址變換時的虛擬頁面編號2之虛擬頁面 編號暫存器4之準確率愈高,消耗電力減低則越有效果。 然而,在上述實施例’雖然係例示出將虛擬頁面編號 暫存器4與實際頁面編號暫存器5,及比較器6構成一個 系統設置之例,但是也可以製作成:保持著以往最後之複 數個的位址變換之虛擬頁面編號以及對應該等虛擬頁面編 號之實際位址編號。第5圖係例示參照最後以及使用在最 後第2個位址變換之虛擬頁面編號的情況之構成方式。 此樣的情況,當進行位址變換,而被供給虛擬頁面編 號2時,該虛擬頁面編號2若與被記憶在虛擬頁面編號暫 -9 - ------------震--------訂---------線 (請先閒讀背面之注意事項再填寫本頁) A7 B7 五、發明說明() 7 存器4之過去的複數個虛擬頁面編號中的任何一個一致之 情況,將不令TLB電路1活化,直接從實際頁面編號暫 存器5取出實際頁面編號3。而且,從這些的任何一個也 '未發現一致的情況,才開始將T L B電路1活性化。 依據此構成,因提高虛擬頁面編號2對於虛擬頁面編 號暫存器4之準確率,所以可降低活性化T L B電路1之 比率,進而可以減低消耗電力。 ~ 此外,該情況的比較器6的設置個數,較之被包含在 TL B電路1中的比較器個數還少,所以因比較器6所增 加的消耗電力,將較之活性化TL B電路1所需的消耗電 力還少。 此外,實施例1的構成,亦可有效的適用於全結合方 式的丁 L B電路。 《實施例.2》 第2圖係爲有關本發明的實施例2的位址變換裝置之 方塊圖,特別是例示4通道成組結合方式之T L B電路。 如圖所示,在記憶體陣列1 2中有4個系統,分別對 應地並列設置的虛擬頁面位址保持記憶體1 0 a ,1 〇 b ,10c ,10d與實際頁面位址保持記億體11a , lib,11c,lid。比較器 13a,13b, 13c,13d,當被供給虛擬頁面編號2時,將分別比 較虛擬頁面編號2與虛擬頁面位址保持記憶體1 〇 a , l〇b ,10c ,10d 之輸出。比較器 13a ,13b 本纸張尺度適用t國國家標準(CNS)A4規格(210 χ 297公釐) -------------裝--- (請先閱讀背面之注意事項再填寫本頁) 訂----- 線 經濟部智慧財產局員工消費合作社印製 -10 - A7
五、發明說明() 8 ,1 3 c ,1 3 d的比較結果所得到的—致信號i 4 & , 14b,14c ,14d,將被供給茧三態緩衝器15a ,,15c ,I5d,並將來自於實際頁面位址保 持記憶體11a ’ lib ’ lie ’ 的輸出作爲物 理頁面編號3予以輸出。而比較器1 3a ,1 3b, 13c ,13d的各輸出之一致信號14a ,i4b, 14c ’ 14d ’被供給至控制電路。然後,控制電 路 16 根據一致信號 14a,14b,,14d, 而產生活性化信號17 a,17b,i7C,,並 且控制比較器13a,13b,13c,13d之活性化 其次說明上述構成方式之動作。 執fr根據虛擬頁面編號2之位址變換的情況,首先_, 利用控制電路1 6對於在最後命中且經登記後的通道之比 較器13a ’ 13b ’ 13c或13d輸出活性化信號 17 a ’ 17b ’ 17 c或17d。然後,根據被控制電 -------------「裝·--I--丨訂--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 d b 3 ο 一—- IX 或, c a 3 ο 一—- τχ ’ 體 b 億 3 記 1 持 ’ 保 a 址 3 位 1 面 器頁 較擬 比虛 的的 擇應 選對 所所 6 較 1 比 路來 1 2 號 編t)出 面hi輸 頁 c d 擬確 3 虛準 1 與是或 出果 C 輸如 3 的,1 d 果, ο 結 b 1 的 3 或較 1 C 比, ο 該 a 3 時 器 較 比 使 則 號 信 致 ’ 持物 a 保爲 5 址作 --_ 位 以 器面出 衝頁輸 緩際的 態實 d 三的 1 過道 1 透通或 且該 C 並出 1 , 輸 1 d d , 4 5b IX ι-H rH 或或 1 c C , 4 5a 1* Tx , , 1 b b 體 4 5 億 1 1 記 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) -11 A7 B7 五、發明說明() 9 理頁面編號3。 然而,此處若是不準確(m i ss h i t )的情況’則利用 控制電路1 6的活性化信號1 7 a ,1 7 b ’ 1 7 c或 17d來活性化其他比較器13 a’ l3b ’ iSc或 1 3 d,若在於其他準確的話,則透過三態緩衝器1 5 a ,15b ,15c ,或15d,令該逋道的實際頁面位址 記憶體1 1 a ,1 lb,1 1 c或1 1 d的輸出作爲實際 頁面編號3來輸出。 此外,實施例2,雖然是4個通道的例子’但本發明 亦可適用在不同逋道數目的例子。再者’ ®施例12只是在 傳統的電路構成中追加入控制電路16就能實施’所以可 以降低額外消耗》 此外,實施例2的構成,雖然在全結合方式的丁^ B 電路中無法適用,但在成組結合方式的T L B電路’則能 有效的利用。 《實施例3》 實施例3的位址變換裝置,係將實施例1的想法適用 於實施例2的構成方式。也就是實施例2,雖然是例示利 用控制電路1 6來活化控制比較器1 3 a ,1 3 b, 1 3 c ’ 1 3 d的構成方式,但是也可在此構成方式中導 入實施例1的想法,也就是不利用控制電路1 6來控制比 較器13a ’ 13b ’ 13c ’ 13d,而是針對記憶體 陣列1 2的各通道進行控制其活性化來取代之。 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) (請先間讀背面之注意事項再填寫本頁)
'裝--------訂---I 線一 經濟部智慧財產局員工消費合作社印製 -12 -
經濟部智慧財產局員工消費合作社印製 A7 B7____五、發明說明() 10 依據此種的構成方式,先進行檢査是否爲最後準確命 中者以及是否爲已經登記過的通道之記億體存取,以及檢 査是否準確,若是準確的情況,就輸出該通道的實際頁面 ‘位址保持記憶體1 1 a ,1 1 b,1 1 C或1 1 d的輸出 ,以作爲實際頁面編號3。如果是不準確的情況 > 則執行 其他逋道的記憶體存取,並且檢查是否準確。 如上所述,針對每個記憶體陣列1 2的通道,控制活 性化的虛擬頁面位址保持記憶體1 0 a ,1 Ob,1 〇 c ,1 〇d或實際頁面位址保持記億體1 1 a,1 lb, 1 1 c ,1 1 d,藉此可縮小記億體陣列1 2的活性化的 部分,並且可以減低消耗電力。 〔發明之效果〕 如上所述,本發明的位址變換裝置,係著眼於「在最 後準確(hit)或是所登錄的位址變換與下一個位址變換 相同的概率非常的高」之情事,而一面抑制整體T L B電 路的活性化,一面執行位址變換,所以即使保持與通常的 T L B電路相同的登錄數或通道數,也不會降低準確率, 並且可以減低因T L B電路的活性化所消耗之電力。 〔圖面之簡單說明〕 第1圖係爲本發明實施例1的位址變換裝置之方塊圖 〇 第2圖係爲本發明實施例2的位址變換裝置之方塊圖 (請先閱讀背面之注意事項再填寫本頁) 線, 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 13 - 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明() 11 〇 第3圖係爲一般的TL B電路之方塊圖。 第4圖係爲傳統的位址變換裝置之方塊圖。 _ 第5圖係爲本發明實施例1的變形例之方塊圖。 〔圖號說明〕 1 : T L B電路 4:虛擬頁面編號暫存器 5:實際頁面編號暫存器 6, 13a, 13b, 13c, 13d:比較器 9 :多工器 10a ,10b,l〇c ,10d :虛擬頁面位址保 持記億體 11a ,lib,11c,lid :實際頁面位址保 持記億體 1 2 :記憶體陣列 15a ,15b,15c,15d :三態緩衝器 1 6 :控制電路 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公f ) ------------裝--------訂---------線 (請先閱讀背面之注意事項再填窝本頁) ] 14 -
Claims (1)
- 經濟部智慧財產局員工消費合作杜印製 A8 B8 C8 D8々、申請專利範圍 1 . 一種位址變換裝置,其特徵爲具備: 以複數通道記憶著虛擬位址與實際位址的對應關係之 第1位址變換手段,及 記億著最少一個的虛擬位址以及與該虛擬位址對應的 實際位址之第2位址變換手段,及 先比較被作爲變換對象的虛擬位址以及前述第2位址 變換手段之虛擬位址的對應,此處若能執行位址變換的話 ,則抑制前述第1位址變換手段之活性化,並且從前述第 2位址變換手段輸出實際位址,若不能利用前述第2位址 變換手段執行位址變換的話,則活性化前述第1位址變換 手段,而令前述第1位址變換手段輸出實際位址之控制手 段。 2 ·如申請專利範圍第1項之位址變換裝置,其中前 述控制手段,具有用以比較被作爲變換對象的虛擬位址以 及第2位址變換手段的虛擬位址之比較器, 前述第1位址變換手段,具有針對每一通道進行比較 被作爲變換對象的虛擬位址以及被記憶的虛擬位址之比較 器,且較之前述第1位址變換手段所具有之比較器的個數 ,前述控制手段所具有之比較器個數較少。 3 .如申請專利範圍第2項之位址變換裝置,其中將 被保持在前述第2位址變換手段之虛擬位址與實際位址所 有對應關係全部都保持在上述第1位址變換手段。 4 .如申請專利範圍第1項之位址變換裝置,其中前 述第1位址變換手段爲全結合(Full Associative)方式 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -IFi - -二 *^i In - 1- I- - --- - -1 I :水---- —-II - —^1 - - - - (請先閱讀背面之注意事項再填寫本頁) A8 B8 C8 D8 六、申請專利範圍 的T L B電路》 5 · —種位址變換裝置,其特徵爲具備: 以複數通道記憶著虛擬位址與實際位址的對應關係之 位址變換手段;及根據過去的位址變換的實績,而選擇性 的存取前述位址變換手段的複數個通道,並且叫出對應於 被作爲變換對象的虛擬位址之實際位址之控制手段。 6 .如申請專利範圍第5項之位址變換裝置,其中前 述控制手段,具備可選擇前述位址變換手段的複數個通道 之輸出之手段。’ 7 .如申請專利範圍第5項之位址變換裝置,其中前 述控制手段,具備可選擇性地活性化前述位址變換手段的 複數個通道之手段。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 16
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23368794A JP3456768B2 (ja) | 1994-09-28 | 1994-09-28 | アドレス変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW394872B true TW394872B (en) | 2000-06-21 |
Family
ID=16958972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW084111420A TW394872B (en) | 1994-09-28 | 1995-10-28 | Address translation device |
Country Status (5)
Country | Link |
---|---|
US (1) | US5860145A (zh) |
EP (2) | EP0704805A3 (zh) |
JP (1) | JP3456768B2 (zh) |
KR (1) | KR100245660B1 (zh) |
TW (1) | TW394872B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2917434B2 (ja) * | 1989-09-08 | 1999-07-12 | セイコーエプソン株式会社 | マスタースライス集積回路装置 |
US6233667B1 (en) * | 1999-03-05 | 2001-05-15 | Sun Microsystems, Inc. | Method and apparatus for a high-performance embedded memory management unit |
US6678815B1 (en) * | 2000-06-27 | 2004-01-13 | Intel Corporation | Apparatus and method for reducing power consumption due to cache and TLB accesses in a processor front-end |
KR100450675B1 (ko) * | 2002-03-19 | 2004-10-01 | 삼성전자주식회사 | 성능향상 및 전력소모를 감소시킬 수 있는 tlb |
JP4026753B2 (ja) | 2002-07-25 | 2007-12-26 | 株式会社日立製作所 | 半導体集積回路 |
US6938145B2 (en) * | 2002-12-04 | 2005-08-30 | Bull Hn Information Systems Inc. | Associative memory system with a multi-digit incrementable validity counter |
US7117290B2 (en) * | 2003-09-03 | 2006-10-03 | Advanced Micro Devices, Inc. | MicroTLB and micro tag for reducing power in a processor |
US7076635B1 (en) * | 2003-09-04 | 2006-07-11 | Advanced Micro Devices, Inc. | Method and apparatus for reducing instruction TLB accesses |
US7509472B2 (en) | 2006-02-01 | 2009-03-24 | Sun Microsystems, Inc. | Collapsible front-end translation for instruction fetch |
GR20130100707A (el) | 2013-12-23 | 2015-07-31 | Arm Limited, | Μεταφραση διευθυνσης σε μια συσκευη επεξεργασιας δεδομενων |
CN114116540B (zh) * | 2022-01-26 | 2022-04-12 | 广东省新一代通信与网络创新研究院 | 一种用于提高处理器页表缓冲性能的方法及系统 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4400774A (en) * | 1981-02-02 | 1983-08-23 | Bell Telephone Laboratories, Incorporated | Cache addressing arrangement in a computer system |
JPS60150148A (ja) * | 1983-09-22 | 1985-08-07 | デイジタル イクイプメント コ−ポレ−シヨン | 2レベル変換バツフアを用いた仮想アドレスマツピング |
US5237671A (en) * | 1986-05-02 | 1993-08-17 | Silicon Graphics, Inc. | Translation lookaside buffer shutdown scheme |
JPH0661066B2 (ja) * | 1986-10-20 | 1994-08-10 | 株式会社日立製作所 | 記憶制御装置 |
JPH01154261A (ja) * | 1987-12-11 | 1989-06-16 | Toshiba Corp | 情報処理装置 |
US5099415A (en) * | 1989-02-15 | 1992-03-24 | International Business Machines | Guess mechanism for virtual address translation |
JPH04215150A (ja) * | 1990-12-12 | 1992-08-05 | Nec Corp | アドレス変換装置 |
US5305444A (en) * | 1990-12-21 | 1994-04-19 | Sun Microsystems, Inc. | Apparatus for increasing the number of hits in a translation lookaside buffer including instruction address lookaside register |
JPH04328656A (ja) * | 1991-04-30 | 1992-11-17 | Toshiba Corp | キャッシュメモリ |
US5526504A (en) * | 1993-12-15 | 1996-06-11 | Silicon Graphics, Inc. | Variable page size translation lookaside buffer |
US6529519B1 (en) * | 1998-12-22 | 2003-03-04 | Koninklijke Philips Electronics N.V. | Prioritized-buffer management for fixed sized packets in multimedia application |
-
1994
- 1994-09-28 JP JP23368794A patent/JP3456768B2/ja not_active Expired - Fee Related
-
1995
- 1995-09-27 KR KR1019950032074A patent/KR100245660B1/ko not_active IP Right Cessation
- 1995-09-27 US US08/534,361 patent/US5860145A/en not_active Expired - Fee Related
- 1995-09-27 EP EP95115267A patent/EP0704805A3/en not_active Ceased
- 1995-09-27 EP EP01114798A patent/EP1276051A3/en not_active Withdrawn
- 1995-10-28 TW TW084111420A patent/TW394872B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH0895864A (ja) | 1996-04-12 |
EP1276051A3 (en) | 2009-03-11 |
JP3456768B2 (ja) | 2003-10-14 |
KR960011715A (ko) | 1996-04-20 |
EP0704805A2 (en) | 1996-04-03 |
US5860145A (en) | 1999-01-12 |
EP0704805A3 (en) | 1996-07-31 |
KR100245660B1 (ko) | 2000-02-15 |
EP1276051A2 (en) | 2003-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW394872B (en) | Address translation device | |
JPH05165715A (ja) | 情報処理装置 | |
JP3007475B2 (ja) | メモリ装置 | |
US4736287A (en) | Set association memory system | |
JPH0695972A (ja) | ディジタルコンピュータシステム | |
US5276829A (en) | Data processing system including cache memory for rapidly converting a logical address into a physical address using shared memory flag | |
US4827400A (en) | Segment descriptor present bit recycle and detect logic for a memory management unit | |
JPH0778466A (ja) | 半導体記憶装置 | |
EP0442474B1 (en) | Apparatus and method for controlling cache memory | |
GB2335764A (en) | Selective caching of memory accesses based on access history | |
JPH07153266A (ja) | Dram制御回路 | |
JP2503702B2 (ja) | アドレス変換装置 | |
JP2684752B2 (ja) | 拡張記憶制御方式 | |
JPH05120135A (ja) | キヤツシユ制御方式 | |
JPS623354A (ja) | キヤツシユメモリ・アクセス方式 | |
US20210286732A1 (en) | Multi-way cache memory access | |
KR0158488B1 (ko) | 마이크로 프로세서의 어드레스단자 축소 장치 및 방법 | |
JP2893915B2 (ja) | メモリ内蔵型半導体集積回路 | |
US5349652A (en) | Single chip integrated address manager with address translating unit | |
JPH0675860A (ja) | アドレス変換バッファ | |
JPH0567001A (ja) | キヤツシユメモリ回路 | |
JPH04262436A (ja) | アドレス変換緩衝回路 | |
JPH04346143A (ja) | キャッシュメモリ装置 | |
JPH03161852A (ja) | メモリ制御装置 | |
EP0291558A1 (en) | Present bit recycle and detect logic for a memory management unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |