KR930022214A - 다중처리기 컴퓨터 시스템의 응집성 카피-백 버퍼용 방법 및 장치 - Google Patents

다중처리기 컴퓨터 시스템의 응집성 카피-백 버퍼용 방법 및 장치 Download PDF

Info

Publication number
KR930022214A
KR930022214A KR1019930005794A KR930005794A KR930022214A KR 930022214 A KR930022214 A KR 930022214A KR 1019930005794 A KR1019930005794 A KR 1019930005794A KR 930005794 A KR930005794 A KR 930005794A KR 930022214 A KR930022214 A KR 930022214A
Authority
KR
South Korea
Prior art keywords
cache
memory
bus
main memory
dirty line
Prior art date
Application number
KR1019930005794A
Other languages
English (en)
Other versions
KR100294105B1 (ko
Inventor
엠. 헤이스 노오만
말라미 애덤
Original Assignee
마이클 에이치. 모리스
선 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 에이치. 모리스, 선 마이크로시스템즈 인코오퍼레이티드 filed Critical 마이클 에이치. 모리스
Publication of KR930022214A publication Critical patent/KR930022214A/ko
Application granted granted Critical
Publication of KR100294105B1 publication Critical patent/KR100294105B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0833—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means in combination with broadcast means (e.g. for invalidation or updating)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

다중처리기 시스템의 캐시응집성을 유지하는 방법 장치는 버스를 통해 결합하는 다수의 처리기 및 분배된 주메모리를 갖는다. 다수의 처리기 각각은 적어도 하나의 캐시유닛 및 기억버퍼에 결합되며, 상기 캐시유닛은 캐시메모리 및 그의 제어기를 구비한다. 각각의 캐시유닛은 독출동작에 연결되는 어드레스를 위한 버스상에 분배된 주메모리로 독출어드레스를 감시함으로써 참견한다. 캐시유닛은 기억버퍼에 더티선을 일차적으로 독출하고 캐시실패가 발생할때 분배된 주메모리로부터 새로운 선을 이차적으로 판독함으로써 더티선 및 그의 태그를 대치한다. 더티선은 분배된 주메모리에서 변경되는 것이 아니고 캐시유닛에서 변경된 선이다. 그 방법은 제1 캐시유닛에 의해 제1 캐시유닛이 캐시실패를 경험할때 그의 제1 기억버퍼로 더티선을 독출하고, 제1 캐시유닛에 의해 버스의 제어를 구하며, 그 버스를 통하는 제1 캐시유닛에 의해 분배된 주메모리로부터 새로운 선을 판독하고, 버스가 제1 캐시유닛에 이용될 수 있을 경우에는 분배된 주메모리로 더티선을 독출하고, 이용될 수 없을 경우에는 제1 캐시유닛이 제1 캐시유닛에 의해 제2 처리기로부터 참견하여 검사하고, 제2 캐시유닛으로부터의 어드레스와 더티선의 태그를 비교하며, 태그가 기억버퍼에 결합된 내용 어드레스화 메모리에 기억되고 히트된 경우 더티선을 갱신을 위한 제2 캐시유닛에 공급하는 단계를 포함한다.

Description

다중처리기 컴퓨터 시스템의 응집성 카피-백 버퍼용 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 다중처리기 컴퓨터 시스템의 간단한 블럭도이다.
제2도는 본 발명의 카피-백 기억버퍼의 간단한 블럭도이다.

Claims (8)

  1. 버스를 통해 결합하는 다수의 처리기와 분배된 주메모리를 가지며, 상기 다수의 처리기 각각이 적어도 하나의 캐시수단 및 기억버퍼를 결합하고, 상기 캐시수단은 각각의 상기 캐시수단이 독출동작과 관련된 어드레스를 위해 상기 버스에 대해 상기 분배된 주메모리로 상기 독출어드레스를 감시함으로써 참견하는 캐시메모리 및 그의 제어기를 구비하며, 상기 기억버퍼에 상기 더티선을 일차적으로 독출하고 캐시 실패가 발생할때 상기 분배된 주메모리로부터의 새로운 선을 이차적으로 판독함으로써 더티선 및 그의 태그를 상기 캐시수단이 대치하고, 상기 더티선이 캐시수단에서 변경되지만 상기 분배된 주메모리에서 변경되지 않는 다중처리기 시스템의 캐시응집성을 유지하는 방법에 있어서, 제1 캐시수단에 의해 상기 제1 캐시수단이 캐시실패를 경험할때 그의 제1 기억버퍼로 더티선을 독출하고, 상기 제1 캐시유닛에 의해 버스이 제어를 구하며, 상기 버스를 통하는 상기 제1 캐시유닛에 의해 상기 분배된 주메모리로부터 새로운 선을 판독하고, 상기 버스가 상기 제1 캐시수단에 이용될 수 있을 경우에는 상기 분배된 주메모리로부터 상기 더티선을 독출하고, 이용될 수 없을 경우에는 상기 제1 캐시수단이 제2 캐시수단에 의해 제2 처리기로부터 참견하여 검사하며, 상기 제2 캐시유닛으로부터의 어드레스와 상기 더티선의 태크를 비교하며, 상기 태그가 상기 기억버퍼에 결합된 내용어드레스화 메모리에 기억되고 히트된 경우 상기 더티선을 갱신을 위한 상기 제2 캐시수단에 공급하는 단계를 포함한 것을 특징으로 하는 다중처리기 시스템의 캐시 응집성 유지방법.
  2. 제1항에 있어서, 상기 제2 캐시수단이 상기 더티선을 상기 분배된 주메모리로 순차적으로 독출할때 상기 제1 기억버퍼에 상기 더티선을 플러시하는 단계를 추가로 포함한 것을 특징으로 하는 다중처리기 시스템의 캐시응집성 유지방법.
  3. 제1항에 있어서, 각각의 캐시수단이 테이타 및 명령캐시메모리를 포함한 것을 특징으로 하는 다중처리기 시스템의 캐시응집성 유지방법.
  4. 제3항에 있어서, 상기 캐시실패가 상기 제1 캐시수단에 결합된 상기 제1 처리기에 의한 데이타캐시 판독실패인 것을 특징으로 하는 다중처리기 시스템의 캐시응집성 유지방법.
  5. 버스를 통해 결합하는 다수의 처리기와 분배된 주메모리를 가지며, 상기 다수의 처리기 각각이 적어도 하나의 캐시수단 및 기억버퍼를 결합하고, 상기 캐시수단은 각각의 상기 캐시수단이 독출동작과 관련된 어드레스를 위해 상기 버스에 대해 상기 분배된 주메모리로 상기 독출어드레스를 감시함으로써 참견하는 캐시메모리 및 그의 제어기를 구비하며, 상기 기억버퍼에 상기 더티선을 일차적으로 독출하고 캐시 실패가 발생할때 상기 분배된 주메모리로부터 새로운 선을 이차적으로 판독함으로써 더티선 및 그의 태그를 상기 캐시수단이 대치하고, 상기 더티선이 캐시수단에서 변경되지만 상기 분배된 주메모리에서 변경되지 않는 다중처리기 시스템의 캐시응집성을 유지하는 장치에 있어서, 제1 캐시수단에 의해 상기 제1 캐시수단이 캐시실패를 경험할때 그의 제1 기억버퍼로 더티선을 독출하고, 상기 제1 캐시유닛에 의해 버스의 제어를 구하는 수단과, 상기 버스를 통하는 상기 제1 캐시유닛에 의해 상기 분배된 주메모리로부터 새로운 선을 판독하는 수단과, 상기 버스가 상기 제1 캐시수단에 이용될수 있을 경우에는 상기 분배된 주메모리로부터 상기 더티선을 독출하고, 이용될 수 없을 경우에는 상기 제1 캐시수단이 제2 캐시수단에 의해 제2 처리기로부터 참견하여 검사하는 수단과, 상기 제2 캐시유닛으로부터의 어드레스와 상기 더티선의 태크를 비교하며, 상기 캐그가 상기 기억버퍼에 결합된 내용어드레스화 메모리에 기억되고 히트된 경우 상기 더티선을 갱신을 위한 상기 제2 캐시수단에 공급하는 수단을 포함한 것을 특징으로 하는 다중처리기 시스템의 캐시응집성을 유지장치.
  6. 제5항에 있어서, 상기 제2 캐시수단이 상기 더티선을 상기 분배된 주메모리로 순차적으로 독출할때 상기 제1 기억버퍼에 상기 더티선을 플러시하는 수단을 추가로 포함한 것을 특징으로 하는 다중처리기 시스템의 캐시응집성 유지장치.
  7. 제5항에 있어서, 각각의 캐시수단이 데이타 및 명령캐시메모리를 포함한 것을 특징으로 하는 다중처리기 시스템의 캐시응집성 유지장치.
  8. 제7항에 있어서, 상기 캐시실패가 상기 제1 캐시수단에 결합된 상기 제1 처리기에 의한 데이타캐시 판독실패인 것을 특징으로 하는 다중처리기 시스템의 캐시응집성 유지장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930005794A 1992-04-29 1993-04-07 멀티 프로세서 컴퓨터 시스템의 일관성 카피-백 버퍼용 방법 및 장치 KR100294105B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US87566892A 1992-04-29 1992-04-29
US875,668 1992-04-29

Publications (2)

Publication Number Publication Date
KR930022214A true KR930022214A (ko) 1993-11-23
KR100294105B1 KR100294105B1 (ko) 2001-09-17

Family

ID=25366171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930005794A KR100294105B1 (ko) 1992-04-29 1993-04-07 멀티 프로세서 컴퓨터 시스템의 일관성 카피-백 버퍼용 방법 및 장치

Country Status (3)

Country Link
US (1) US5708792A (ko)
JP (1) JPH0619786A (ko)
KR (1) KR100294105B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5829029A (en) * 1996-12-18 1998-10-27 Bull Hn Information Systems Inc. Private cache miss and access management in a multiprocessor system with shared memory
US5900016A (en) * 1997-04-02 1999-05-04 Opti Inc. System for using a cache memory with a write-back architecture
US5946709A (en) * 1997-04-14 1999-08-31 International Business Machines Corporation Shared intervention protocol for SMP bus using caches, snooping, tags and prioritizing
US5900017A (en) * 1997-05-14 1999-05-04 International Business Machines Corporation Snooping a variable number of cache addresses in a multiple processor system by a single snoop request
US6078992A (en) * 1997-12-05 2000-06-20 Intel Corporation Dirty line cache
US6442597B1 (en) 1999-07-08 2002-08-27 International Business Machines Corporation Providing global coherence in SMP systems using response combination block coupled to address switch connecting node controllers to memory
US6779036B1 (en) 1999-07-08 2004-08-17 International Business Machines Corporation Method and apparatus for achieving correct order among bus memory transactions in a physically distributed SMP system
US6467012B1 (en) 1999-07-08 2002-10-15 International Business Machines Corporation Method and apparatus using a distributed system structure to support bus-based cache-coherence protocols for symmetric multiprocessors
US6591348B1 (en) 1999-09-09 2003-07-08 International Business Machines Corporation Method and system for resolution of transaction collisions to achieve global coherence in a distributed symmetric multiprocessor system
US6587930B1 (en) 1999-09-23 2003-07-01 International Business Machines Corporation Method and system for implementing remstat protocol under inclusion and non-inclusion of L1 data in L2 cache to prevent read-read deadlock
US6725307B1 (en) 1999-09-23 2004-04-20 International Business Machines Corporation Method and system for controlling data transfers with physical separation of data functionality from address and control functionality in a distributed multi-bus multiprocessor system
US6457085B1 (en) 1999-11-04 2002-09-24 International Business Machines Corporation Method and system for data bus latency reduction using transfer size prediction for split bus designs
US6684279B1 (en) 1999-11-08 2004-01-27 International Business Machines Corporation Method, apparatus, and computer program product for controlling data transfer
US6535941B1 (en) 1999-11-08 2003-03-18 International Business Machines Corporation Method and apparatus for avoiding data bus grant starvation in a non-fair, prioritized arbiter for a split bus system with independent address and data bus grants
US6523076B1 (en) 1999-11-08 2003-02-18 International Business Machines Corporation Method and apparatus for synchronizing multiple bus arbiters on separate chips to give simultaneous grants for the purpose of breaking livelocks
US6516379B1 (en) 1999-11-08 2003-02-04 International Business Machines Corporation Method and apparatus for transaction pacing to reduce destructive interference between successive transactions in a distributed symmetric multiprocessor system
US6606676B1 (en) 1999-11-08 2003-08-12 International Business Machines Corporation Method and apparatus to distribute interrupts to multiple interrupt handlers in a distributed symmetric multiprocessor system
US6529990B1 (en) 1999-11-08 2003-03-04 International Business Machines Corporation Method and apparatus to eliminate failed snoops of transactions caused by bus timing conflicts in a distributed symmetric multiprocessor system
US7529799B2 (en) 1999-11-08 2009-05-05 International Business Machines Corporation Method and apparatus for transaction tag assignment and maintenance in a distributed symmetric multiprocessor system
US6542949B1 (en) 1999-11-08 2003-04-01 International Business Machines Corporation Method and apparatus for increased performance of a parked data bus in the non-parked direction
US6385701B1 (en) * 1999-11-19 2002-05-07 International Business Machines Corporation Method, system and program products for sharing data between varied clients using token management
US6484238B1 (en) 1999-12-20 2002-11-19 Hewlett-Packard Company Apparatus and method for detecting snoop hits on victim lines issued to a higher level cache
US7464227B2 (en) * 2002-12-10 2008-12-09 Intel Corporation Method and apparatus for supporting opportunistic sharing in coherent multiprocessors
US7127562B2 (en) * 2003-06-11 2006-10-24 International Business Machines Corporation Ensuring orderly forward progress in granting snoop castout requests
US8904115B2 (en) * 2010-09-28 2014-12-02 Texas Instruments Incorporated Cache with multiple access pipelines
KR102570030B1 (ko) * 2023-04-19 2023-08-28 메티스엑스 주식회사 멀티프로세서 시스템 및 이의 데이터 관리 방법
KR102641481B1 (ko) * 2023-04-19 2024-02-28 메티스엑스 주식회사 멀티프로세서 시스템 및 이의 데이터 관리 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3949368A (en) * 1974-01-23 1976-04-06 Data General Corporation Automatic data priority technique
US4055851A (en) * 1976-02-13 1977-10-25 Digital Equipment Corporation Memory module with means for generating a control signal that inhibits a subsequent overlapped memory cycle during a reading operation portion of a reading memory cycle
US4567578A (en) * 1982-09-08 1986-01-28 Harris Corporation Cache memory flush scheme
US4750154A (en) * 1984-07-10 1988-06-07 Prime Computer, Inc. Memory alignment system and method
US5185878A (en) * 1988-01-20 1993-02-09 Advanced Micro Device, Inc. Programmable cache memory as well as system incorporating same and method of operating programmable cache memory
GB8814077D0 (en) * 1988-06-14 1988-07-20 Int Computers Ltd Data memory system
US4928225A (en) * 1988-08-25 1990-05-22 Edgcore Technology, Inc. Coherent cache structures and methods
US5119485A (en) * 1989-05-15 1992-06-02 Motorola, Inc. Method for data bus snooping in a data processing system by selective concurrent read and invalidate cache operation
JPH0711793B2 (ja) * 1989-07-13 1995-02-08 株式会社東芝 マイクロプロセッサ
US5197144A (en) * 1990-02-26 1993-03-23 Motorola, Inc. Data processor for reloading deferred pushes in a copy-back data cache
US5228134A (en) * 1991-06-04 1993-07-13 Intel Corporation Cache memory integrated circuit for use with a synchronous central processor bus and an asynchronous memory bus
US5386579A (en) * 1991-09-16 1995-01-31 Integrated Device Technology, Inc. Minimum pin-count multiplexed address/data bus with byte enable and burst address counter support microprocessor transmitting byte enable signals on multiplexed address/data bus having burst address counter for supporting signal datum and burst transfer

Also Published As

Publication number Publication date
JPH0619786A (ja) 1994-01-28
KR100294105B1 (ko) 2001-09-17
US5708792A (en) 1998-01-13

Similar Documents

Publication Publication Date Title
KR930022214A (ko) 다중처리기 컴퓨터 시스템의 응집성 카피-백 버퍼용 방법 및 장치
US5214770A (en) System for flushing instruction-cache only when instruction-cache address and data-cache address are matched and the execution of a return-from-exception-or-interrupt command
KR910014814A (ko) 가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지 장치
JPH0668735B2 (ja) キヤツシユメモリ−
KR870006471A (ko) 고속 캐쉬 시스템
US7925836B2 (en) Selective coherency control
KR960008546A (ko) 2-웨이 세트연관 캐시메모리
JPH08272693A (ja) 仮想アドレスについてのキャッシュ可能性属性ビットを備えた変換テーブル・エントリ及びそのビットを用いた仮想アドレスの参照方法並びにその仮想アドレスの参照装置
KR960024987A (ko) 축소된 요구 블로킹을 갖는 캐시메모리
KR890017609A (ko) 멀티프로세서 데이타 처리시스템 및 그것에 사용되는 캐시장치
KR910017286A (ko) 캐쉬 및 프리페치 버퍼를 갖는 데이타 처리 시스템 및 방법
KR960015368A (ko) 데이타 프로세싱 시스템
KR900000771A (ko) 병렬처리장치
KR850004822A (ko) 버퍼 기억장치 제어시스템
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
CA1322421C (en) Storage control system in a computer system
US5619673A (en) Virtual access cache protection bits handling method and apparatus
US6397305B1 (en) Method and apparatus for controlling shared memory access
JPS60237553A (ja) キヤツシユコヒ−レンスシステム
US6397295B1 (en) Cache mechanism for shared resources in a multibus data processing system
KR900018819A (ko) 캐시 메모리 액세스 장치 및 방법
US5907853A (en) Method and apparatus for maintaining duplicate cache tags with selectable width
JPH03230238A (ja) キャッシュメモリ制御方式
EP0533373A2 (en) Computer system having cache memory
JPH10222423A (ja) キャッシュメモリ制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee