JPH05257861A - 多ポートメモリ - Google Patents
多ポートメモリInfo
- Publication number
- JPH05257861A JPH05257861A JP8783092A JP8783092A JPH05257861A JP H05257861 A JPH05257861 A JP H05257861A JP 8783092 A JP8783092 A JP 8783092A JP 8783092 A JP8783092 A JP 8783092A JP H05257861 A JPH05257861 A JP H05257861A
- Authority
- JP
- Japan
- Prior art keywords
- address
- microcomputer
- port memory
- memory
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 多ポートメモリに他方のマイコンからアクセ
ス不可能な空間を作ることにより、そこにマイコンのプ
ログラムを置き、プログラムメモリの実装を減らす。 【構成】 マイコンＡ １１１のアドレスバスＡ １１４
の本数がマイコンＢ １１２のアドレスバスＢ １１５の
本数より多い場合、多ポートメモリセル１０１にマイコ
ンＢがアクセス不可能な空間１１０ができる。ここにマ
イコンＡ １１１の全てのプログラムを置くことによ
り、プログラムメモリの実装が減ることになる。
ス不可能な空間を作ることにより、そこにマイコンのプ
ログラムを置き、プログラムメモリの実装を減らす。 【構成】 マイコンＡ １１１のアドレスバスＡ １１４
の本数がマイコンＢ １１２のアドレスバスＢ １１５の
本数より多い場合、多ポートメモリセル１０１にマイコ
ンＢがアクセス不可能な空間１１０ができる。ここにマ
イコンＡ １１１の全てのプログラムを置くことによ
り、プログラムメモリの実装が減ることになる。
Description
【０００１】
【産業上の利用分野】本発明はマイコン応用システム、
特に多ポートメモリに関する。
特に多ポートメモリに関する。
【０００２】
【従来の技術】従来の多ポートメモリの回路ブロック図
を図３、多ポートメモリをアクセスできるアドレス範囲
を図４に示す。多ポートメモリをアクセスする場合、マ
イコンＡ １１１からアドレスが出力される。出力され
たアドレスはアドレスバスＣ ３０２を通り、多ポート
メモリに入力される。
を図３、多ポートメモリをアクセスできるアドレス範囲
を図４に示す。多ポートメモリをアクセスする場合、マ
イコンＡ １１１からアドレスが出力される。出力され
たアドレスはアドレスバスＣ ３０２を通り、多ポート
メモリに入力される。
【０００３】アクセス調停回路Ａ １０８ａはマイコン
Ａ １１１の制御信号Ａ １１６とマイコンＢ １１２の
制御信号Ｂ １１７で制御されている。ここでマイコン
Ｂ １１２が多ポートメモリＡ １１３ａに対してアクセ
スしようとする場合は、マイコンＡ １１１が多ポート
メモリをアクセス中かどうかを制御信号Ｂ １１７で確
認しマイコンＡ １１１がアクセス中でなければアドレ
スをアドレスバスＢ １１５を通じて多ポートメモリＡ
１１３ａへ入力する。
Ａ １１１の制御信号Ａ １１６とマイコンＢ １１２の
制御信号Ｂ １１７で制御されている。ここでマイコン
Ｂ １１２が多ポートメモリＡ １１３ａに対してアクセ
スしようとする場合は、マイコンＡ １１１が多ポート
メモリをアクセス中かどうかを制御信号Ｂ １１７で確
認しマイコンＡ １１１がアクセス中でなければアドレ
スをアドレスバスＢ １１５を通じて多ポートメモリＡ
１１３ａへ入力する。
【０００４】多ポートメモリ内のメモリセルＡ １０１
ａをアクセスする場合は、上位のアドレスバスによりア
ドレス空間を指定し、下位のアドレスバスによりアクセ
スしたいアドレスを指定する。
ａをアクセスする場合は、上位のアドレスバスによりア
ドレス空間を指定し、下位のアドレスバスによりアクセ
スしたいアドレスを指定する。
【０００５】アドレスバスＣ ３０２とアドレスバスＢ
１１５が同じ本数のとき、マイコンＡ １１１とマイコ
ンＢ １１２が多ポートメモリ内のメモリセルＡ １０１
ａをアクセスできるアドレス範囲は、等しくなる。多ポ
ートメモリ内のメモリセルＡ１０１ａをアクセスできる
アドレス範囲は、マイコンＡ １１１が多ポートメモリ
に対して出力するアドレスバスＣ（Ｈ）３０１とアドレ
スバスＢ（Ｌ）１０６のアドレスバスを加算した本数を
ｎ本、マイコンＢ １１２が多ポートメモリに対して出
力するアドレスバスＢ（Ｈ）１０５とアドレスバスＢ
（Ｌ）１０６のアドレスバスを加算した本数をｍ本とし
た場合、０番地から（２のｎ乗−１）番地（＝２のｍ乗
−１番地）４０１となる。
１１５が同じ本数のとき、マイコンＡ １１１とマイコ
ンＢ １１２が多ポートメモリ内のメモリセルＡ １０１
ａをアクセスできるアドレス範囲は、等しくなる。多ポ
ートメモリ内のメモリセルＡ１０１ａをアクセスできる
アドレス範囲は、マイコンＡ １１１が多ポートメモリ
に対して出力するアドレスバスＣ（Ｈ）３０１とアドレ
スバスＢ（Ｌ）１０６のアドレスバスを加算した本数を
ｎ本、マイコンＢ １１２が多ポートメモリに対して出
力するアドレスバスＢ（Ｈ）１０５とアドレスバスＢ
（Ｌ）１０６のアドレスバスを加算した本数をｍ本とし
た場合、０番地から（２のｎ乗−１）番地（＝２のｍ乗
−１番地）４０１となる。
【０００６】
【発明が解決しようとする課題】従来、多ポートメモリ
を組み込んだマイコン応用システムにおいて、マイコン
ＡではマイコンＢとやりとりするデータ以外に独自にワ
ークのためのメモリが必要であり、このため多ポートメ
モリとは別にマイコン自身が実行するプログラム用のメ
モリを必要としていた。
を組み込んだマイコン応用システムにおいて、マイコン
ＡではマイコンＢとやりとりするデータ以外に独自にワ
ークのためのメモリが必要であり、このため多ポートメ
モリとは別にマイコン自身が実行するプログラム用のメ
モリを必要としていた。
【０００７】マイコン応用システムがＩＣパッケージの
実装の都合によりメモリパッケージを多数搭載できない
場合、多ポートメモリの一部のメモリを使用できないた
め、メモリ容量を制限したり、マイコン応用システムの
形状を大きくして対応するという問題点がある。
実装の都合によりメモリパッケージを多数搭載できない
場合、多ポートメモリの一部のメモリを使用できないた
め、メモリ容量を制限したり、マイコン応用システムの
形状を大きくして対応するという問題点がある。
【０００８】本発明の目的は、パッケージを増やすこと
なく、多ポートメモリ中にプログラムメモリを置くこと
ができるようにした多ポートメモリを提供することにあ
る。
なく、多ポートメモリ中にプログラムメモリを置くこと
ができるようにした多ポートメモリを提供することにあ
る。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る多ポートメモリは、第一のマイコンよ
り多ポートメモリに対し出力されるアドレスバスＡと、
第一のマイコンと多ポートメモリのデータ授受をするた
めのデータバスＡと、第一のマイコンと異なる第二のマ
イコンが同じ多ポートメモリをアクセスするためのアド
レスバスＡよりアドレス本数が１本以上少ないアドレス
バスＢと、第二のマイコンと多ポートメモリのデータ授
受をするためのデータバスＢと、アドレスバスＡとアド
レスバスＢが同時にアクセスを起こした場合にアクセス
を調停するアクセス調停回路とを有するものである。
め、本発明に係る多ポートメモリは、第一のマイコンよ
り多ポートメモリに対し出力されるアドレスバスＡと、
第一のマイコンと多ポートメモリのデータ授受をするた
めのデータバスＡと、第一のマイコンと異なる第二のマ
イコンが同じ多ポートメモリをアクセスするためのアド
レスバスＡよりアドレス本数が１本以上少ないアドレス
バスＢと、第二のマイコンと多ポートメモリのデータ授
受をするためのデータバスＢと、アドレスバスＡとアド
レスバスＢが同時にアクセスを起こした場合にアクセス
を調停するアクセス調停回路とを有するものである。
【００１０】
【作用】多ポートメモリに他方のマイコンからアクセス
不可能な空間を作り、そこにマイコンのプログラムを置
き、プログラムメモリの実装を減らす。
不可能な空間を作り、そこにマイコンのプログラムを置
き、プログラムメモリの実装を減らす。
【００１１】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例を示す回路ブロック図、
図２は、本発明による多ポートメモリアドレス空間を示
す図である。
る。図１は、本発明の一実施例を示す回路ブロック図、
図２は、本発明による多ポートメモリアドレス空間を示
す図である。
【００１２】図１において、本実施例では、マイコンＡ
１１１より多ポートメモリセル１０１に対して出力さ
れるアドレスバスＡ １１４と、マイコンＡ １１１と多
ポートメモリセル１０１とのデータ授受をするためのデ
ータバスＡ １０４と、マイコンＢ １１２より多ポート
メモリセル１０１に対して出力されるアドレスバスＢ
（アドレスバスＡ １１４よりアドレス本数が１本以上
少ない）１１５と、マイコンＢ １１２と多ポートメモ
リセル１０１とのデータ授受をするためのデータバスＢ
１０７と、アドレスバスＡ １１４とアドレスバスＢ
１１５が同時にアクセスを起こした場合にアクセスを調
停するアクセス調停回路１０８とを有している。
１１１より多ポートメモリセル１０１に対して出力さ
れるアドレスバスＡ １１４と、マイコンＡ １１１と多
ポートメモリセル１０１とのデータ授受をするためのデ
ータバスＡ １０４と、マイコンＢ １１２より多ポート
メモリセル１０１に対して出力されるアドレスバスＢ
（アドレスバスＡ １１４よりアドレス本数が１本以上
少ない）１１５と、マイコンＢ １１２と多ポートメモ
リセル１０１とのデータ授受をするためのデータバスＢ
１０７と、アドレスバスＡ １１４とアドレスバスＢ
１１５が同時にアクセスを起こした場合にアクセスを調
停するアクセス調停回路１０８とを有している。
【００１３】アドレスバスＡ（Ｈ）１０２とアドレスバ
スＢ（Ｈ）１０５の本数が異なり、アドレスバスＡ
（Ｌ）１０３とアドレスバスＢ（Ｌ）１０６の本数が同
じ場合、アドレスバスＡ（Ｈ）１０２とアドレスバスＡ
（Ｌ）１０３を合わせたアドレスバスの本数をｎ本、ア
ドレスバスＢ（Ｈ）１０５とアドレスバスＢ（Ｌ）１０
６を合わせたアドレスバスの本数をｍ本とすると、マイ
コンＡ １１１が多ポートメモリセル１０１にデータを
アクセスできるアドレス空間は０番地から２のｎ乗−１
番地２０４、マイコンＢ １１２が多ポートメモリセル
１０１にデータをアクセスできるアドレス空間は０番地
から２のｍ乗−１番地２０３となる。
スＢ（Ｈ）１０５の本数が異なり、アドレスバスＡ
（Ｌ）１０３とアドレスバスＢ（Ｌ）１０６の本数が同
じ場合、アドレスバスＡ（Ｈ）１０２とアドレスバスＡ
（Ｌ）１０３を合わせたアドレスバスの本数をｎ本、ア
ドレスバスＢ（Ｈ）１０５とアドレスバスＢ（Ｌ）１０
６を合わせたアドレスバスの本数をｍ本とすると、マイ
コンＡ １１１が多ポートメモリセル１０１にデータを
アクセスできるアドレス空間は０番地から２のｎ乗−１
番地２０４、マイコンＢ １１２が多ポートメモリセル
１０１にデータをアクセスできるアドレス空間は０番地
から２のｍ乗−１番地２０３となる。
【００１４】アドレスバスＡ １１４の本数ｎ本とアド
レスバスＢ １１５の本数ｍ本の関係が、ｎ＞ｍとなる
ような場合、アドレスバスＡ １１４だけがデータをア
クセスできる多ポートメモリ内のメモリセル１０１のア
ドレス空間は、２のｍ乗番地〜２のｎ乗−１番地であ
る。２のｍ乗番地〜２のｎ乗−１番地のアドレス空間２
０２は、マイコンＢ １１２からはデータのアクセスが
できないため、マイコンＡ１１１のプログラムエリアと
しても使用でき、マイコンＡ １１１のメモリ容量が２
のｍ乗−２のｎ乗増えることになる。
レスバスＢ １１５の本数ｍ本の関係が、ｎ＞ｍとなる
ような場合、アドレスバスＡ １１４だけがデータをア
クセスできる多ポートメモリ内のメモリセル１０１のア
ドレス空間は、２のｍ乗番地〜２のｎ乗−１番地であ
る。２のｍ乗番地〜２のｎ乗−１番地のアドレス空間２
０２は、マイコンＢ １１２からはデータのアクセスが
できないため、マイコンＡ１１１のプログラムエリアと
しても使用でき、マイコンＡ １１１のメモリ容量が２
のｍ乗−２のｎ乗増えることになる。
【００１５】このアドレス空間にマイコンＡ １１１の
全てのプログラムを置くことにより、パッケージを増や
すことなくプログラムメモリと多ポートメモリが実装で
きる。
全てのプログラムを置くことにより、パッケージを増や
すことなくプログラムメモリと多ポートメモリが実装で
きる。
【００１６】
【発明の効果】以上説明したように本発明によれば、多
ポートメモリに他方のマイコンからデータのリード／ラ
イトができないメモリ空間に、アドレスバスの多いマイ
コンの全てのプログラムを置くことにより、パッケージ
を増やすことなく、多ポートメモリの中にプログラムメ
モリを置くことができる。
ポートメモリに他方のマイコンからデータのリード／ラ
イトができないメモリ空間に、アドレスバスの多いマイ
コンの全てのプログラムを置くことにより、パッケージ
を増やすことなく、多ポートメモリの中にプログラムメ
モリを置くことができる。
【図１】本発明の多ポートメモリの回路ブロック図であ
る。
る。
【図２】本発明の多ポートメモリのメモリアドレス空間
を示す図である。
を示す図である。
【図３】従来の多ポートメモリの回路ブロック図であ
る。
る。
【図４】従来の多ポートメモリのメモリアドレス空間を
示す図である。
示す図である。
１０１ 多ポートメモリセル １０２ アドレスバスＡ（Ｈ） １０３ アドレスバスＡ（Ｌ） １０４ データバスＡ １０５ アドレスバスＢ（Ｈ） １０６ アドレスバスＢ（Ｌ） １０７ データバスＢ １０８ アクセス調停回路 １０９ アドレスバスＡ，Ｂがアクセスできるアトレス
範囲 １１０ アドレスバスＡだけがアクセスできるアドレス
範囲 １１１ マイコンＡ １１２ マイコンＢ １１３ 多ポートメモリ １１４ アドレスバスＡ １１５ アドレスバスＢ １１６ 制御信号Ａ １１７ 制御信号Ｂ ２０１ ＣＰＵＡ，ＵＰＵＢが多ポートメモリのデータ
をリード／ライトできるアドレス範囲 ２０２ ＣＰＵＡだけが多ポートメモリのデータをリー
ド／ライトできるアドレス範囲 ２０３ アドレスバスＢの最大アドレス値 ２０４ アドレスバスＡの最大アドレス値 ３０１ アドレスバスＣ（Ｈ） ３０２ アドレスバスＣ １０１ａ 多ポートメモリ内のメモリセルＡ １０８ａ アクセス調停回路Ａ １１３ａ 多ポートメモリＡ ４０１ アドレスバスＡ，アドレスバスＢの最大アドレ
ス値
範囲 １１０ アドレスバスＡだけがアクセスできるアドレス
範囲 １１１ マイコンＡ １１２ マイコンＢ １１３ 多ポートメモリ １１４ アドレスバスＡ １１５ アドレスバスＢ １１６ 制御信号Ａ １１７ 制御信号Ｂ ２０１ ＣＰＵＡ，ＵＰＵＢが多ポートメモリのデータ
をリード／ライトできるアドレス範囲 ２０２ ＣＰＵＡだけが多ポートメモリのデータをリー
ド／ライトできるアドレス範囲 ２０３ アドレスバスＢの最大アドレス値 ２０４ アドレスバスＡの最大アドレス値 ３０１ アドレスバスＣ（Ｈ） ３０２ アドレスバスＣ １０１ａ 多ポートメモリ内のメモリセルＡ １０８ａ アクセス調停回路Ａ １１３ａ 多ポートメモリＡ ４０１ アドレスバスＡ，アドレスバスＢの最大アドレ
ス値
Claims (1)
- 【請求項１】 第一のマイコンより多ポートメモリに対
し出力されるアドレスバスＡと、 第一のマイコンと多ポートメモリのデータ授受をするた
めのデータバスＡと、 第一のマイコンと異なる第二のマイコンが同じ多ポート
メモリをアクセスするためのアドレスバスＡよりアドレ
ス本数が１本以上少ないアドレスバスＢと、 第二のマイコンと多ポートメモリのデータ授受をするた
めのデータバスＢと、 アドレスバスＡとアドレスバスＢが同時にアクセスを起
こした場合にアクセスを調停するアクセス調停回路とを
有することを特徴とする多ポートメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8783092A JPH05257861A (ja) | 1992-03-11 | 1992-03-11 | 多ポートメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8783092A JPH05257861A (ja) | 1992-03-11 | 1992-03-11 | 多ポートメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05257861A true JPH05257861A (ja) | 1993-10-08 |
Family
ID=13925864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8783092A Pending JPH05257861A (ja) | 1992-03-11 | 1992-03-11 | 多ポートメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05257861A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61211758A (ja) * | 1985-03-15 | 1986-09-19 | Sony Corp | マルチ・プロセツサ・システム |
| JPH01309159A (ja) * | 1988-06-07 | 1989-12-13 | Fujitsu Ltd | マルチポートメモリ |
-
1992
- 1992-03-11 JP JP8783092A patent/JPH05257861A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61211758A (ja) * | 1985-03-15 | 1986-09-19 | Sony Corp | マルチ・プロセツサ・システム |
| JPH01309159A (ja) * | 1988-06-07 | 1989-12-13 | Fujitsu Ltd | マルチポートメモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5359717A (en) | Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface | |
| JP3039557B2 (ja) | 記憶装置 | |
| JP2005501300A (ja) | 仮想メモリ配列内のデータにアクセスするための配列および方法 | |
| US6374244B1 (en) | Data transfer device | |
| JPH0724029B2 (ja) | エミュレーション装置 | |
| JPH08221319A (ja) | 半導体記憶装置 | |
| JPH05257861A (ja) | 多ポートメモリ | |
| JP3452147B2 (ja) | 内部及び外部の周辺機器とエミュレーションモードで作動可能なマイクロコンピュータ | |
| JPS62241045A (ja) | 記憶装置 | |
| US6035372A (en) | Dynamic RAM in a microprocessor system | |
| KR20000026338A (ko) | Arm 중앙처리장치를 내장한 마이크로 컨트롤러의 버스제어방법 | |
| JPS62276643A (ja) | メモリ制御方式 | |
| JPS6211751B2 (ja) | ||
| JP3868316B2 (ja) | マルチプロセッサ及びその制御方法 | |
| JPS6014435B2 (ja) | 記憶装置 | |
| JPH06110828A (ja) | メモリ制御装置 | |
| JPS63191398A (ja) | 情報処理装置 | |
| JPS60252980A (ja) | デユアルポ−トメモリ構成方式 | |
| JPH05324533A (ja) | デュアルポートメモリ装置 | |
| JPH01243146A (ja) | 共用メモリアクセス方式 | |
| JPH0391191A (ja) | マルチポートメモリ | |
| JPS62273692A (ja) | メモリアクセス方式 | |
| JPH08235054A (ja) | 共有メモリ | |
| JPH05143526A (ja) | バス調停回路 | |
| JPS63197252A (ja) | 電子計算機 |