JP2834831B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2834831B2 JP2834831B2 JP2051648A JP5164890A JP2834831B2 JP 2834831 B2 JP2834831 B2 JP 2834831B2 JP 2051648 A JP2051648 A JP 2051648A JP 5164890 A JP5164890 A JP 5164890A JP 2834831 B2 JP2834831 B2 JP 2834831B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- capacity
- external memory
- ram
- bitmap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010365 information processing Effects 0.000 title claims description 7
- 238000001514 detection method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 6
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 2
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
- G06F12/0623—Address space extension for memory modules
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0002—Handling the output data
- G06K2215/002—Generic data access
- G06K2215/0022—Generic data access characterised by the storage means used
- G06K2215/0025—Removable memories, e.g. cartridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0082—Architecture adapted for a particular function
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Record Information Processing For Printing (AREA)
- Storing Facsimile Image Data (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、情報処理装置に関するものである。
更に詳述すると本発明は、例えば、画像情報を記録あ
るいは出力するレーザビームプリンタ等のような画像記
録装置に適用可能な、情報処理装置に関するものであ
る。
るいは出力するレーザビームプリンタ等のような画像記
録装置に適用可能な、情報処理装置に関するものであ
る。
[従来の技術] 従来、レーザビームプリンタ等のような画像記録装
置、あるいは、その他の情報処理装置では、拡張メモリ
を実装した際にパネル等からの入力により、メモリの内
訳を設定していた。
置、あるいは、その他の情報処理装置では、拡張メモリ
を実装した際にパネル等からの入力により、メモリの内
訳を設定していた。
一般に、レーザビームプリンタのようなページプリン
タにおいては、ビットマップメモリの容量がプリンタの
処理能力に大きな影響を及ぼす。
タにおいては、ビットマップメモリの容量がプリンタの
処理能力に大きな影響を及ぼす。
しかしながら従来の画像記録装置に拡張メモリを接続
しても、ユーザが何らかの設定変更動作を行なわない限
り、処理能力を確実に向上させることができないという
問題点があった。
しても、ユーザが何らかの設定変更動作を行なわない限
り、処理能力を確実に向上させることができないという
問題点があった。
よって、本発明の目的は、外部メモリが接続された場
合に、画像情報のビットマップ展開処理に対して、その
外部メモリの記憶容量に応じて記憶領域の割り当てを拡
大することにより、ビットマップ展開の処理能力を向上
させた情報処理装置を提供することにある。
合に、画像情報のビットマップ展開処理に対して、その
外部メモリの記憶容量に応じて記憶領域の割り当てを拡
大することにより、ビットマップ展開の処理能力を向上
させた情報処理装置を提供することにある。
[課題を解決するための手段] 上記の目的を達成するために、本発明に関わる情報処
理装置は、内部メモリと、外部メモリを接続可能な接続
手段と、該接続手段に外部メモリが接続されているか否
かを検出する検出手段と、前記接続手段に接続された外
部メモリの記憶容量を検知する検知手段と、画像情報の
ビットマップ展開処理に対して、前記検出手段により外
部メモリが接続されていることが検出されない場合は、
前記内部メモリより第1の容量の記憶領域を割り当て、
前記検出手段により外部メモリが接続されていることが
検出された場合は、前記内部メモリおよび前記外部メモ
リより、前記検知手段により検知された記憶容量に応じ
て、前記第1の容量よりも大きな第2の容量の記憶領域
を割り当てる割り当て手段と、前記ビットマップ展開処
理を、前記割り当て手段により割り当てられた前記第1
または第2の容量の記憶領域を利用して実行する展開処
理手段とを有する。
理装置は、内部メモリと、外部メモリを接続可能な接続
手段と、該接続手段に外部メモリが接続されているか否
かを検出する検出手段と、前記接続手段に接続された外
部メモリの記憶容量を検知する検知手段と、画像情報の
ビットマップ展開処理に対して、前記検出手段により外
部メモリが接続されていることが検出されない場合は、
前記内部メモリより第1の容量の記憶領域を割り当て、
前記検出手段により外部メモリが接続されていることが
検出された場合は、前記内部メモリおよび前記外部メモ
リより、前記検知手段により検知された記憶容量に応じ
て、前記第1の容量よりも大きな第2の容量の記憶領域
を割り当てる割り当て手段と、前記ビットマップ展開処
理を、前記割り当て手段により割り当てられた前記第1
または第2の容量の記憶領域を利用して実行する展開処
理手段とを有する。
以下、添付図面に従って本発明の実施例を説明する。
第1図は本発明の一実施例である画像記録装置コント
ローラ部の一部のブロック図である。ここで、1はオプ
ションである拡張メモリユニットである。2は拡張メモ
リユニット1に実装されているDRAM(ダイナミックラン
ダムアクセスメモリ)の形態の拡張RAMである。3は画
像記録装置コントローラユニットであり、コネクタ4に
よって拡張RAMと接続されている。
ローラ部の一部のブロック図である。ここで、1はオプ
ションである拡張メモリユニットである。2は拡張メモ
リユニット1に実装されているDRAM(ダイナミックラン
ダムアクセスメモリ)の形態の拡張RAMである。3は画
像記録装置コントローラユニットであり、コネクタ4に
よって拡張RAMと接続されている。
拡張メモリユニット1からの情報190はコネクタ4を
通って、検知手段5に入力される。情報190は拡張RAM2
からのステイタス信号である。検知手段5内の接続確認
部6およびメモリ容量確認部7を通った信号200によっ
てメモリ容量制御手段8に、拡張RAM2の容量を知らせ
る。信号200は検知手段5からの拡張メモリステイタス
信号である。
通って、検知手段5に入力される。情報190は拡張RAM2
からのステイタス信号である。検知手段5内の接続確認
部6およびメモリ容量確認部7を通った信号200によっ
てメモリ容量制御手段8に、拡張RAM2の容量を知らせ
る。信号200は検知手段5からの拡張メモリステイタス
信号である。
メモリ容量制御手段8は受けとった情報から、拡張RA
M容量に応じてビットマップメモリの拡大を行ない、CPU
(中央処理装置)10およびROM(リードオンリメモリ)1
1等から構成される画像記録装置主制御部9に信号210を
伝える。信号210はメモリ制御手段8から画像記録装置
主制御部9へのメモリ容量変換情報である。
M容量に応じてビットマップメモリの拡大を行ない、CPU
(中央処理装置)10およびROM(リードオンリメモリ)1
1等から構成される画像記録装置主制御部9に信号210を
伝える。信号210はメモリ制御手段8から画像記録装置
主制御部9へのメモリ容量変換情報である。
以後、主制御部9は新たなRAMアドレスマップを用
い、信号220および230によってそれぞれ内蔵RAM12およ
び拡張RAM2上に画像情報の展開および保持を持ってい
く。信号220は主制御部9から内蔵RAM12への制御信号で
あり、信号230は主制御部9から拡張RAM2への制御信号
である。
い、信号220および230によってそれぞれ内蔵RAM12およ
び拡張RAM2上に画像情報の展開および保持を持ってい
く。信号220は主制御部9から内蔵RAM12への制御信号で
あり、信号230は主制御部9から拡張RAM2への制御信号
である。
第2図はビットマップメモリの変化の一例を示す。こ
こで、13は内蔵RAMのメモリ容量割り当てであり、14は
拡張RAM2のメモリ容量割り当てである。内蔵RAM12に拡
張RAM2を接続すると、自動的に新たなメモリ容量割り当
て15となる。
こで、13は内蔵RAMのメモリ容量割り当てであり、14は
拡張RAM2のメモリ容量割り当てである。内蔵RAM12に拡
張RAM2を接続すると、自動的に新たなメモリ容量割り当
て15となる。
第3図は本発明の他の実施例の画像記録装置コントロ
ーラ部の一部のブロック図である。第3図において第1
図と同様の箇所には同一の符号を付し、その働きについ
ての説明は省略する。
ーラ部の一部のブロック図である。第3図において第1
図と同様の箇所には同一の符号を付し、その働きについ
ての説明は省略する。
検知手段16によってコネクタ4に拡張メモリユニット
1が接続していると判断された場合は、検知手段16から
メモリ容量制御手段17へ信号240を送る。信号240は検知
手段16からの拡張メモリステイタス信号である。
1が接続していると判断された場合は、検知手段16から
メモリ容量制御手段17へ信号240を送る。信号240は検知
手段16からの拡張メモリステイタス信号である。
メモリ容量制御手段17はビットマップメモリ容量をフ
ルページペイント分(300dpi LETTER紙ならば約1MB)ま
で拡大して、その情報250を画像記録装置主制御部9へ
伝える。情報250はメモリ容量制御手段17から画像記録
装置主制御部9へのメモリ容量変換情報である。
ルページペイント分(300dpi LETTER紙ならば約1MB)ま
で拡大して、その情報250を画像記録装置主制御部9へ
伝える。情報250はメモリ容量制御手段17から画像記録
装置主制御部9へのメモリ容量変換情報である。
以後、主制御部9は、フルページペイント分のビット
マップメモリを用いて、画像情報の展開を行ない、展開
された画像情報は信号260および信号270として内蔵RAM1
2および拡張RAM2に送られる。信号260は主制御部9から
内蔵RAM12への制御信号である。信号270は主制御部9か
ら拡張RAM2への制御信号である。
マップメモリを用いて、画像情報の展開を行ない、展開
された画像情報は信号260および信号270として内蔵RAM1
2および拡張RAM2に送られる。信号260は主制御部9から
内蔵RAM12への制御信号である。信号270は主制御部9か
ら拡張RAM2への制御信号である。
第4図はビットマップメモリの変化の一例を示す。第
4図において第3図と同様の箇所には同一の符号を付
す。18は拡張後のメモリ容量の割り当てである。前述の
一実施例との違いはビットマップメモリ容量の増量分を
固定していることであるが、このような固定により、実
施例で用いたシステムの簡略化が行なわれる。
4図において第3図と同様の箇所には同一の符号を付
す。18は拡張後のメモリ容量の割り当てである。前述の
一実施例との違いはビットマップメモリ容量の増量分を
固定していることであるが、このような固定により、実
施例で用いたシステムの簡略化が行なわれる。
以上説明した通り、本発明によれば、外部メモリが接
続されているか否かを検出し、外部メモリが接続されて
いることが検出されない場合には、内部メモリより第1
の容量の記録領域を割り当て、外部メモリが接続されて
いることが検出された場合は、その外部メモリの記憶容
量を検知して、検知された記憶容量に応じて、内部メモ
リ及び外部メモリより、第1の容量よりも大きな第2の
容量の記憶領域を割り当てるようにしたので、外部メモ
リが接続された場合に、ユーザの設定操作を要さずに、
その外部メモリの記憶容量に応じて、ビットマップ展開
処理に対して割り当てられる記憶領域の容量を拡大する
ことができ、これによりビットマップ展開の処理能力を
向上させることができるという効果がある。
続されているか否かを検出し、外部メモリが接続されて
いることが検出されない場合には、内部メモリより第1
の容量の記録領域を割り当て、外部メモリが接続されて
いることが検出された場合は、その外部メモリの記憶容
量を検知して、検知された記憶容量に応じて、内部メモ
リ及び外部メモリより、第1の容量よりも大きな第2の
容量の記憶領域を割り当てるようにしたので、外部メモ
リが接続された場合に、ユーザの設定操作を要さずに、
その外部メモリの記憶容量に応じて、ビットマップ展開
処理に対して割り当てられる記憶領域の容量を拡大する
ことができ、これによりビットマップ展開の処理能力を
向上させることができるという効果がある。
第1図は本発明を実施した画像記録装置のコントローラ
部の一部の構成を示すブロック図、 第2図は本発明の一実施例におけるビットマップメモリ
の変化を示す図、 第3図は本発明の他の実施例の画像記録装置のコントロ
ーラ部の一部の構成を示すブロック図、 第4図は本発明の他の実施例におけるのビットマップメ
モリの変化を示す図である。 1……拡張メモリユニット、 2……拡張RAM(ランダムアクセスメモリ)、 3……画像記録装置コントローラユニット、 4……コネクタ、 5,16……検知手段、 6……接続確認部、 7……メモリ容量確認部、 8,17……メモリ容量制御手段、 9……画像記録装置主制御部、 10……CPU(中央処理装置)、 11……ROM(リードオンリメモリ)、 12……内蔵RAM、 13……内蔵RAMメモリ容量割り当て、 14……拡張RAMメモリ容量割り当て、 15,18……拡張後のメモリ容量割り当て。
部の一部の構成を示すブロック図、 第2図は本発明の一実施例におけるビットマップメモリ
の変化を示す図、 第3図は本発明の他の実施例の画像記録装置のコントロ
ーラ部の一部の構成を示すブロック図、 第4図は本発明の他の実施例におけるのビットマップメ
モリの変化を示す図である。 1……拡張メモリユニット、 2……拡張RAM(ランダムアクセスメモリ)、 3……画像記録装置コントローラユニット、 4……コネクタ、 5,16……検知手段、 6……接続確認部、 7……メモリ容量確認部、 8,17……メモリ容量制御手段、 9……画像記録装置主制御部、 10……CPU(中央処理装置)、 11……ROM(リードオンリメモリ)、 12……内蔵RAM、 13……内蔵RAMメモリ容量割り当て、 14……拡張RAMメモリ容量割り当て、 15,18……拡張後のメモリ容量割り当て。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) B41J 5/30 G06F 3/12
Claims (1)
- 【請求項1】内部メモリと、 外部メモリを接続可能な接続手段と、 該接続手段に外部メモリが接続されているか否かを検出
する検出手段と、 前記接続手段に接続された外部メモリの記憶容量を検知
する検知手段と、 画像情報のビットマップ展開処理に対して、前記検出手
段により外部メモリが接続されていることが検出されな
い場合は、前記内部メモリより第1の容量の記憶領域を
割り当て、前記検出手段により外部メモリが接続されて
いることが検出された場合は、前記内部メモリおよび前
記外部メモリより、前記検知手段により検知された記憶
容量に応じて、前記第1の容量よりも大きな第2の容量
の記憶領域を割り当てる割り当て手段と、 前記ビットマップ展開処理を、前記割り当て手段により
割り当てられた前記第1または第2の容量の記憶領域を
利用して実行する展開処理手段と を有することを特徴とする情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2051648A JP2834831B2 (ja) | 1990-03-05 | 1990-03-05 | 情報処理装置 |
US08/209,375 US5488708A (en) | 1990-03-05 | 1994-03-14 | Memory management in an image processing apparatus with detachable memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2051648A JP2834831B2 (ja) | 1990-03-05 | 1990-03-05 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03253368A JPH03253368A (ja) | 1991-11-12 |
JP2834831B2 true JP2834831B2 (ja) | 1998-12-14 |
Family
ID=12892679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2051648A Expired - Lifetime JP2834831B2 (ja) | 1990-03-05 | 1990-03-05 | 情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5488708A (ja) |
JP (1) | JP2834831B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6369914B1 (en) * | 1991-04-03 | 2002-04-09 | Canon Kabushiki Kaisha | Data communication apparatus, and method of managing received data |
DE69329360T2 (de) * | 1992-06-11 | 2001-03-01 | Canon Kk | Datenverarbeitungsgerät und Ausgabegerät |
US5734894A (en) * | 1995-04-25 | 1998-03-31 | Honeywell Inc. | Methods and apparatus for protecting the integrity of process data stored on a removable storage medium |
US5987230A (en) * | 1995-06-28 | 1999-11-16 | Canon Kabushiki Kaisha | Output device, information processing apparatus, memory control method and memory medium |
JPH1040020A (ja) * | 1996-07-19 | 1998-02-13 | Canon Inc | データ記録装置及びその方法 |
CN100561446C (zh) * | 2004-12-31 | 2009-11-18 | 北京中星微电子有限公司 | 通过间接寻址扩展存储空间的存取方法及其存取装置 |
JP2007280089A (ja) * | 2006-04-07 | 2007-10-25 | Hitachi Ltd | 容量拡張ボリュームの移行方法 |
US9313245B2 (en) * | 2007-12-24 | 2016-04-12 | Qualcomm Incorporated | Adaptive streaming for on demand wireless services |
JP5790532B2 (ja) * | 2012-02-13 | 2015-10-07 | セイコーエプソン株式会社 | 電子機器、及びメモリー制御方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4731738A (en) * | 1983-02-14 | 1988-03-15 | Honeywell Information Systems Inc. | Memory timing and control apparatus |
US4675808A (en) * | 1983-08-08 | 1987-06-23 | American Telephone And Telegraph Company At&T Bell Laboratories | Multiplexed-address interface for addressing memories of various sizes |
JPS6071278A (ja) * | 1983-09-28 | 1985-04-23 | Alps Electric Co Ltd | プリンタ |
JPS6162925A (ja) * | 1984-09-04 | 1986-03-31 | Nec Corp | 増設ランダムアクセスメモリ認識方法 |
JP2609220B2 (ja) * | 1985-03-15 | 1997-05-14 | ソニー株式会社 | マルチ・プロセツサ・システム |
US4918586A (en) * | 1985-07-31 | 1990-04-17 | Ricoh Company, Ltd. | Extended memory device with instruction read from first control store containing information for accessing second control store |
US4933877A (en) * | 1987-03-30 | 1990-06-12 | Kabushiki Kaisha Toshiba | Bit map image processing apparatus having hardware window function |
US4943910A (en) * | 1987-04-14 | 1990-07-24 | Kabushiki Kaisha Toshiba | Memory system compatible with a conventional expanded memory |
US4888687A (en) * | 1987-05-04 | 1989-12-19 | Prime Computer, Inc. | Memory control system |
US5222226A (en) * | 1988-03-18 | 1993-06-22 | Fujitsu Limited | Single-chip microprocessor having variable memory address mapping |
JP2661224B2 (ja) * | 1988-12-23 | 1997-10-08 | 株式会社リコー | メモリ増設方式 |
JPH02283466A (ja) * | 1989-04-26 | 1990-11-20 | Brother Ind Ltd | プリンタ |
US5159681A (en) * | 1989-08-11 | 1992-10-27 | Lexmark International, Inc. | Page printer memory allocation |
US5012408A (en) * | 1990-03-15 | 1991-04-30 | Digital Equipment Corporation | Memory array addressing system for computer systems with multiple memory arrays |
-
1990
- 1990-03-05 JP JP2051648A patent/JP2834831B2/ja not_active Expired - Lifetime
-
1994
- 1994-03-14 US US08/209,375 patent/US5488708A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03253368A (ja) | 1991-11-12 |
US5488708A (en) | 1996-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6233057B1 (en) | Information recording apparatus | |
US5051925A (en) | Printer for converting character codes into bit images | |
JP2834831B2 (ja) | 情報処理装置 | |
JP3011017B2 (ja) | ファクシミリ装置 | |
CN111949585A (zh) | 数据转换处理方法及装置 | |
JP3309562B2 (ja) | 印字装置 | |
JP3635899B2 (ja) | 情報処理装置、その制御方法およびメモリアドレス変換装置 | |
JP2001043052A (ja) | ホスト装置、プリンタ及びプリンタシステム | |
JP3230516B2 (ja) | プリンタ、記録媒体およびプリンタのメモリ管理方法 | |
JP2002063072A (ja) | 情報処理装置及び該装置を有するプリンタ | |
JPS61129969A (ja) | 印刷制御装置 | |
JPS6349824A (ja) | プリンタ制御方式 | |
JP3131918B2 (ja) | メモリ装置 | |
JP3029025B2 (ja) | 電子写真プリンタ | |
JP2771671B2 (ja) | 出力制御方法及びその装置 | |
JPS59221069A (ja) | メモリ制御方式 | |
JP3159855B2 (ja) | 印刷装置における画像メモリのアクセス回路及び印刷装置 | |
JP2712414B2 (ja) | 画像記憶回路 | |
JPH01214443A (ja) | 印刷装置 | |
JPH0863391A (ja) | メモリ制御装置 | |
JPH02193216A (ja) | プリンタインタフェースユニット | |
JPH0519988A (ja) | プリンタ | |
JPH0736639A (ja) | 印字装置 | |
JPH0467964A (ja) | ページプリンタ印刷制御方式 | |
JPH0328716A (ja) | 計器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |