CN111949585A - 数据转换处理方法及装置 - Google Patents

数据转换处理方法及装置 Download PDF

Info

Publication number
CN111949585A
CN111949585A CN202010683206.4A CN202010683206A CN111949585A CN 111949585 A CN111949585 A CN 111949585A CN 202010683206 A CN202010683206 A CN 202010683206A CN 111949585 A CN111949585 A CN 111949585A
Authority
CN
China
Prior art keywords
data
target data
target
write
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010683206.4A
Other languages
English (en)
Inventor
张文强
范志刚
卢涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Wanxiang Electronics Technology Co Ltd
Original Assignee
Xian Wanxiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Wanxiang Electronics Technology Co Ltd filed Critical Xian Wanxiang Electronics Technology Co Ltd
Priority to CN202010683206.4A priority Critical patent/CN111949585A/zh
Publication of CN111949585A publication Critical patent/CN111949585A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)

Abstract

本公开提供一种数据转换处理方法及装置，涉及电子信息技术领域，能够解决数据交互传输时，因为数据位宽与总线对应的位宽不一致，导致芯片数据处理效率低的问题。具体技术方案为：在获取用户数据之后，根据用户数据中的指令类型确定数据处理方式：当用户数据中包括数据写入指令时，对该数据写入指令中的待写入数据进行位数转换处理，从而能够匹配AXI总线所匹配的位宽；当用户数据中包括数据读写指令时，根据该数据读写指令获取目标数据，并对该目标数据进行位数转换处理，从而能够匹配用户数据总线所匹配的位宽。本公开用于数据处理。

Description

数据转换处理方法及装置
技术领域
本公开涉及电子信息技术领域，尤其涉及数据转换处理方法及装置。
背景技术
在芯片设计中，许多IP地址(Internet Protocol Address)的接口是基于AXI协议接口的。现有技术中的视频解码芯片，通过在DDR(Double Data Rate)等外围接口芯片实现CPU和其它设备的信息交互时，会采用AXI接口进行读写控制，如CPU通过AXI总线读写DDR数据等。
当通过上述接口，接收用户数据时，由于用户数据的多样性，用户数据的位宽会出现与AXI协议总线的位宽不一致的情况，例如，AXI协议总线的位宽会大于用户数据的位宽，而数据与总线位数不一致，会导致AXI协议总线的带宽资源被浪费，利用率低，对造成芯片总线数据处理的性能降低。
发明内容
本公开实施例提供一种数据转换处理方法及装置，能够解决数据交互传输时，因为数据位宽与总线对应的位宽不一致，导致芯片数据处理效率低的问题。所述技术方案如下：
根据本公开实施例的第一方面，提供一种数据转换处理方法，该方法包括：
获取用户数据，所述用户数据包括以下至少一种指令：数据写入指令或数据读取指令；
当所述用户数据包括数据写入指令时，获取所述数据写入指令对应的待写入数据；
根据预设数据处理规则，对所述待写入数据进行第一位宽转换处理，生成目标数据，所述第一位宽转换处理是指将数据的位宽转换成与目标数据总线相匹配的位宽，所述目标数据总线包括AXI协议总线；
将所述目标数据缓存在写数据缓存器。
在一个实施例中，该方法还包括：
获取所述数据写入指令中的写入控制信息，所述写入控制信息包括以下至少一种信息：目标数据总线的地址信息、突发长度、数据掩码信息；
根据所述写入控制信息和目标数据总线规则，生成目标写指令时序；
向目标数据总线发送所述目标写指令时序；
根据所述目标写指令时序，接收到目标数据总线的回应信号；
根据所述回应信号，从所述写数据缓存器中读出所述目标数据，并向目标数据总线写入所述目标数据。
在一个实施例中，该方法还包括：
当所述用户数据中包括数据读取指令时，根据所述数据读取指令获取读取控制信息，所述读取控制信息包括以下至少一种信息：目标数据总线的地址信息和突发长度；
将读取控制信息写入读指令缓存器中。
在一个实施例中，该方法还包括：
根据读取控制信息，生成数据读取请求信息，并向目标数据总线发送所述数据读取请求信息，所述数据读取信息请求用于指示读取目标数据；
根据所述数据读取请求信息，获取所述目标数据；
根据预设数据处理规则，对所述目标数据进行第二位宽转换处理，所述第二位宽转换处理是指将数据的位宽转换成与用户数据总线相匹配的位宽；
向用户数据总线发送所述已转换处理的目标数据。
本公开实施例提供的数据转换处理方法，在获取用户数据之后，根据用户数据中的指令类型确定数据处理方式：当用户数据中包括数据写入指令时，对该数据写入指令中的待写入数据进行位数转换处理，从而能够匹配AXI总线所匹配的位宽；当用户数据中包括数据读写指令时，根据该数据读写指令获取目标数据，并对该目标数据进行位数转换处理，从而能够匹配用户数据总线所匹配的位宽。
通过本公开提供的方法能够将用户数据的位宽转换AXI总线相匹配的位宽，以及将AXI数据的位宽转换为用户数据总线相匹配的位宽，实现位宽不同的用户数据与AXI协议接口之间的正常通信，提升AXI总线的带宽利用率。
根据本公开实施例的第二方面，提供一种数据转换处理装置，包括：用户指令控制模块和第一位数转换模块，所述第一位数转换模块与所述用户指令控制模块相连接；
所述用户指令控制模块，用于通过用户数据总线接口获取用户数据；
当所述用户数据包括数据写入指令时，获取所述数据写入指令对应的待写入数据，向所述第一位数转换模块发送所述待写入数据；
所述第一位数转换模块，用于接收所述待写入数据；
根据预设数据处理规则，对所述待写入数据进行第一位宽转换处理，生成目标数据，所述第一位宽转换处理是指将数据的位宽转换成目标数据总线相匹配的位宽，所述目标数据总线包括AXI协议总线；
将所述目标数据缓存在写数据缓存器中。
在一个实施例中，该装置中的用户指令控制模块还用于，获取所述写入指令中的写入控制信息，所述写入控制信息包括以下至少一种信息：目标数据总线的地址信息、突发长度、数据掩码信息；
将所述写入控制信息写入写指令缓存器。
在一个实施例中，该装置还包括写指令控制模块；
所述写指令控制模块，用于检测所述写指令缓存器是否为空；
若写指令缓存器非空，则从所述写指令缓存器中读取所述写入控制信息；
根据所述写入控制信息和目标数据总线规则，生成目标写指令时序；
向目标数据总线发送所述目标写指令时序；
根据所述目标写指令时序，接收到目标数据总线的回应信号；
根据所述回应信号，从所述写数据缓存器中读出所述目标数据，并向目标数据总线写入所述目标数据。
在一个实施例中，该装置中的用户指令控制模块还用于，
当所述用户数据中包括数据读取指令时，根据所述数据读取指令获取读取控制信息，所述读取控制信息包括以下至少一种信息：目标数据总线的地址信息，burst长度；
将读取控制信息写入读指令缓存器中。
在一个实施例中，该装置还包括读指令控制模块：
所述读指令控制模块，用于检测读指令缓存器是否为空；
若所述读指令缓存器非空，则从所述读指令缓存器中获取所述读取控制信息；
并根据读取控制信息，生成目标数据总线所规定的数据读取请求信息，向目标数据总线发送所述数据读取请求信息；
将目标数据总线返回的目标数据发送给第二位数转换模块。
在一个实施例中，该装置还包括：第二位数转换模块，
所述第二位数转换模块，用于接收所述目标数据；
根据预设数据处理规则，对所述目标数据进行第二位宽转换处理，所述第二位宽转换处理是指将数据的位宽转换成与用户数据总线相匹配的位宽；
向用户数据总线发送所述已转换处理的目标数据。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
图1是本公开实施例提供的一种数据转换处理方法的流程图；
图2是本公开实施例提供的一种数据转换处理方法的运行状态机示意图；
图3是本公开实施例提供的一种数据转换处理装置的结构图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
本公开实施例提供一种数据转换处理方法，如图1所示，该数据转换处理方法应用于数据转换处理装置，包括以下步骤：
101、获取用户数据。
本公开所提供的方法会监测用户数据总线接口，并通过该用户数据总线接口获取用户数据
该用户数据中可以包括数据写入指令或者数据读取指令，该数据写入指令包括待写入数据；该数据读取指令用于指示读取目标数据。
102、当所述用户数据包括数据写入指令时，获取所述数据写入指令对应的待写入数据。
本公开所提供的方法在确定用户数据包括数据写入指令时，还会获取该数据写入指令中的写入控制信息，例如，可以根据用户总线数据的包头包尾控制信号和写地址信息获取。
具体的，本公开中的写入控制信息所述写入控制信息包括以下至少一种信息：AXI总线的地址信息、突发长度、数据掩码信息；其中，AXI(Advanced eXtensible Interface)是一种总线协议；突发长度：突发(Burst)是指在同一行中相邻的存储单元连续进行数据转换处理的方式，连续传输的周期数就是突发长度(Burst Lengths，简称BL)，是一个内存概念。
103、根据预设数据处理规则，对所述待写入数据进行第一位宽转换处理，生成目标数据。
本公开所提供的方法中提供的第一位宽转换处理是指将数据的位宽转换成与目标数据总线相匹配的位宽，例如所述目标数据总线包括AXI协议总线，在具体的实施例中目标数据总线可以包括其他协议对应的数据总线。
104、将所述目标数据缓存在写数据缓存器。
当用户数据包括数据写入指令和待写入数据时，据转换处理装置将待写入数据转换为目标数据总线所需的数据格式，并写入目标数据总线。
本公开所提供的方法还包括将所述写控制指令写入写指令缓存器，具体的包括：
检测所述写指令缓存器中存储的指令是否为空；
若写指令缓存器非空，则通过所述写指令缓存器中读取所述写入控制信息。
本公开所提供的方法在写指令缓存器中读取所述写入控制信息后，根据所述写入控制信息和目标数据总线规则，生成目标写指令时序；
向目标数据总线发送所述目标写指令时序；
根据所述目标写指令时序，接收到目标数据总线的回应信号；
根据所述回应信号，从所述写数据缓存器中获取所述待写入数据，并向目标数据总线写入待写入数据。
当用户数据包括数据读取指令时，据转换处理装置按照AXI协议的要求，对数据读取指令进行转换，并向目标数据总线发送转换后的数据读取指令，进而将目标数据总线返回的目标数据的位数转换为用户数据总线所需的位数，向用户数据总线返回转换后的目标数据。
本公开所提供方法中，处理数据读取指令的方法，包括：
当所述用户数据中包括数据读取指令时，根据所述数据读取指令获取读取控制信息，所述读取控制信息包括以下至少一种信息：目标数据总线的地址信息，突发长度；
将读取控制信息写入读指令缓存器中。
本公开所提供方法中，根据数据读取指令处理目标数据的方法，包括：
根据读取控制信息，生成数据读取请求信息，并向目标数据总线发送所述数据读取请求信息，所述数据读取信息请求用于指示读取目标数据；
根据所述数据读取请求信息，获取所述目标数据；
根据预设数据处理规则，对所述目标数据进行第二位宽转换处理，所述第二位宽转换处理是指将数据的位宽转换成与用户数据总线相匹配的位宽；
向用户数据总线发送所述已转换处理的目标数据。
在具体的实施过程中，可以参考附图2中运行状态机，即本公开所提供方法中据转换处理装置的运行状态机，开始处于IDLE状态，激活后处于指令检测状态，即Cmd_check状态；
当接收到数据读取指令时，状态切换到Read_CMD状态；执行数据读取操作此时状态切换到Read_FIFO状态，当执行完数据读取操作后恢复到IDLE状态；
当接收到数据写入指令时，状态切换到Write_CMD状态；执行数据写入操作此时状态切换到Write_FIFO状态，当执行完数据写入操作后恢复到IDLE状态。
本公开实施例提供的数据转换处理方法，在获取用户数据之后，根据用户数据中的指令类型确定数据处理方式：当用户数据中包括数据写入指令时，对该数据写入指令中的待写入数据进行位数转换处理，从而能够匹配目标数据总线所匹配的位宽；当用户数据中包括数据读写指令时，根据该数据读写指令获取目标数据，并对该目标数据进行位数转换处理，从而能够匹配用户数据总线所匹配的位宽。
通过本公开提供的方法能够将用户数据的位宽转换目标数据总线相匹配的位宽，以及将目标数据总线传输的目标数据的位宽转换为用户数据总线相匹配的位宽，实现位宽不同的用户数据与目标数据总线接口之间的正常通信，提升目标数据总线的带宽利用率。
当用户数据包括写指令和写数据时，据转换处理装置将写数据转换为目标数据总线相匹配的数据格式，并写入目标数据总线。
当用户数据包括读指令时，据转换处理装置按照AXI协议的要求，对读指令进行转换，并向目标数据总线发送转换后的读指令，进而将目标数据总线返回的读数据的位数转换为用户数据总线相匹配的位数，向用户数据总线返回转换后的读数据。
实施例二
基于上述图1和图2对应的实施例中所描述的数据转换处理方法，下述为本公开装置实施例，可以用于执行本公开方法实施例。
本公开实施例提供一种数据转换处理装置，如图3所示，该数据转换处理装置30包括：用户指令控制模块301和第一位数转换模块302、写数据缓存器303，所述第一位数转换模块302与所述用户指令控制模块301相连接；
所述用户指令控制模块301，用于通过用户数据总线接口获取用户数据，其中获取该用户数据，可以通过附图3中的USER BUS模块获取；
当所述用户数据包括数据写入指令时，获取所述数据写入指令对应的待写入数据，向第一位数转换模块302发送所述待写入数据；
所述第一位数转换模块302，用于接收所述待写入数据；
根据预设数据处理规则，对所述待写入数据进行第一位宽转换处理，生成目标数据，所述第一位宽转换处理是指将数据的位宽转换成目标数据总线相匹配的位宽，例如所述目标数据总线包括AXI协议总线，在具体的实施例中目标数据总线可以包括其他协议对应的数据总线。此处以附图3中的AIX BUS模块进行举例阐释。
将转换后的所述目标数据缓存在写数据缓存器303中。
本公开所提供的装置30中所述用户指令控制模块301还用于，获取所述写入指令中的写入控制信息，所述写入控制信息包括以下至少一种信息：目标数据总线的地址信息、突发长度、数据掩码信息；
将所述写入控制信息写入写指令缓存器304。
本公开所提供的装置30还包括写指令控制模块305；
所述写指令控制模块305，用于检测所述写指令缓存器304是否为空；
若写指令缓存器304非空，则从所述写指令缓存器304中读取所述写入控制信息；
根据所述写入控制信息和目标数据总线规则，生成目标写指令时序；
向目标数据总线发送所述目标写指令时序；
根据所述目标写指令时序，接收到目标数据总线的回应信号；
根据所述回应信息，从所述写数据缓存器中读出所述目标数据，并向目标数据总线写入所述目标数据。
本公开所提供的装置30中用户指令控制模块301还用于，
当所述用户数据中包括数据读取指令时，根据所述数据读取指令获取读取控制信息，所述读取控制信息包括以下至少一种信息：目标数据总线的地址信息，burst长度；
将读取控制信息写入读指令缓存器306中。
本公开所提供的装置30中还包括读指令控制模块307：
所述读指令控制模块307，用于检测读指令缓存器306是否为空；
若所述读指令缓存器非空，则从所述读指令缓存器306中获取所述读取控制信息；
并根据读取控制信息，生成目标数据总线所规定的数据读取请求信息，向目标数据总线发送所述数据读取请求信息；
将目标数据总线返回的目标数据发送给第二位数转换模块308，具体的可以经过读数据缓存器308。
本公开所提供的装置30中还包括第二位数转换模块309，
所述第二位数转换模块309，用于接收所述目标数据；
根据预设数据处理规则，对所述目标数据进行第二位宽转换处理，所述第二位宽转换处理是指将数据的位宽转换成与用户数据总线相匹配的位宽；
向用户数据总线发送所述已转换处理的目标数据。
本公开实施例提供的数据转换处理装置，能够根将用户数据的位宽转换AXI总线相匹配的位宽，以及将AXI数据的位宽转换为用户数据总线相匹配的位宽，实现位宽不同的用户数据与AXI协议接口之间的正常通信，提升AXI总线的带宽利用率。
当用户数据包括写指令和写数据时，据转换处理装置将写数据转换为目标数据总线相匹配的数据格式，并写入目标数据总线。
当用户数据包括读指令时，据转换处理装置按照AXI协议的要求，对读指令进行转换，并向目标数据总线发送转换后的读指令，进而将目标数据总线返回的读数据的位数转换为用户数据总线相匹配的位数，向用户数据总线返回转换后的读数据。
基于上述图1和图2对应的实施例中所描述的数据转换处理方法，本公开实施例还提供一种计算机可读存储介质，例如，非临时性计算机可读存储介质可以是只读存储器(英文：Read Only Memory，ROM)、随机存取存储器(英文：Random Access Memory，RAM)、CD-ROM、磁带、软盘和光数据存储装置等。该存储介质上存储有计算机指令，用于执行上述图1和图2对应的实施例中所描述的数据转换处理方法，此处不再赘述。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。

Claims (10)

1.一种数据转换处理方法，其特征在于，应用于数据转换处理装置，所述方法包括：
获取用户数据，所述用户数据包括以下至少一种指令：数据写入指令或数据读取指令；
当所述用户数据包括数据写入指令时，获取所述数据写入指令对应的待写入数据；
根据预设数据处理规则，对所述待写入数据进行第一位宽转换处理，生成目标数据，所述第一位宽转换处理是指将数据的位宽转换成与目标数据总线相匹配的位宽，所述目标数据总线包括AXI协议总线；
将所述目标数据缓存在写数据缓存器。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
获取所述数据写入指令中的写入控制信息，所述写入控制信息包括以下至少一种信息：目标数据总线的地址信息、突发长度、数据掩码信息；
根据所述写入控制信息和目标数据总线规则，生成目标写指令时序；
向目标数据总线发送所述目标写指令时序；
根据所述目标写指令时序，接收到目标数据总线的回应信号；
根据所述回应信号，从所述写数据缓存器中读出所述目标数据，并向目标数据总线写入所述目标数据。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
当所述用户数据中包括数据读取指令时，根据所述数据读取指令获取读取控制信息，所述读取控制信息包括以下至少一种信息：目标数据总线的地址信息和突发长度；
将读取控制信息写入读指令缓存器中。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
根据读取控制信息，生成数据读取请求信息，并向目标数据总线发送所述数据读取请求信息，所述数据读取信息请求用于指示读取目标数据；
根据所述数据读取请求信息，获取所述目标数据；
根据预设数据处理规则，对所述目标数据进行第二位宽转换处理，所述第二位宽转换处理是指将数据的位宽转换成与用户数据总线相匹配的位宽；
向用户数据总线发送所述已转换处理的目标数据。
5.一种数据转换处理装置，其特征在于，包括：用户指令控制模块和第一位数转换模块，所述第一位数转换模块与所述用户指令控制模块相连接；
所述用户指令控制模块，用于通过用户数据总线接口获取用户数据；
当所述用户数据包括数据写入指令时，获取所述数据写入指令对应的待写入数据，向所述第一位数转换模块发送所述待写入数据；
所述第一位数转换模块，用于接收所述待写入数据；
根据预设数据处理规则，对所述待写入数据进行第一位宽转换处理，生成目标数据，所述第一位宽转换处理是指将数据的位宽转换成目标数据总线相匹配的位宽，所述目标数据总线包括AXI协议总线；
将所述目标数据缓存在写数据缓存器中。
6.根据权利要求5所述的装置，其特征在于，所述用户指令控制模块还用于，获取所述写入指令中的写入控制信息，所述写入控制信息包括以下至少一种信息：目标数据总线的地址信息、突发长度、数据掩码信息；
将所述写入控制信息写入写指令缓存器。
7.根据权利要求6所述的装置，其特征在于，所述装置还包括写指令控制模块；
所述写指令控制模块，用于检测所述写指令缓存器是否为空；
若写指令缓存器非空，则从所述写指令缓存器中读取所述写入控制信息；
根据所述写入控制信息和目标数据总线规则，生成目标写指令时序；
向目标数据总线发送所述目标写指令时序；
根据所述目标写指令时序，接收到目标数据总线的回应信号；
根据所述回应信号，从所述写数据缓存器中读出所述目标数据，并向目标数据总线写入所述目标数据。
8.根据权利要求5所述的装置，其特征在于，所述用户指令控制模块还用于，
当所述用户数据中包括数据读取指令时，根据所述数据读取指令获取读取控制信息，所述读取控制信息包括以下至少一种信息：目标数据总线的地址信息，突发长度；
将所述读取控制信息写入读指令缓存器中。
9.根据权利要求8所述的装置，其特征在于，所述装置还包括读指令控制模块：
所述读指令控制模块，用于检测读指令缓存器是否为空；
若所述读指令缓存器非空，则从所述读指令缓存器中获取所述读取控制信息；
并根据读取控制信息，生成目标数据总线所规定的数据读取请求信息，向目标数据总线发送所述数据读取请求信息；
将目标数据总线返回的目标数据发送给第二位数转换模块。
10.根据权利要求8所述的装置，其特征在于，所述装置还包括：第二位数转换模块，
所述第二位数转换模块，用于接收所述目标数据；
根据预设数据处理规则，对所述目标数据进行第二位宽转换处理，所述第二位宽转换处理是指将数据的位宽转换成与用户数据总线相匹配的位宽；
向用户数据总线发送所述已转换处理的目标数据。
CN202010683206.4A 2020-07-15 2020-07-15 数据转换处理方法及装置 Pending CN111949585A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010683206.4A CN111949585A (zh) 2020-07-15 2020-07-15 数据转换处理方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010683206.4A CN111949585A (zh) 2020-07-15 2020-07-15 数据转换处理方法及装置

Publications (1)

Publication Number Publication Date
CN111949585A true CN111949585A (zh) 2020-11-17

Family

ID=73339949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010683206.4A Pending CN111949585A (zh) 2020-07-15 2020-07-15 数据转换处理方法及装置

Country Status (1)

Country Link
CN (1) CN111949585A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113791994A (zh) * 2021-11-17 2021-12-14 南京芯驰半导体科技有限公司 一种基于AXI协议wrap访问的DDR控制器及处理方法
CN114461541A (zh) * 2022-04-14 2022-05-10 广州万协通信息技术有限公司 芯片数据读取方法、写入方法、装置、设备以及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667451A (zh) * 2009-09-11 2010-03-10 西安电子科技大学 高速数据交换接口的数据缓存器及其数据缓存控制方法
CN102981801A (zh) * 2012-11-07 2013-03-20 迈普通信技术股份有限公司 一种本地总线数据位宽的转换方法及装置
CN106897021A (zh) * 2015-12-17 2017-06-27 青岛海信电器股份有限公司 一种读写数据的方法和装置
US20170242813A1 (en) * 2016-02-23 2017-08-24 Honeywell International Inc. Bus bridge for translating requests between a module bus and an axi bus
CN110196824A (zh) * 2018-05-31 2019-09-03 腾讯科技（深圳）有限公司 实现数据传输的方法及装置、电子设备
CN111045963A (zh) * 2019-12-15 2020-04-21 苏州浪潮智能科技有限公司 一种高位宽总线读写的方法及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667451A (zh) * 2009-09-11 2010-03-10 西安电子科技大学 高速数据交换接口的数据缓存器及其数据缓存控制方法
CN102981801A (zh) * 2012-11-07 2013-03-20 迈普通信技术股份有限公司 一种本地总线数据位宽的转换方法及装置
CN106897021A (zh) * 2015-12-17 2017-06-27 青岛海信电器股份有限公司 一种读写数据的方法和装置
US20170242813A1 (en) * 2016-02-23 2017-08-24 Honeywell International Inc. Bus bridge for translating requests between a module bus and an axi bus
CN110196824A (zh) * 2018-05-31 2019-09-03 腾讯科技（深圳）有限公司 实现数据传输的方法及装置、电子设备
CN111045963A (zh) * 2019-12-15 2020-04-21 苏州浪潮智能科技有限公司 一种高位宽总线读写的方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113791994A (zh) * 2021-11-17 2021-12-14 南京芯驰半导体科技有限公司 一种基于AXI协议wrap访问的DDR控制器及处理方法
CN114461541A (zh) * 2022-04-14 2022-05-10 广州万协通信息技术有限公司 芯片数据读取方法、写入方法、装置、设备以及存储介质

Similar Documents

Publication Publication Date Title
US6954806B2 (en) Data transfer apparatus and method
US7069373B2 (en) USB endpoint controller flexible memory management
USRE44442E1 (en) Information processing apparatus and information processing method
CN108268414B (zh) 基于spi模式的sd卡驱动器及其控制方法
JP4452690B2 (ja) 電子装置、その制御方法、ホスト装置及びその制御方法
CN111949585A (zh) 数据转换处理方法及装置
CN112199040B (zh) 存储访问方法及智能处理装置
CN112506827A (zh) 一种基于adma控制器的数据传输方法、装置及设备
US8832407B2 (en) Communication device with storage function
CN114221903B (zh) 一种数据传输方法及装置
US10824578B2 (en) Bitwise writing apparatus for system-on-chip system
CN114706531A (zh) 数据处理方法、装置、芯片、设备及介质
CN111124985A (zh) 一种移动终端只读控制方法及装置
US20060242334A1 (en) Information processor and information processing method
US7822040B2 (en) Method for increasing network transmission efficiency by increasing a data updating rate of a memory
CN111949371B (zh) 一种命令信息传输方法、系统、装置及可读存储介质
KR101260313B1 (ko) 전자장치 및 그 데이터 송수신방법과, 슬레이브 장치 및복수의 장치 간의 통신방법
CN110888765B (zh) 一种统计数据0和1翻转比特数的装置和方法
CN109522252B (zh) 一种用于高速总线通讯控制器的存储器访问方法
US20050144331A1 (en) On-chip serialized peripheral bus system and operating method thereof
JP2005011357A (ja) ネットワーク電子機器のデータインターフェース装置および方法
US20030212850A1 (en) Log-in device and logged-in device
JP7363344B2 (ja) メモリ制御装置、および制御方法
KR100260629B1 (ko) 피시아이 버스를 이용한 데이터 인터페이스 방법
JP2968727B2 (ja) ライト動作確認装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination