CN112506827A - 一种基于adma控制器的数据传输方法、装置及设备 - Google Patents

一种基于adma控制器的数据传输方法、装置及设备 Download PDF

Info

Publication number
CN112506827A
CN112506827A CN202011264016.5A CN202011264016A CN112506827A CN 112506827 A CN112506827 A CN 112506827A CN 202011264016 A CN202011264016 A CN 202011264016A CN 112506827 A CN112506827 A CN 112506827A
Authority
CN
China
Prior art keywords
descriptor
data transmission
data
currently read
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011264016.5A
Other languages
English (en)
Inventor
李志�
贾学强
满宏涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202011264016.5A priority Critical patent/CN112506827A/zh
Publication of CN112506827A publication Critical patent/CN112506827A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本申请公开了一种基于ADMA控制器的数据传输方法，该数据传输方案中，描述符链表中的最后一条描述符不是空描述符，而是根据实际待传输数据生成的描述符，该描述符具备真实的数据存储地址和数据长度等字段，通过将该描述符的结束标志设置为1，即可在根据该描述符完成数据传输操作之后，自动判定整个数据传输过程结束。相较于通过空描述符判断整个数据传输过程是否结束的方式，该方法避免了空描述符带来的逻辑冗余问题，还避免了空描述符中结束标志为1而数据存储地址字段和数据长度字段均为0导致的歧义问题，避免数据传输超时。此外，本申请还提供了一种基于ADMA控制器的数据传输装置、设备及可读存储介质，其技术效果与上述方法的技术效果相对应。

Description

一种基于ADMA控制器的数据传输方法、装置及设备
技术领域
本申请涉及计算机技术领域，特别涉及一种基于ADMA控制器的数据传输方法、装置、设备及可读存储介质。
背景技术
SD(Secure Digital)卡是一种基于半导体快闪记忆器的新一代记忆设备，其具有体积小、记忆容量高、数据传输率快、成本低、移动灵活且安全性高的特性，目前被越来越广泛地应用在PC机、数码相机、数码摄像机、手机等产品中。
SD控制器2.0以后的协议引入了ADMA(Advanced DMA)数据传输方式。在该数据传输方式中，CPU预先生成包含数据存储地址及数据长度等信息的描述符(Descriptor)，然后只需配置描述符在内存中存放的地址并传递给SD控制器，即可开始数据传输。SD控制器协议定义了描述符的格式及描述符中各字段的含义，描述符的生成则由具体厂家实现。
一种常用的kernel开源SD控制器驱动程序的原理为：根据传输数据块大小确定描述符条数，然后再增加一条空描述符，将该空描述符的数据存储地址及数据长度字段均设置为0，并通过属性字段中的结束标志将该空描述符定义为最后一条描述符。
显然，该数据传输方案存在冗余逻辑，需要多生成并多处理一条描述符。而且，最后一条描述符字段中有效标志为1，而数据存储地址和数据长度字段均为0，与协议规定的字段属性存在模糊性歧义，若硬件逻辑在判断描述符有效性的时候同时也判断了属性字段，则可能会造成ADMA挂死直至传输超时，影响数据传输性能。
可见，如何克服上述数据传输方案存在逻辑冗余的缺陷，降低数据传输超时的可能性，是亟待本领域技术人员解决的问题。
发明内容
本申请的目的是提供一种基于ADMA控制器的数据传输方法、装置、设备及可读存储介质，用以解决当前的ADMA数据传输方案存在逻辑冗余，且容易导致数据传输超时的问题。其具体方案如下：
第一方面，本申请提供了一种基于ADMA控制器的数据传输方法，包括：
S1、依次读取描述符链表中的描述符，所述描述符链表用于记录预先根据待传输数据生成的描述符；
S2、若当前读取的描述符的有效标志和数据传输标志均为1，则根据所述当前读取的描述符中的数据存储地址字段和数据长度字段执行数据传输操作；
S3、在数据传输操作完成时，若所述当前读取的描述符的结束标志为0，则进入S1继续处理下一条描述符，否则判定所述待传输数据传输完成。
优选的，所述若当前读取的描述符的有效标志和数据传输标志均为1，则根据所述当前读取的描述符中的数据存储地址字段和数据长度字段执行数据传输操作，包括：
在当前读取的描述符的有效标志为1时，若所述当前读取的描述符的结束标志为0且链接标志为1，则进入S1；
在当前读取的描述符的有效标志为1时，若所述当前读取的描述符的数据传输标志为1，则根据所述当前读取的描述符中的数据存储地址字段和数据长度字段执行数据传输操作。
优选的，在所述依次读取描述符链表中的描述符之前，还包括：
在接收到数据传输指令时，根据链表首地址从内存读取描述符链表。
优选的，在所述在接收到数据传输指令时，根据链表首地址从内存读取描述符链表之前，还包括：
根据待传输数据的字节数和最大数据传输长度，确定描述符数量；
生成所述描述符数量的描述符，得到描述符链表，其中在生成最后一条描述符时，将所述最后一条描述符的结束标志设置为1。
优选的，在所述在数据传输操作完成时，若所述当前读取的描述符的结束标志为0，则进入S1继续处理下一条描述符之前，还包括：
持续监测内部信号，判断所述内部信号是否为1，若是，则判定数据传输操作完成。
第二方面，本申请提供了一种基于ADMA控制器的数据传输装置，包括：
描述符读取模块：用于依次读取描述符链表中的描述符，所述描述符链表用于记录预先根据待传输数据生成的描述符；
数据传输模块：用于若当前读取的描述符的有效标志和数据传输标志均为1，则根据所述当前读取的描述符中的数据存储地址字段和数据长度字段执行数据传输操作；
传输判断模块：用于在数据传输操作完成时，若所述当前读取的描述符的结束标志为0，则进入所述描述符读取模块继续处理下一条描述符，否则判定所述待传输数据传输完成。
优选的，所述数据传输模块包括：
链接处理单元：用于在当前读取的描述符的有效标志为1时，若所述当前读取的描述符的结束标志为0且链接标志为1，则进入S1；
数据传输单元：用于在当前读取的描述符的有效标志为1时，若所述当前读取的描述符的数据传输标志为1，则根据所述当前读取的描述符中的数据存储地址字段和数据长度字段执行数据传输操作。
优选的，还包括：
链表读取模块：用于在接收到数据传输指令时，根据链表首地址从内存读取描述符链表。
第三方面，本申请提供了一种基于ADMA控制器的数据传输设备，包括：
存储器：用于存储计算机程序；
处理器：用于执行所述计算机程序，以实现如上所述的基于ADMA控制器的数据传输方法。
第四方面，本申请提供了一种可读存储介质，所述可读存储介质用于存储计算机程序，所述计算机程序被处理器执行时用于实现如上所述的基于ADMA控制器的数据传输方法。
本申请所提供的一种基于ADMA控制器的数据传输方法，包括：依次读取描述符链表中的描述符，该描述符链表用于记录预先根据待传输数据生成的描述符；若当前读取的描述符的有效标志和数据传输标志均为1，则根据当前读取的描述符中的数据存储地址字段和数据长度字段执行数据传输操作；在数据传输操作完成时，若当前读取的描述符的结束标志为0，则继续处理下一条描述符，否则判定待传输数据传输完成。
可见，该数据传输方案中，描述符链表中的最后一条描述符不是空描述符，而是根据实际待传输数据生成的描述符，该描述符具备真实的数据存储地址和数据长度等字段，通过将该描述符的结束标志设置为1，即可在根据该描述符完成数据传输操作之后，自动判定整个数据传输过程结束。相较于通过空描述符判断整个数据传输过程是否结束的方式，该方法避免了空描述符带来的逻辑冗余问题，还避免了空描述符中结束标志为1而数据存储地址字段和数据长度字段均为0导致的歧义问题，避免数据传输超时。
此外，本申请还提供了一种基于ADMA控制器的数据传输装置、设备及可读存储介质，其技术效果与上述方法的技术效果相对应，这里不再赘述。
附图说明
为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请所提供的一种基于ADMA控制器的数据传输方法实施例的流程图；
图2为本申请所提供的数据传输过程中的系统内存映射示意图；
图3为现有技术中根据待传输数据生成的描述符链表；
图4为本申请根据待传输数据生成的描述符链表；
图5为现有技术中数据传输方案的状态机示意图；
图6为本申请的数据传输方案的状态机示意图；
图7为本申请所提供的一种基于ADMA控制器的数据传输装置实施例的功能框图。
具体实施方式
本申请的核心是提供一种基于ADMA控制器的数据传输方法、装置、设备及可读存储介质，该数据传输方案中，描述符链表中的最后一条描述符是根据实际待传输数据生成的描述符，具备真实的数据存储地址和数据长度等字段，根据该描述符完成数据传输操作后，根据结束标志为1即可判定该描述符为最后一条描述符，进而判定整个数据传输过程结束。避免了空描述符带来的逻辑冗余问题，还避免了歧义问题导致的数据传输超时的问题。
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
下面对本申请提供的一种基于ADMA控制器的数据传输方法实施例一进行介绍，参见图1，实施例一包括以下步骤：
S101、依次读取描述符链表中的描述符，所述描述符链表用于记录预先根据待传输数据生成的描述符。
具体的，在确定待传输数据之后，先根据待传输数据块大小确定描述符数量，然后生成相应数量的描述符。对于最后一条描述符，在保证其数据存储地址字段及数据长度字段均根据实际设置的同时，将其属性字段中的结束标志设置为1，用于表明该描述符为描述符链表中的最后一条描述符。
之后，ADMA控制器在接收到数据传输指令时，根据链表首地址从内存读取描述符链表，依次读取描述符链表中的描述符，开始后续数据传输操作。
S102、若当前读取的描述符的有效标志和数据传输标志均为1，则根据所述当前读取的描述符中的数据存储地址字段和数据长度字段执行数据传输操作；
ADMA描述符的数据格式中包含数据存储地址字段、数据长度字段和属性字段，其中属性字段包括数据传输标志、有效标志、结束标志。
本实施例中，在从描述符链表中读取到描述符之后，首先根据其携带的有效标志判断该描述符是否有效，若有效标志为1，则表明该描述符有效，否则表明该描述符无效。在判定描述符有效之后，再根据其携带的数据传输标志判断该描述符是否用于传输数据，若数据传输标志为1，则表明该描述符用于传输数据，然后根据其携带的数据存储地址字段和数据长度字段执行数据传输操作即可，否则表明该描述符不是用于传输数据的描述符。
具体的，当判定描述符有效且不是用于数据传输时，继续根据其携带的结束标志判断该描述符是否为最后一条描述符，若不是，则回到S101继续读取下一条描述符。
S103、在数据传输操作完成时，判断所述当前读取的描述符的结束标志是否为0，若是则进入S101继续处理下一条描述符，否则判定所述待传输数据传输完成。
当执行完与描述符对应的数据传输操作后，即可根据其携带的结束标志判断该描述符是否为最后一条描述符，若是，则判定整个数据传输过程结束，否则继续处理下一条描述符。
具体的，通过持续监测内部信号判断数据传输操作是否完成，若内部信号为1，则判定数据传输操作完成。
本实施例提供一种基于ADMA控制器的数据传输方法，该数据传输方案保证了ADMA不会产生空描述符，既减少了描述符链表生成冗余，同时也避免了硬件实现时由于对空描述符内各个属性字段的定义理解不一致造成的ADMA挂死问题，提高了链表生成的健壮性。
可以理解的是，本实施例不局限于SD卡控制器ADMA链表，可以扩展到类似的SDIO/MMC控制器设计中。
下面开始详细介绍本申请提供的一种基于ADMA控制器的数据传输方法实施例二。
根据SD控制器协议，ADMA描述符格式及各字段定义如下：
表1
Figure BDA0002775545470000071
其中，属性字段各bit位含义如下所示：
表2
Figure BDA0002775545470000072
在确定待传输数据之后，即可生成描述符链表，描述符链表生成的伪代码具体可以如下：
transfer_bytes＝block_size*block_count；
descriptor_count＝transfer_bytes/ADMA_MAX_LENGTH；
buf＝*data->src(des)；
i＝descriptor_count；
while(--i){
描述符[descriptor_count-i-1]->地址＝buf；
描述符[descriptor_count-i-1]->长度＝ADMA_MAX_LENGTH；
描述符[descriptor_count-i-1]->操作码＝10；
描述符[descriptor_count-i-1]->中断标志＝0；
描述符[descriptor_count-i-1]->结束标志＝0；
描述符[descriptor_count-i-1]->有效标志＝1；
buf＝buf+ADMA_MAX_LENGTH；
transfer_bytes＝transfer_size-ADMA_MAX_LENGTH；
}
描述符[0]->地址＝buf；
描述符[0]->长度＝transfer_bytes；
描述符[0]->操作码＝10；
描述符[0]->中断标志＝0；
描述符[0]->结束标志＝1；
描述符[0]->有效标志＝1；
基于以上，下面说明本实施例的实施过程。图2为系统内存映射示意图，图3为现有数据传输方案生成的描述符链表，图4为本实施例生成的描述符链表，图5为现有数据传输方案的ADMA状态机转移图，图6为本实施例的ADMA状态机转移图。
可见，图3所示的描述符中，通过新增一条空描述符来作为整个描述符链表的最后一条描述符。相较于图3所示的描述符链表，本实施例的描述符链表中最后一条有效描述符即为链表末尾。由于没有采用空描述符，所以本实施例的状态机跳转与如图5所示的状态转移图有所不同。下面结合图6，介绍各状态作用、转移条件及转移顺序：
(1)ST_STOP状态主要完成状态机的初始化工作，如传输完成标志清零、看门狗计时清零等各种内部信号清零；当命令寄存器被写入数据传输命令后，状态机由ST_STOP状态跳转至ST_FDS状态；
(2)ST_FDS状态主要完成根据链表首地址寄存器内容从内存读取描述符链表的工作；当读取到一条描述符，并判定其有效(有效标志valid＝1)后，状态机跳转至ST_CADR状态；
(3)ST_CADR状态主要完成描述符的解析工作；当描述符属性字段中的链接标志Link＝1且结束标志End＝0时，表示该描述符为链接描述符，即该描述符地址字段为下条描述符在内存中的地址，状态机跳转至ST_FDS状态获取下条描述符，当描述符属性数据传输标志Tran＝1时，表示该描述符为数据描述符，则状态机跳转至ST_TFR状态；
(4)ST_TFR状态主要完成数据传输工作；当内部信号TFC(Transfer CompleteFlag)＝1时表示该描述符指示的数据已经传输完成，若描述符属性字段中的结束标志End＝0，即表示后续还有数据要传输，状态机跳转至ST__FDS；若描述符属性字段中的结束标志End＝1，即表示后续没有数据要传输，则状态机跳转至IDLE状态；
由以上状态机转移描述可知，对于一个包含n条描述符的数据传输操作，现有数据传输方案的状态转移顺序为：
ST_STOP-->ST_FDS-->ST_CADR-->ST_TFR-->
ST_FDS-->ST_CADR-->ST_TFR-->……
ST_FDS-->ST_CADR-->ST_STOP。
本实施例的状态转移顺序为：
ST_STOP-->ST_FDS-->ST_CADR-->ST_TFR-->
ST_FDS-->ST_CADR-->ST_TFR-->……
ST_FDS-->ST_CADR-->ST_TFR-->ST_STOP。
下面对本申请实施例提供的一种基于ADMA控制器的数据传输装置进行介绍，下文描述的基于ADMA控制器的数据传输装置与上文描述的基于ADMA控制器的数据传输方法可相互对应参照。
如图7所示，本实施例的基于ADMA控制器的数据传输装置，包括：
描述符读取模块701：用于依次读取描述符链表中的描述符，所述描述符链表用于记录预先根据待传输数据生成的描述符；
数据传输模块702：用于若当前读取的描述符的有效标志和数据传输标志均为1，则根据所述当前读取的描述符中的数据存储地址字段和数据长度字段执行数据传输操作；
传输判断模块703：用于在数据传输操作完成时，若所述当前读取的描述符的结束标志为0，则进入所述描述符读取模块701继续处理下一条描述符，否则判定所述待传输数据传输完成。
在一些具体的实施例中，所述数据传输模块包括：
链接处理单元：用于在当前读取的描述符的有效标志为1时，若所述当前读取的描述符的结束标志为0且链接标志为1，则进入S1；
数据传输单元：用于在当前读取的描述符的有效标志为1时，若所述当前读取的描述符的数据传输标志为1，则根据所述当前读取的描述符中的数据存储地址字段和数据长度字段执行数据传输操作。
在一些具体的实施例中，还包括：
链表读取模块：用于在接收到数据传输指令时，根据链表首地址从内存读取描述符链表。
本实施例的基于ADMA控制器的数据传输装置用于实现前述的基于ADMA控制器的数据传输方法，因此该装置中的具体实施方式可见前文中的基于ADMA控制器的数据传输方法的实施例部分，例如，描述符读取模块701、数据传输模块702、传输判断模块703，分别用于实现上述基于ADMA控制器的数据传输方法中步骤S101，S102，S103。所以，其具体实施方式可以参照相应的各个部分实施例的描述，在此不再展开介绍。
另外，由于本实施例的基于ADMA控制器的数据传输装置用于实现前述的基于ADMA控制器的数据传输方法，因此其作用与上述方法的作用相对应，这里不再赘述。
此外，本申请还提供了一种基于ADMA控制器的数据传输设备，包括：
存储器：用于存储计算机程序；
处理器：用于执行所述计算机程序，以实现如上文所述的基于ADMA控制器的数据传输方法。
最后，本申请提供了一种可读存储介质，所述可读存储介质用于存储计算机程序，所述计算机程序被处理器执行时用于实现如上文所述的基于ADMA控制器的数据传输方法。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本申请所提供的方案进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种基于ADMA控制器的数据传输方法，其特征在于，包括：
S1、依次读取描述符链表中的描述符，所述描述符链表用于记录预先根据待传输数据生成的描述符；
S2、若当前读取的描述符的有效标志和数据传输标志均为1，则根据所述当前读取的描述符中的数据存储地址字段和数据长度字段执行数据传输操作；
S3、在数据传输操作完成时，若所述当前读取的描述符的结束标志为0，则进入S1继续处理下一条描述符，否则判定所述待传输数据传输完成。
2.如权利要求1所述的方法，其特征在于，所述若当前读取的描述符的有效标志和数据传输标志均为1，则根据所述当前读取的描述符中的数据存储地址字段和数据长度字段执行数据传输操作，包括：
在当前读取的描述符的有效标志为1时，若所述当前读取的描述符的结束标志为0且链接标志为1，则进入S1；
在当前读取的描述符的有效标志为1时，若所述当前读取的描述符的数据传输标志为1，则根据所述当前读取的描述符中的数据存储地址字段和数据长度字段执行数据传输操作。
3.如权利要求1所述的方法，其特征在于，在所述依次读取描述符链表中的描述符之前，还包括：
在接收到数据传输指令时，根据链表首地址从内存读取描述符链表。
4.如权利要求3所述的方法，其特征在于，在所述在接收到数据传输指令时，根据链表首地址从内存读取描述符链表之前，还包括：
根据待传输数据的字节数和最大数据传输长度，确定描述符数量；
生成所述描述符数量的描述符，得到描述符链表，其中在生成最后一条描述符时，将所述最后一条描述符的结束标志设置为1。
5.如权利要求1-4任意一项所述的方法，其特征在于，在所述在数据传输操作完成时，若所述当前读取的描述符的结束标志为0，则进入S1继续处理下一条描述符之前，还包括：
持续监测内部信号，判断所述内部信号是否为1，若是，则判定数据传输操作完成。
6.一种基于ADMA控制器的数据传输装置，其特征在于，包括：
描述符读取模块：用于依次读取描述符链表中的描述符，所述描述符链表用于记录预先根据待传输数据生成的描述符；
数据传输模块：用于若当前读取的描述符的有效标志和数据传输标志均为1，则根据所述当前读取的描述符中的数据存储地址字段和数据长度字段执行数据传输操作；
传输判断模块：用于在数据传输操作完成时，若所述当前读取的描述符的结束标志为0，则进入所述描述符读取模块继续处理下一条描述符，否则判定所述待传输数据传输完成。
7.如权利要求6所述的装置，其特征在于，所述数据传输模块包括：
链接处理单元：用于在当前读取的描述符的有效标志为1时，若所述当前读取的描述符的结束标志为0且链接标志为1，则进入S1；
数据传输单元：用于在当前读取的描述符的有效标志为1时，若所述当前读取的描述符的数据传输标志为1，则根据所述当前读取的描述符中的数据存储地址字段和数据长度字段执行数据传输操作。
8.如权利要求6所述的装置，其特征在于，还包括：
链表读取模块：用于在接收到数据传输指令时，根据链表首地址从内存读取描述符链表。
9.一种基于ADMA控制器的数据传输设备，其特征在于，包括：
存储器：用于存储计算机程序；
处理器：用于执行所述计算机程序，以实现如权利要求1-5任意一项所述的基于ADMA控制器的数据传输方法。
10.一种可读存储介质，其特征在于，所述可读存储介质用于存储计算机程序，所述计算机程序被处理器执行时用于实现如权利要求1-5任意一项所述的基于ADMA控制器的数据传输方法。
CN202011264016.5A 2020-11-12 2020-11-12 一种基于adma控制器的数据传输方法、装置及设备 Pending CN112506827A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011264016.5A CN112506827A (zh) 2020-11-12 2020-11-12 一种基于adma控制器的数据传输方法、装置及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011264016.5A CN112506827A (zh) 2020-11-12 2020-11-12 一种基于adma控制器的数据传输方法、装置及设备

Publications (1)

Publication Number Publication Date
CN112506827A true CN112506827A (zh) 2021-03-16

Family

ID=74956238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011264016.5A Pending CN112506827A (zh) 2020-11-12 2020-11-12 一种基于adma控制器的数据传输方法、装置及设备

Country Status (1)

Country Link
CN (1) CN112506827A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113721999A (zh) * 2021-09-10 2021-11-30 京东科技信息技术有限公司 描述符链表的处理方法、装置、设备、系统及介质
CN114338567A (zh) * 2021-12-27 2022-04-12 锐迪科创微电子（北京）有限公司 Sdio接口数据传输方法及装置、sdio接口设备
CN114328316A (zh) * 2021-11-22 2022-04-12 北京智芯微电子科技有限公司 Dma控制器、soc系统及基于dma控制器的数据搬运方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5713044A (en) * 1995-12-19 1998-01-27 Intel Corporation System for creating new group of chain descriptors by updating link value of last descriptor of group and rereading link value of the updating descriptor
CN1961300A (zh) * 2004-06-30 2007-05-09 英特尔公司 使用集成dma引擎进行高性能易失性磁盘驱动器存储器访问的装置和方法
US20080215769A1 (en) * 2006-11-16 2008-09-04 Hiroshi Nakagoe Operational circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5713044A (en) * 1995-12-19 1998-01-27 Intel Corporation System for creating new group of chain descriptors by updating link value of last descriptor of group and rereading link value of the updating descriptor
CN1961300A (zh) * 2004-06-30 2007-05-09 英特尔公司 使用集成dma引擎进行高性能易失性磁盘驱动器存储器访问的装置和方法
US20080215769A1 (en) * 2006-11-16 2008-09-04 Hiroshi Nakagoe Operational circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113721999A (zh) * 2021-09-10 2021-11-30 京东科技信息技术有限公司 描述符链表的处理方法、装置、设备、系统及介质
CN114328316A (zh) * 2021-11-22 2022-04-12 北京智芯微电子科技有限公司 Dma控制器、soc系统及基于dma控制器的数据搬运方法
CN114328316B (zh) * 2021-11-22 2024-01-26 北京智芯微电子科技有限公司 Dma控制器、soc系统及基于dma控制器的数据搬运方法
CN114338567A (zh) * 2021-12-27 2022-04-12 锐迪科创微电子（北京）有限公司 Sdio接口数据传输方法及装置、sdio接口设备
CN114338567B (zh) * 2021-12-27 2023-09-05 锐迪科创微电子（北京）有限公司 Sdio接口数据传输方法及装置、sdio接口设备

Similar Documents

Publication Publication Date Title
CN112506827A (zh) 一种基于adma控制器的数据传输方法、装置及设备
USRE47659E1 (en) Memory system having high data transfer efficiency and host controller
CN109726163B (zh) 一种基于spi的通信系统、方法、设备和储存介质
CN111930676A (zh) 多处理器间的通信方法、装置、系统及存储介质
US20190303016A1 (en) Memory controller and data processing circuit with improved system efficiency
CN110910921A (zh) 一种命令读写方法、装置及计算机存储介质
CN113742269B (zh) 用于epa设备的数据传输方法、处理设备和介质
US20070079015A1 (en) Methods and arrangements to interface a data storage device
US9473273B2 (en) Memory system capable of increasing data transfer efficiency
WO2022032990A1 (zh) 一种命令信息传输方法、系统、装置及可读存储介质
CN109446147B (zh) 一种网络存储设备与pcie设备的数据交互方法
CN111782027B (zh) Ddr存储器运行频率调整方法及装置
CN114816263A (zh) 存储访问方法及智能处理装置
US20100153622A1 (en) Data Access Controller and Data Accessing Method
CN111949585A (zh) 数据转换处理方法及装置
KR100532417B1 (ko) 디지털 신호 처리장치의 저전력 소비형 캐시 메모리 장치및 이에 대한 제어방법
JP3824122B2 (ja) Ｄｍａ装置
JPH11232211A (ja) Ｄｍａ制御装置及びｄｍａ制御方法
WO2021035609A1 (zh) 一种交互方法、设备、系统及可读存储介质
TWI792500B (zh) 處理程式語言函數的裝置及方法
US20230305816A1 (en) Device and method for handling programming language function
TWI840795B (zh) 主機系統及其操作方法
JP2004126911A (ja) 制御装置
JP3130798B2 (ja) バス転送装置
JP3329155B2 (ja) 情報処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210316