JPS5975350A - マルチプロセツサシステムにおけるメモリ管理方法 - Google Patents
マルチプロセツサシステムにおけるメモリ管理方法Info
- Publication number
- JPS5975350A JPS5975350A JP18599882A JP18599882A JPS5975350A JP S5975350 A JPS5975350 A JP S5975350A JP 18599882 A JP18599882 A JP 18599882A JP 18599882 A JP18599882 A JP 18599882A JP S5975350 A JPS5975350 A JP S5975350A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory space
- processor
- slave
- master processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマルチプロセッサシステムにおけるメモリ管理
方法に係る。
方法に係る。
従来、一つのプロセッサにおいて、複数のメモリ空間を
メモリ切替機能を設けてメモリ空間を拡大するバンク切
替方式は知られている。
メモリ切替機能を設けてメモリ空間を拡大するバンク切
替方式は知られている。
第１図に従来のバンク切替方式の一例の構成図を示す。
第１図に示されるようなバンク切替方式では、メモリＭ
８Ｍ、、・・・Ｍ４ とプロセッサｌの間にメモリ切
替装置２を配置し、プロセッサ１のメモリ切替指令に基
づき、００〜１１の選択信号によｐＭ□、・・・Ｍ、の
何れか一つのメモリをプロセッサに選択的に切替えて利
用するもので、従来のものは自己のメモリ利用空間を単
に拡張するものにすぎない。
８Ｍ、、・・・Ｍ４ とプロセッサｌの間にメモリ切
替装置２を配置し、プロセッサ１のメモリ切替指令に基
づき、００〜１１の選択信号によｐＭ□、・・・Ｍ、の
何れか一つのメモリをプロセッサに選択的に切替えて利
用するもので、従来のものは自己のメモリ利用空間を単
に拡張するものにすぎない。
近年超ＬＳＩ技術の進歩によル、メモリ空間の著しく広
いプロセッサが容易に得られるようになった・このよう
なメモリ空間の広いプロセッサと従来のメモリ空間の小
さいプロセッサを組み合わせて構成した場合、大きいメ
モリ空間をもつプロセッサと小さいメモリ空間をもつプ
ロセッサ間での相互通信は小さいメモリ空間によって制
限されて了り欠点があった。
いプロセッサが容易に得られるようになった・このよう
なメモリ空間の広いプロセッサと従来のメモリ空間の小
さいプロセッサを組み合わせて構成した場合、大きいメ
モリ空間をもつプロセッサと小さいメモリ空間をもつプ
ロセッサ間での相互通信は小さいメモリ空間によって制
限されて了り欠点があった。
本発明は、メモリ空間の異なるサイズのマルチプロセッ
サにおいて、特にメモリ空間の小さいプロセッサのソフ
Ｃ及びハードに変更を与えることなく、メモリ空間を拡
大した相互通信を可能としたマルチプロセッサシステム
のメモリ管理方法を提供することを目的とする。
サにおいて、特にメモリ空間の小さいプロセッサのソフ
Ｃ及びハードに変更を与えることなく、メモリ空間を拡
大した相互通信を可能としたマルチプロセッサシステム
のメモリ管理方法を提供することを目的とする。
か、＼る目的を達成したマルチプロセッサシステムに２
けるメモリ管理方法の構成は、最大メモリ空間が異なる
異種の複数のプロセッサからなるマルチプロセッサシス
テムに２いて、上記値数のプロ・セッサの一つのマスタ
プロセッサの大きなメモリ空間上に、マスタプロセッサ
によって書き替え可能なメモリ写像テーブルに基づき、
メモリ空間の小さな各プロセッサのメモリ空間を自由に
割ｇ当て、上記各プロセッサは割り当てられたメモリ空
間を共有に利用することを特徴とするものである。
けるメモリ管理方法の構成は、最大メモリ空間が異なる
異種の複数のプロセッサからなるマルチプロセッサシス
テムに２いて、上記値数のプロ・セッサの一つのマスタ
プロセッサの大きなメモリ空間上に、マスタプロセッサ
によって書き替え可能なメモリ写像テーブルに基づき、
メモリ空間の小さな各プロセッサのメモリ空間を自由に
割ｇ当て、上記各プロセッサは割り当てられたメモリ空
間を共有に利用することを特徴とするものである。
本発明によるマルチプロセッサシステムにおけるメモリ
管理方法を図面によって説明する。
管理方法を図面によって説明する。
第２図は本発明のメモリｖ理方法を用いたマスタ・スレ
ーブマルチプロセッサシステムの一つの実施例の構成図
である。第２図に２いて、３はマスタプロセッサ、Ｓ、
、Ｓ、・・＊ Ｓｎはスレーブプロセッサ、４は共有メ
モリ空間、５はアドレス変換装置、ＳＡは１マスタプロ
セツサのデータアドレス信号、ＳＢはスレーブプロセッ
サのデータアドレス信号、ＳＯはマスタプロセッサ３か
ら出され、スレーブメモリ空Ｍ） （Ｍｔ −Ｍｚ −
０・Ｍｎ） を共有メモリ空間４に割当てるメモリ写
像テーブル出力である。
ーブマルチプロセッサシステムの一つの実施例の構成図
である。第２図に２いて、３はマスタプロセッサ、Ｓ、
、Ｓ、・・＊ Ｓｎはスレーブプロセッサ、４は共有メ
モリ空間、５はアドレス変換装置、ＳＡは１マスタプロ
セツサのデータアドレス信号、ＳＢはスレーブプロセッ
サのデータアドレス信号、ＳＯはマスタプロセッサ３か
ら出され、スレーブメモリ空Ｍ） （Ｍｔ −Ｍｚ −
０・Ｍｎ） を共有メモリ空間４に割当てるメモリ写
像テーブル出力である。
第２図ｔｌＣ示ｆマスタースＶ−ブマルテプロセッサシ
ステムにおいて、マスタプロセッサ３は予めアドレス変
換装置５にスレーブメモリ空間ＩＶＩ、 、 Ｍｚ −
−−Ｍｎをマスタプロセッサが制御できる大きなメモリ
サイズの共有メモリ空間４に割当てるメモリ写像テーブ
ル出力、ＳＯを入力し、スレーブメモリ空間Ｍ１．Ｍ２
・・・Ｍｎをそのま＼あるいは分割して、共有メモリ空
間、４の所定の位置に割当てる。か＼る共有メモリ空間
４をマスタプロセッサ３及びスレーブプロセッサＳ１゜
Ｓ２・・・Ｓｎ がそれぞれデータアドレス信号ＳＡ及
びＳＢによってアクセスして利用することができる◎マ
スタプロセッサはスレーブメモリの凡てを利用すること
ができ、またスレーブプロセッサはスレーブメモリが見
掛上目からに所属していると何ら異なることなく即ち、
アクセスフロクラムを何ら変更することなく、アドレス
変換装置５ｔ−介しメモリ４織テーブルに基づいて利用
することができる＠′ 更にマスタグログラム３は必侠に応じてメモリ写像テー
ブル内容を変更し、広い共有メモリ空間４の中でスレー
ブメモリ空間の害Ｕ当を自由に分割など行って割当て、
新たに割当てられた共有メモリ空間４′ｃの割当に対し
て、スレーブプロセッサはメモリ写像テーブルによって
スレーブメモリ空間が自からに所柄する場合と異なるこ
となく利用することができる。
ステムにおいて、マスタプロセッサ３は予めアドレス変
換装置５にスレーブメモリ空間ＩＶＩ、 、 Ｍｚ −
−−Ｍｎをマスタプロセッサが制御できる大きなメモリ
サイズの共有メモリ空間４に割当てるメモリ写像テーブ
ル出力、ＳＯを入力し、スレーブメモリ空間Ｍ１．Ｍ２
・・・Ｍｎをそのま＼あるいは分割して、共有メモリ空
間、４の所定の位置に割当てる。か＼る共有メモリ空間
４をマスタプロセッサ３及びスレーブプロセッサＳ１゜
Ｓ２・・・Ｓｎ がそれぞれデータアドレス信号ＳＡ及
びＳＢによってアクセスして利用することができる◎マ
スタプロセッサはスレーブメモリの凡てを利用すること
ができ、またスレーブプロセッサはスレーブメモリが見
掛上目からに所属していると何ら異なることなく即ち、
アクセスフロクラムを何ら変更することなく、アドレス
変換装置５ｔ−介しメモリ４織テーブルに基づいて利用
することができる＠′ 更にマスタグログラム３は必侠に応じてメモリ写像テー
ブル内容を変更し、広い共有メモリ空間４の中でスレー
ブメモリ空間の害Ｕ当を自由に分割など行って割当て、
新たに割当てられた共有メモリ空間４′ｃの割当に対し
て、スレーブプロセッサはメモリ写像テーブルによって
スレーブメモリ空間が自からに所柄する場合と異なるこ
となく利用することができる。
第９図はスレーブメモリ壁間の共有メモリ空間への写像
の続四図である。４は共有メモリを間、５はアドレス変
換装置、ｒｖｉｉ、１す２．＋１・・へ私ｉｊ ／ＣＶ
−フ） モリ、Ｍｌ １ ｅ Ｍｌ２ ＊ Ｍ、、ｌ
、 Ｍ２Ｒ； ” ”はそれぞれスレーブメモリ空間Ｍ
、、Ｍ２ の分割割当ての分割メモリを間でめる・Ｃ
れらの写像内容はメモリ写像テーブルに記載されていて
、マスタプロセラｔ３で編集されアドレス変換装置５へ
入゛力され記録される・ スレーブプロセッサｓ、 ｅ ｓ、 ｊ ”・・Ｓｎは
メモリ写像テーブルに基づいてアドレス変換装ｆＩｔ５
を介してスレーブメモリが自からに所属している様に利
用することができる・またマスク・スレーブ間の相互通
信は共有メモリ空間４を利用して行なわれるので、著し
、く拡大された通信用メモリ空間で通信することができ
る。
の続四図である。４は共有メモリを間、５はアドレス変
換装置、ｒｖｉｉ、１す２．＋１・・へ私ｉｊ ／ＣＶ
−フ） モリ、Ｍｌ １ ｅ Ｍｌ２ ＊ Ｍ、、ｌ
、 Ｍ２Ｒ； ” ”はそれぞれスレーブメモリ空間Ｍ
、、Ｍ２ の分割割当ての分割メモリを間でめる・Ｃ
れらの写像内容はメモリ写像テーブルに記載されていて
、マスタプロセラｔ３で編集されアドレス変換装置５へ
入゛力され記録される・ スレーブプロセッサｓ、 ｅ ｓ、 ｊ ”・・Ｓｎは
メモリ写像テーブルに基づいてアドレス変換装ｆＩｔ５
を介してスレーブメモリが自からに所属している様に利
用することができる・またマスク・スレーブ間の相互通
信は共有メモリ空間４を利用して行なわれるので、著し
、く拡大された通信用メモリ空間で通信することができ
る。
本発明によるマルチプロセッサシステムにおけるメモリ
管理方法によれば、マスタプロセッサはメモリ写像テー
ブルをアドレス変換装置に７４＠込むことによって、マ
ルチプロセッサシステムの各プロセッサのメモリ空間を
マスタプロセッサが制御できる広いメ・そり空間に割当
て、各プロセッサが共有に利用できるメモリ空間として
利用てきる・各プロセッサはアドレス変換装置のメモリ
写像テーブルによってアクセスプログラムを変更するこ
となく、即ち、メモリ空間の切替を意識しないで、作成
されていたプログラムをそのま＼利用することができる
。筐だメモリ写像テーブル内容のマスタプロセッサによ
る書き替えで、スレーブメモリ空間の切替も行なわれ、
スレーブプロセッサは拡張されたメモリ９間をアドレシ
ングできるようになった。
管理方法によれば、マスタプロセッサはメモリ写像テー
ブルをアドレス変換装置に７４＠込むことによって、マ
ルチプロセッサシステムの各プロセッサのメモリ空間を
マスタプロセッサが制御できる広いメ・そり空間に割当
て、各プロセッサが共有に利用できるメモリ空間として
利用てきる・各プロセッサはアドレス変換装置のメモリ
写像テーブルによってアクセスプログラムを変更するこ
となく、即ち、メモリ空間の切替を意識しないで、作成
されていたプログラムをそのま＼利用することができる
。筐だメモリ写像テーブル内容のマスタプロセッサによ
る書き替えで、スレーブメモリ空間の切替も行なわれ、
スレーブプロセッサは拡張されたメモリ９間をアドレシ
ングできるようになった。
また、マルチプロセッサシステムのソフトやハードも特
に変更を加えることなくマスタ争スレーブ間の相互通信
が共有メモリを利用することによってできるので、使用
が容易でおシ、通信゛用メモリ空間は著しく拡大された
。
に変更を加えることなくマスタ争スレーブ間の相互通信
が共有メモリを利用することによってできるので、使用
が容易でおシ、通信゛用メモリ空間は著しく拡大された
。
第１図は、従来のバンク切替方式を示す構成図、第２図
は本発明によるマルチプロセッサシステムにおけるメモ
リ管理方法の一つの実施例を説明スるマスタ・スレーブ
マルチプロセッサシステムの構成図、第３図は第２図に
示す共有メモリ空間へのスレーブメモリ空間の写像を説
明する欧明図である。図に２いて ｌはプロセッサ、 ２はメモリ切替装置、 ３はマスタプロセッサ、 ４は共有メモリ空間、 ５はアドレス変換装置、 Ｓｌ＊Ｓ２・・・Ｓｎはスレーブプロセッサ、Ｍ□２Ｍ
２．・・・励 はスレーブメモリ空間である。 特許出願人 住友電気工業株式会社 代 理 人 弁理士 光 石 士 部（他１名） 第１図 第３図
は本発明によるマルチプロセッサシステムにおけるメモ
リ管理方法の一つの実施例を説明スるマスタ・スレーブ
マルチプロセッサシステムの構成図、第３図は第２図に
示す共有メモリ空間へのスレーブメモリ空間の写像を説
明する欧明図である。図に２いて ｌはプロセッサ、 ２はメモリ切替装置、 ３はマスタプロセッサ、 ４は共有メモリ空間、 ５はアドレス変換装置、 Ｓｌ＊Ｓ２・・・Ｓｎはスレーブプロセッサ、Ｍ□２Ｍ
２．・・・励 はスレーブメモリ空間である。 特許出願人 住友電気工業株式会社 代 理 人 弁理士 光 石 士 部（他１名） 第１図 第３図
Claims (1)
- 最大メモリ空間が異なる異種の複数のプロッセサからな
るマルチプロセッサシステムにおいて、上記複数のプロ
セッサの一つであるマスタプロセッサの大きなメモリ空
間上に、マスタプロセッサによって書き替え可能なメモ
リ写像テーフ“ルにもとつぎ、メモリ空間の小さい各プ
ロセッサのメモリ空間を自由に割りあて、上記の大きな
メモリ空間に割当てられたメモリを各プロセッサが共有
することを特徴とするマルチプロセッサシステムにおけ
るメモリ管理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18599882A JPS5975350A (ja) | 1982-10-25 | 1982-10-25 | マルチプロセツサシステムにおけるメモリ管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18599882A JPS5975350A (ja) | 1982-10-25 | 1982-10-25 | マルチプロセツサシステムにおけるメモリ管理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5975350A true JPS5975350A (ja) | 1984-04-28 |
Family
ID=16180575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18599882A Pending JPS5975350A (ja) | 1982-10-25 | 1982-10-25 | マルチプロセツサシステムにおけるメモリ管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5975350A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61211758A (ja) * | 1985-03-15 | 1986-09-19 | Sony Corp | マルチ・プロセツサ・システム |
| EP0368655A2 (en) * | 1988-11-09 | 1990-05-16 | Fujitsu Limited | Communication system using a common memory |
| EP3528134A1 (fr) * | 2018-02-19 | 2019-08-21 | IFP Energies nouvelles | Système et procédé de prediction d'un phénomène physique et/ou chimique au moyen d'un segment de mémoire partagé |
-
1982
- 1982-10-25 JP JP18599882A patent/JPS5975350A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61211758A (ja) * | 1985-03-15 | 1986-09-19 | Sony Corp | マルチ・プロセツサ・システム |
| EP0368655A2 (en) * | 1988-11-09 | 1990-05-16 | Fujitsu Limited | Communication system using a common memory |
| US5375219A (en) * | 1988-11-09 | 1994-12-20 | Fujitsu Limited | Common system with a plurality of processors using a common memory and utilizing an interrupt signal |
| EP3528134A1 (fr) * | 2018-02-19 | 2019-08-21 | IFP Energies nouvelles | Système et procédé de prediction d'un phénomène physique et/ou chimique au moyen d'un segment de mémoire partagé |
| FR3078176A1 (fr) * | 2018-02-19 | 2019-08-23 | IFP Energies Nouvelles | Systeme et procede de prediction d'un phenomene physique et/ou chimique au moyen d'un segment de memoire partage |
| US11416652B2 (en) | 2018-02-19 | 2022-08-16 | IFP Energies Nouvelles | System and method for predicting a physical and/or chemical phenomenon by means of a shared memory segment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2757961B2 (ja) | 複数の中央処理装置間が対等の関係を有するデータ処理システム用の装置および方法 | |
| US6205528B1 (en) | User specifiable allocation of memory for processes in a multiprocessor computer having a non-uniform memory architecture | |
| ITNA960032A1 (it) | Multicalcolatore elettronico numerico parallelo multiprocessore a ridondanza di processori accoppiati | |
| JPH04299440A (ja) | 共有レジスタ制御方式 | |
| JPS61211758A (ja) | マルチ・プロセツサ・システム | |
| JP3720981B2 (ja) | マルチプロセッサシステム | |
| JPS5975350A (ja) | マルチプロセツサシステムにおけるメモリ管理方法 | |
| JPH03105546A (ja) | 多重化共有メモリ制御方法、多重化共有メモリシステムおよび共有メモリ拡張方法 | |
| JPS58201166A (ja) | マルチプロセツサ方式 | |
| JPS60173655A (ja) | マルチプロセツサのメモリ方式 | |
| JP2780662B2 (ja) | マルチプロセッサシステム | |
| JP3661531B2 (ja) | マルチプロセッサシステム及びそのアドレス解決方法 | |
| JP6694007B2 (ja) | 情報処理装置 | |
| JPH02112055A (ja) | マルチプロロセッサシステムのデータ転送方式 | |
| JPH0341862B2 (ja) | ||
| JPS59165287A (ja) | 情報処理システム | |
| JPS6324348A (ja) | メモリ共有方式 | |
| JPS63118961A (ja) | デ−タのオ−バレイセグメント割当て方式 | |
| JPS59173862A (ja) | マスクメモリ制御回路 | |
| JP2020123382A (ja) | 制御プログラム | |
| JPS5816213B2 (ja) | 共有メモリアクセス装置 | |
| JPH10254767A (ja) | メモリ制御装置及び該メモリ制御装置によるメモリシステム | |
| JPH01287768A (ja) | マルチプロセッサシステム | |
| JPS62100858A (ja) | 共有メモリ制御方式 | |
| JPH01248207A (ja) | 数値制御装置 |