JPS63118961A - デ−タのオ−バレイセグメント割当て方式 - Google Patents
デ−タのオ−バレイセグメント割当て方式Info
- Publication number
- JPS63118961A JPS63118961A JP61265346A JP26534686A JPS63118961A JP S63118961 A JPS63118961 A JP S63118961A JP 61265346 A JP61265346 A JP 61265346A JP 26534686 A JP26534686 A JP 26534686A JP S63118961 A JPS63118961 A JP S63118961A
- Authority
- JP
- Japan
- Prior art keywords
- data
- same address
- overlay
- input
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000013507 mapping Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 3
Landscapes
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
不発明は電子計算機のシステムに関し、ｔ！！Ｉにその
オーバレイセグメント割当て方式に関する。
オーバレイセグメント割当て方式に関する。
（従来の技術）
従来、この種のオーバレイセグメント割当て方式では、
実行時に同一アドレスに割当てられたデータがアクセス
されたとき、オーバレイローダによりオーバレイは実行
されていた。
実行時に同一アドレスに割当てられたデータがアクセス
されたとき、オーバレイローダによりオーバレイは実行
されていた。
ま九、オーバレイ機能を有さないシステムにおいては、
複数のデータでアドレス空間を共有するために、ソース
プログラムを変更していた。
複数のデータでアドレス空間を共有するために、ソース
プログラムを変更していた。
（発明が解決しようとする問題点）
上述した従来のオーバレイセグメント割当て方式では、
実行時に、初期値のないデータセグメントに対しても、
オーバレイローダによりオーバレイが実行されている九
め、オーバレイ時のオーバーヘッドが存在するという欠
点がある。
実行時に、初期値のないデータセグメントに対しても、
オーバレイローダによりオーバレイが実行されている九
め、オーバレイ時のオーバーヘッドが存在するという欠
点がある。
ま九、オーバレイ機能をＭさないシステムでは、ソース
プログラムの変更が必要であると云う欠点がある。
プログラムの変更が必要であると云う欠点がある。
本発明の目的は、リンカによって割当てられたアドレス
空間が実行時のアドレス空間に対して一対一にマツピン
グされるシステム上で使用されるように複数のフェーズ
で構成され、各フェーズが複数のモジュールから構成さ
れるようなプログラムにおいて、フェーズ内で局所的に
使用されるデータｔ−，同一アドレスに割当てることを
指定したコマンドを入力し、その指定に従って複数のデ
ータを同一アドレスに割当てることによって上記欠点を
除去し、オーバレイ時のオーバーヘッドが存在しないよ
うに構成したデータのオーバレイセグメント割当て方式
を提供することにある。
空間が実行時のアドレス空間に対して一対一にマツピン
グされるシステム上で使用されるように複数のフェーズ
で構成され、各フェーズが複数のモジュールから構成さ
れるようなプログラムにおいて、フェーズ内で局所的に
使用されるデータｔ−，同一アドレスに割当てることを
指定したコマンドを入力し、その指定に従って複数のデ
ータを同一アドレスに割当てることによって上記欠点を
除去し、オーバレイ時のオーバーヘッドが存在しないよ
うに構成したデータのオーバレイセグメント割当て方式
を提供することにある。
（問題点を解決するための手段）
本発明によるデータのオーバレイセグメント割当て方式
は入力手段と、割当て手段とを具備して構成したもので
ある。
は入力手段と、割当て手段とを具備して構成したもので
ある。
入力手段は、リンカにより割当てられたアドレス空間が
実行時のアドレス空間に対して一対一にマツピングされ
るようなシステム上で使用されるように複数のフェーズ
で構成され、各フェーズが複数のモジュールから構成さ
れるようなプログラムにおいて、フェーズ内で局所的に
使用されるデータを同一アドレスに割当てることを指定
したコマンドを入力するためのものである。
実行時のアドレス空間に対して一対一にマツピングされ
るようなシステム上で使用されるように複数のフェーズ
で構成され、各フェーズが複数のモジュールから構成さ
れるようなプログラムにおいて、フェーズ内で局所的に
使用されるデータを同一アドレスに割当てることを指定
したコマンドを入力するためのものである。
割当て手段は、上記コマンドによる指定に従って複数の
データを同一アドレス悼割当てるためのものである。
データを同一アドレス悼割当てるためのものである。
（実 施 例）
次に、本発明について図面を参照して説明する。
第１図は１本発明によるデータのオーバレイセグメント
割当て方式を実現する一実施例を示すブロック図である
。第１図において、１はオブジェクトモジュールライブ
ラリ、２はリンカ、２ａは入力手段、２ｂは割当て手段
、３は入力コマンド、４はロードモジュールライブラリ
である。
割当て方式を実現する一実施例を示すブロック図である
。第１図において、１はオブジェクトモジュールライブ
ラリ、２はリンカ、２ａは入力手段、２ｂは割当て手段
、３は入力コマンド、４はロードモジュールライブラリ
である。
第１図を参照すると、本発明は複数のデータを同一アド
レスに割当てるように指定したコマンドを入力するため
の入力手段２ａと、入力手段２ａで指定されたコマンド
に従ってそれらのデータを同一アドレスに割当てるため
の割当て手段２ｂとを備えたリンカ２によって構成され
る。リンカ２は、オブジェクト七ジュール１を入力し、
入力コマンドに従ってロードモジュールを出力する。
レスに割当てるように指定したコマンドを入力するため
の入力手段２ａと、入力手段２ａで指定されたコマンド
に従ってそれらのデータを同一アドレスに割当てるため
の割当て手段２ｂとを備えたリンカ２によって構成され
る。リンカ２は、オブジェクト七ジュール１を入力し、
入力コマンドに従ってロードモジュールを出力する。
第２因は、入力プログラムにもとず＾て本実施例の詳細
ｔ−ｔｇ示する説明図である。第２図において、２１は
入力プログラム、２２は入力コマンド、２３はリンカ、
２４はアドレス空間である。
ｔ−ｔｇ示する説明図である。第２図において、２１は
入力プログラム、２２は入力コマンド、２３はリンカ、
２４はアドレス空間である。
次に、本発明を第２内金参照して具体的な入力プログラ
ムにもとすいて実施例の詳細を説明するＯ 第２図において、２１は入力プログラムの構成であり、
主プログラムＭＡＩＮと、３つのフェーズ（副プログラ
ムの集会）とから成るプログラムであることを示す。Ａ
、Ｂ、Ｃは、それぞれフェーズ１〜３で定義された初期
値のないデータであり、各フェーズの中だけで使用され
る局所的なデータであるものとする。このように、フェ
ーズ内で局所的な初期値のないデータにおいては、同時
に各データの記憶域が必要ではないため、各データを同
一のアドレスに割当てることができる。そこで、リンカ
２２への入力コマンドとして、データ（Ａ、Ｂ、Ｃ）ｔ
−同一のアドレス空間に割当てることを指定できる。
ムにもとすいて実施例の詳細を説明するＯ 第２図において、２１は入力プログラムの構成であり、
主プログラムＭＡＩＮと、３つのフェーズ（副プログラ
ムの集会）とから成るプログラムであることを示す。Ａ
、Ｂ、Ｃは、それぞれフェーズ１〜３で定義された初期
値のないデータであり、各フェーズの中だけで使用され
る局所的なデータであるものとする。このように、フェ
ーズ内で局所的な初期値のないデータにおいては、同時
に各データの記憶域が必要ではないため、各データを同
一のアドレスに割当てることができる。そこで、リンカ
２２への入力コマンドとして、データ（Ａ、Ｂ、Ｃ）ｔ
−同一のアドレス空間に割当てることを指定できる。
この状況は、第２図に示す入力コマンド２３より明らか
である。
である。
第３図は、データが割当てられたアドレスの内部形式を
示す説明図である。第３図から明らかなように、リンカ
２２は該当コマンドを入力し、コマンドで指定されたデ
ータ（Ａ、Ｂ、Ｃ）の定義アドレスに同一アドレス（８
，１０，０ｏｏｏ）ｉ２セットする。これによって、デ
ータ（Ａ、Ｂ、Ｃ）が同一のアドレス空間に割当てられ
、第２図のアドレス空間２４に示すように、セグメント
８．１０はオーバレイセグメントとなる。
示す説明図である。第３図から明らかなように、リンカ
２２は該当コマンドを入力し、コマンドで指定されたデ
ータ（Ａ、Ｂ、Ｃ）の定義アドレスに同一アドレス（８
，１０，０ｏｏｏ）ｉ２セットする。これによって、デ
ータ（Ａ、Ｂ、Ｃ）が同一のアドレス空間に割当てられ
、第２図のアドレス空間２４に示すように、セグメント
８．１０はオーバレイセグメントとなる。
第４図は、実行時にセグメントがデータによつてオーバ
レイされるようすを示した説明図である。
レイされるようすを示した説明図である。
リンカ２２によって割当てられた８、１０のセグメント
が実行される時、Ａ、Ｂ 、Ｃから成る３つのデータに
よってオーバレイされることを、Ｍ３図と第４図を参照
して説明する。第３図に示すように、データＡ−Ｃはそ
れぞれの定義アドレスによってアクセスされる。従って
、第４図に示すように、フェーズｌでは、８．１・Ｏの
セグメントはデータＡの記憶域として使用され、フェー
ズ２．フェーズ３と制御が移行すると、８．１０のセグ
メントはデータＢ１およびデータＣによってオーバレイ
されてゆく。
が実行される時、Ａ、Ｂ 、Ｃから成る３つのデータに
よってオーバレイされることを、Ｍ３図と第４図を参照
して説明する。第３図に示すように、データＡ−Ｃはそ
れぞれの定義アドレスによってアクセスされる。従って
、第４図に示すように、フェーズｌでは、８．１・Ｏの
セグメントはデータＡの記憶域として使用され、フェー
ズ２．フェーズ３と制御が移行すると、８．１０のセグ
メントはデータＢ１およびデータＣによってオーバレイ
されてゆく。
以上述べた処理によって、リンク時に複数の初期値のな
いデータが同一アドレスに割当てられることによって、
実行時には告データを同一のアドレスでアクセスするこ
とになる。つまり、オーバレイローダの介入なしに、初
期値のないデータのオーバレイが可能となる。
いデータが同一アドレスに割当てられることによって、
実行時には告データを同一のアドレスでアクセスするこ
とになる。つまり、オーバレイローダの介入なしに、初
期値のないデータのオーバレイが可能となる。
（発明の効果）
以上説明したように本発明は、オーバレイローダの介入
なしに同一アドレス空間を複数の初期値のないデータで
共有することにより、オーバレイによるオーバーヘッド
なしにアドレス空間を有効に活用できるという効果があ
る。
なしに同一アドレス空間を複数の初期値のないデータで
共有することにより、オーバレイによるオーバーヘッド
なしにアドレス空間を有効に活用できるという効果があ
る。
特に、仮想記憶のないシステムでは、いったんセグメン
トがメモリにロードされると、プログラムの実行終了ま
でメモリが解放されないため、メモリが有効に活用でき
るという効果がある。
トがメモリにロードされると、プログラムの実行終了ま
でメモリが解放されないため、メモリが有効に活用でき
るという効果がある。
また、オーバレイ機能のないシステムでも、ソースプロ
グラムの変更なしにアドレス壁間ｔ−有効に活用できる
という効果がある。
グラムの変更なしにアドレス壁間ｔ−有効に活用できる
という効果がある。
Ｗｃ１図は、本発明によるデータのオーバレイセグメン
ト割当て方式の一実施例を示すブロック図である。第２
図は、具体的な入力プログラムにもとすいて本実流側の
詳細を図示した説明図である。第３図は、データが割当
てられたアドレスの内部形式を示す説明図である。＠４
図は、実行時にセグメントがデータによってオーバＬ／
イされるようすを示した説明図である。 １・・・オブジェクトモジュールライブラリ２．２３・
・・リンカ ２ａ・・・入力手段 ２ｂ・・・割当て手段 ３・・・入力コマンド ４・・・ロードモジュールライブラリ ２１・・・入力プログラム ２２・・・入力コマンド ２４・・・アドレス空間 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽第３図 くアドレｌ情〉 第４図
ト割当て方式の一実施例を示すブロック図である。第２
図は、具体的な入力プログラムにもとすいて本実流側の
詳細を図示した説明図である。第３図は、データが割当
てられたアドレスの内部形式を示す説明図である。＠４
図は、実行時にセグメントがデータによってオーバＬ／
イされるようすを示した説明図である。 １・・・オブジェクトモジュールライブラリ２．２３・
・・リンカ ２ａ・・・入力手段 ２ｂ・・・割当て手段 ３・・・入力コマンド ４・・・ロードモジュールライブラリ ２１・・・入力プログラム ２２・・・入力コマンド ２４・・・アドレス空間 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽第３図 くアドレｌ情〉 第４図
Claims (1)
- 割当てられたアドレス空間が実行時のアドレス空間に対
して一対一にマッピングされるようなシステム上で使用
されるように複数のフェーズで構成され、前記フェーズ
のそれぞれが複数のモジュールから構成されるようなプ
ログラムにおいて前記フェーズの内部で局所的に使用さ
れるデータを同一アドレスに割当てることを指定したコ
マンドを入力するための入力手段と、前記指定に従つて
複数のデータを同一アドレスに割当てるための割当て手
段とを具備して構成したことを特徴とするリンカによる
データのオーバレイセグメント割当て方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61265346A JPH0740227B2 (ja) | 1986-11-07 | 1986-11-07 | デ−タのオ−バレイセグメント割当て方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61265346A JPH0740227B2 (ja) | 1986-11-07 | 1986-11-07 | デ−タのオ−バレイセグメント割当て方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63118961A true JPS63118961A (ja) | 1988-05-23 |
| JPH0740227B2 JPH0740227B2 (ja) | 1995-05-01 |
Family
ID=17415899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61265346A Expired - Lifetime JPH0740227B2 (ja) | 1986-11-07 | 1986-11-07 | デ−タのオ−バレイセグメント割当て方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740227B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09117386A (ja) * | 1995-10-24 | 1997-05-06 | Tomokazu Fukuda | 止水器 |
-
1986
- 1986-11-07 JP JP61265346A patent/JPH0740227B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09117386A (ja) * | 1995-10-24 | 1997-05-06 | Tomokazu Fukuda | 止水器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0740227B2 (ja) | 1995-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5990281A (ja) | メモリ管理方式 | |
| JPS6027964A (ja) | メモリアクセス制御回路 | |
| US3778776A (en) | Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability | |
| JPH04299440A (ja) | 共有レジスタ制御方式 | |
| JPS63251848A (ja) | コンピユータ・システム | |
| JPH06103092A (ja) | 仮想計算機システム | |
| US5369750A (en) | Method and apparatus for configuring multiple absolute address spaces | |
| JPH06124231A (ja) | 半導体ファイル装置 | |
| JPS6126152A (ja) | アドレスチエツク方式 | |
| JPS63118961A (ja) | デ−タのオ−バレイセグメント割当て方式 | |
| JP3304445B2 (ja) | プログラム生成処理装置 | |
| JPH0324644A (ja) | マルチボリュームにおけるファイルの自動拡張方式 | |
| JPS6043756A (ja) | メモリ管理方式 | |
| JPH04344549A (ja) | 計算機システムにおけるページ割り当て方式 | |
| JPS58168166A (ja) | メモリ拡張方式 | |
| JP2943401B2 (ja) | 仮想計算機の外部記憶装置割当処理方法 | |
| WO2004099981A1 (ja) | プログラムのロード方法、ロードプログラムおよびマルチプロセッサ | |
| JPS6143743B2 (ja) | ||
| JPH07253930A (ja) | ダイナミックアドレス変換装置 | |
| JPH03105452A (ja) | ネットワーク構成データ処理装置の重み保持方式 | |
| US20040034758A1 (en) | System for producing addresses for a digital signal processor | |
| JPH01287768A (ja) | マルチプロセッサシステム | |
| JPH01316870A (ja) | ベクトルレジスタ分割制御方式 | |
| JPH03137744A (ja) | メモリ管理方式 | |
| JPS6325730A (ja) | 目的プログラム内における複数のセグメントを束ねる方式 |