JPH06124231A - 半導体ファイル装置 - Google Patents

半導体ファイル装置

Info

Publication number
JPH06124231A
JPH06124231A JP4274737A JP27473792A JPH06124231A JP H06124231 A JPH06124231 A JP H06124231A JP 4274737 A JP4274737 A JP 4274737A JP 27473792 A JP27473792 A JP 27473792A JP H06124231 A JPH06124231 A JP H06124231A
Authority
JP
Japan
Prior art keywords
block
system side
memory chips
erase
block addresses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4274737A
Other languages
English (en)
Other versions
JP3177015B2 (ja
Inventor
Hiroshi Sukegawa
博 助川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP27473792A priority Critical patent/JP3177015B2/ja
Publication of JPH06124231A publication Critical patent/JPH06124231A/ja
Application granted granted Critical
Publication of JP3177015B2 publication Critical patent/JP3177015B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】 【目的】 本発明は、連続したシステム側のブロック番
地にデータを書き込む際の時間を短縮化することを目的
としている。 【構成】 本発明において、システム側の連続ブロック
番地、例えば０１〜０５、０６〜１０等がメモリチップ
１Ａ〜１Ｅに跨がって割り付けられているため、コント
ローラ部２は例えばシステム側の連続ブロック番地０１
〜０５にデータを書き込む場合、各ブロック番地の存在
するメモリチップが異なるため、各ブロック番地に一度
にデータを書き込むことができ、データ書き込み速度を
高速化している。又、メモリ間に亙って行われるスワッ
ピングの際、メモリ管理コントローラ２１は、当初、メ
モリチップ１Ａ〜１Ｅに跨がって割り付けられたシステ
ム側の連続ブロック番地、例えばブロック番地０１〜０
５に対応する物理ブロック番地相互間でのみでスワッピ
ングを行うことで、システム側の連続ブロック番地が異
なるメモリチップに跨がって割り付けられている状態を
維持し、上記効果を保持している。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は複数のメモリチップを備
えた半導体ファイル装置に係わり、特に前記複数のメモ
リチップ内のフラッシュ型ＥＥＰＲＯＭの消去ブロック
にシステム側のブロック番地を割り付ける際の構成に関
する。
【０００２】
【従来の技術】従来この種の半導体ファイル装置では複
数のメモリチップに内蔵されているフラッシュ型ＥＥＰ
ＲＯＭに割り付けられている消去ブロックが集合されて
１つの大きなメモリ領域が構成されている。コントロー
ラはシステム側からデータの書き込み先のブロック番地
を受け取ると、これを前記メモリチップ側の物理ブロッ
ク番地に変換して、データを書き込む制御を行う。従っ
て、コントローラはシステム側のブロック番地をメモリ
チップ側の物理ブロック番地に変換する機能を有してい
る。
【０００３】図３は上記のような複数のメモリチップ１
Ａ〜１Ｃにより構成されるメモリ領域を示したもので、
各メモリチップを区画している枠は消去ブロックを示し
ているものとする。ここで、上記システム側のブロック
番地０１〜１４を図に示したようにメモリチップ１Ａに
割り付け、メモリチップ１Ｂにブロック番地１５〜２８
を割り付け、メモリチップ１Ｃにブロック番地２９〜４
２を割り付けたとする。このようにシステム側のブロッ
ク番地をメモリチップの消去ブロックに割り付けた構成
にて、連続したシステム側のブロック番地０１、０２、
０３に上記コントローラがデータの書き込みを行う場
合、１つのメモリチップ内にある複数の消去ブロックへ
のデータの書き込みは逐次行わなければならない。この
ため、コントローラは、まず、ブロック番地０１にデー
タを書き込んだ後、次のブロック番地０２にデータを書
き込み、更にブロック番地０３にデータを書き込まなけ
ればならず、データの書き込みに時間がかかってしまう
という欠点があった。尚、従来から異なるメモリチップ
内にあるそれぞれの消去ブロックには同時にデータを書
き込むことができるようになっている。
【０００４】
【発明が解決しようとする課題】複数のメモリチップを
有する半導体ファイル装置にて、システム側のブロック
番地を前記メモリチップの各消去ブロックに無作為に割
り付けると、例えば連続したシステム側のブロック番地
にデータを書き込む際に、連続したシステム側のブロッ
ク番地が１つのメモリチップ内に集中してしまうことが
生じ、前記データの書き込みに時間がかかってしまうと
いう欠点があった。
【０００５】そこで本発明は上記の欠点を除去し、連続
したシステム側のブロック番地にデータを書き込む際の
時間を短縮化することができる半導体ファイル装置を提
供することを目的としている。
【０００６】
【課題を解決するための手段】本発明は複数の各メモリ
チップに内蔵されているフラッシュ型のＥＥＰＲＯＭ内
に割り付けられている消去ブロックをシステム側のブロ
ック番地で指定されると、前記消去ブロックにデータを
書き込むと共に、前記各消去ブロックに対するデータの
書き込み回数を均等化するためのスワッピングを行う半
導体ファイル装置において、前記システム側のｎ個の連
続したブロック番地で指定される各消去ブロックが複数
の前記メモリチップに１つずつ跨がって配置されるよう
に、前記システム側のブロック番地を前記消去ブロック
の物理ブロック番地に変換する変換手段と、別のメモリ
チップに存在する消去ブロックとの間で行われるスワッ
ピングの際、複数のメモリチップに１つずつ跨がって配
置された前記ｎ個のシステム側の連続ブロック番地に対
応する前記物理ブロック番地内のみで前記スワッピング
を行う制御手段を具備した構成を有する。
【０００７】
【作用】本発明の半導体ファイル装置において、変換手
段はシステム側のｎ個の連続したブロック番地で指定さ
れる各消去ブロックが複数のメモリチップに１つずつ跨
がって配置されるように、前記システム側のブロック番
地を前記消去ブロックの物理ブロック番地に変換する。
制御手段は別のメモリチップに存在する消去ブロックと
の間で行われるスワッピングの際、複数のメモリチップ
に１つずつ跨がって配置された前記ｎ個のシステム側の
連続ブロック番地に対応する前記物理ブロック番地内の
みで前記スワッピングを行う。
【０００８】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は本発明の半導体ファイル装置の一実施例
を示したブロック図である。１Ａ〜１Ｅは本半導体ファ
イル装置のメモリ領域を構成するメモリチップで、各メ
モリチップはフラッシュ型ＥＥＰＲＯＭを構成している
ものとし、図中、各メモリチップを区画した１枠は１消
去ブロックを示しているものとする。２は上記メモリチ
ップ１Ａ〜１Ｅへのデータの読み書き制御を行うコント
ローラ部で、システム側のブロック番地をメモリチップ
側の物理ブロック番地に変換するメモリ管理コントロー
ラ２１及び前記変換時に必要なシステム側のブロック番
地とメモリチップ側の物理ブロック番地との対応関係デ
ータを格納している管理テーブル２２を有している。
【０００９】次に本実施例の動作について説明する。コ
ントローラ部２の管理テーブル２２にはシステム側の連
続番地が１つのメモリチップに集中することなく、メモ
リチップ１Ａ〜１Ｅに１個ずつできるだけ分散するよう
に、前記システム側のブロック番地を各メモリチップの
消去ブロックに割り付ける変換データが格納されてい
る。即ち、システム側のブロック番地０１〜０５はそれ
ぞれ１個ずつメモリチップ１Ａ〜１Ｅの消去ブロックに
分散して割り付けられ、システム側のブロック番地０６
〜１０も同様にメモリチップ１Ａ〜１Ｅの消去ブロック
に分散して割り付けられており、以下に続くシステム側
の連続したブロック番地も同様である。
【００１０】コントローラ部２は例えば図示されないシ
ステム側からブロック番地０１〜０５の連続したブロッ
クへのデータの書き込み指令を受けると、メモリ管理コ
ントローラ２１が管理テーブル２２を参照して、前記シ
ステム側のブロック番地をメモリチップ１Ａ〜１Ｅ内の
物理ブロック番地に変換し、得られた物理ブロック番地
にデータの書き込みを行う。本例では、前記システム側
のブロック番地０１〜０５は図示の如くメモリチップ１
Ａ〜１Ｅの各消去ブロックに１個ずつ跨がって割り付け
られているため、コントローラ部２は各メモリチップ１
Ａ〜１Ｅ上の前記ブロック番地０１〜０５へのデータの
書き込みを一度に行って処理を終了する。しかし、上記
システム側のブロック番地０１〜０５が１つのメモリチ
ップ上に割り付けられていたとすれば、コントローラ部
２はこれら各ブロック番地へのデータの書き込みを逐次
行わなければならず、上記本例の場合に比べて５倍の書
き込み時間を要することになる。
【００１１】次に、コントローラ部２がブロック番地０
１〜０８の連続したブロックにデータを書き込む場合、
各ブロック番地はメモリチップ１Ａ〜１Ｅに分散して割
り付けられているが、ブロック番地０１と０６は同一メ
モリチップ１Ａに割り付けられ、ブロック番地０２と０
７は同一メモリチップ１Ｂに割り付けられ、更にブロッ
ク番地０３と０８は同一メモリチップ１Ｃに割り付けら
れている。このため、コントローラ部２は、まず、メモ
リチップ１Ａ〜１Ｅに割り付けられているブロック番地
０１〜０５に同時にデータを書き込んだ後、メモリチッ
プ１Ａ〜１Ｃに割り付けられているブロック番地０６〜
０８にデータを書き込んで、処理を終了する。この例で
は、上記した例に比べて、２倍ほど書き込み時間がかか
るが、例えばシステム側のブロック番地が図３に示した
ように各メモリチップへ割り付けてあるような従来例に
比べて、データの書き込み時間を２／８に短縮化するこ
とができる。
【００１２】ところで、上記のようにメモリチップ１Ａ
〜１Ｅに内蔵されているメモリの種類が、フラッシュ型
ＥＥＰＲＯＭであった場合、各フラッシュ型ＥＥＰＲＯ
Ｍ内の物理番地の使用頻度が均一になるように、スワッ
ピング処理が行われる。従って、このスワッピング処理
が行われると、システム側のブロック番地とメモリチッ
プ側の物理ブロック番地との対応関係が異なってしま
い、当初、図１に示すようにシステム側のブロック番地
を各メモリチップ上の消去ブロックに割り付けても、こ
の割り付けが崩れて、例えばシステム側のブロック番地
０１とブロック番地０２とブロック番地０３が同一のメ
モリチップ１Ａ内に割り付けられてしまうというような
ことが起きる可能性がある。そこで本例では、当初図１
の如くメモリチップ１Ａ〜１Ｅに１番地ずつ跨がって割
り付けたシステム側のブロック番地０１〜０５や０６〜
１０や１１〜１５…が同じメモリチップ内に割り付けら
れることがないように、スワッピングをしなければなら
ない。そこで、ルール（１）として、システム側から見
たブロック番地が横断的に格納されている図１の点線に
示すような仮想横断位置内の同じグループに入るメモリ
チップ上の物理ブロック番地同志でしか、異なるメモリ
チップ間に跨がるスワッピングを認めないようにすれ
ば、上記した当初の設定を崩すことがなくなる。又、ル
ール（２）として、同一メモリチップ内の物理ブロック
番地同志ではスワッピングを認めても、上記した当初の
設定を崩すことがない。
【００１３】図２は上記のルール（１）、（２）でスワ
ッピングを行った場合の、メモリチップ１Ａ〜１Ｅに対
するシステム側のブロック番地の再割り付け例を示した
図である。この例では、メモリチップ１Ａのブロック番
地０１とメモリチップ１Ｂのブロック番地０２とをスワ
ッピングにより交換した後、更にメモリチップ１Ｂ内の
ブロック番地０１と０７をスワッピングにより交換する
ことにより、図の如くシステム側のブロック番地がメモ
リチップ上に再配置されることになる。この例にてブロ
ック番地０１〜０５のグループを見てみると各ブロック
番地はメモリチップ１Ａ〜１Ｅに１番地ずつ分散して配
置されている。又、ブロック番地０６〜１０のグループ
を見てみると、各ブロック番地はメモリチップ１Ａ〜１
Ｅに同様に分散しており、上記した当初の設定が崩れて
いないことが分かる。従って、コントローラ部２のメモ
リ管理コントローラ２１はスワッピングが必要になった
場合、上記したルールに従ってメモリチップ１Ａ〜１Ｅ
の物理ブロック番地のスワッピングを行うため、連続し
たシステム側の複数のブロック番地に対するデータの書
き込みを短時間化できる特性はスワッピング後も保持さ
れる。
【００１４】本実施例によれば、システム側のブロック
番地をメモリチップ１Ａ〜１Ｅの消去ブロックに割り付
ける際に、システム側の連続したブロック番地がメモリ
チップ１Ａ〜１Ｅに１番地ずつ跨がって配置されるよう
に、即ち、連続したブロック番地が同一のメモリチップ
内にできるだけ割り付けられないように配置することに
より、連続した消去ブロック間に跨がるデータの書き込
みが生じた場合、上記した各メモリチップに分散されて
いる前記連続したブロックに同時にデータを書き込むこ
とができ、この種のデータの書き込み処理時間を短縮化
することができる。又、当初メモリチップ１Ａ〜１Ｅに
分散して割り付けたシステム側のブロック番地に対応す
る物理ブロック番地同志内でのみ、スワッピングを行う
ようにし、且つ同一メモリチップ内の前記ブロック番地
に関しては自由にスワッピングを行う規定を設けること
により、スワッピング後も連続したシステム側のブロッ
ク番地がメモリチップ１Ａ〜１Ｅに分散した形態を保持
することができ、上記効果が減殺されるのを防止するこ
とができる。
【００１５】
【発明の効果】以上記述した如く本発明の半導体ファイ
ル装置によれば、連続したシステム側のブロック番地に
データを書き込む際の時間を短縮化することができる。
【図面の簡単な説明】
【図１】本発明の半導体ファイル装置の一実施例を示し
たブロック図。
【図２】図１の装置でスワッピングを行った場合の、複
数のメモリチップの消去ブロックに対するシステム側の
ブロック番地の再割り付け例を示した図。
【図３】従来のシステム側のブロック番地を複数のメモ
リチップ間の消去ブロックに割り付けた例を示した図。
【符号の説明】
１Ａ〜１Ｅ…メモリチップ ２…コントロー
ラ部 ２１…メモリ管理コントローラ ２２…管理テー
ブル

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 複数の各メモリチップに内蔵されている
    フラッシュ型のＥＥＰＲＯＭ内に割り付けられている消
    去ブロックをシステム側のブロック番地で指定される
    と、前記消去ブロックにデータを書き込む半導体ファイ
    ル装置において、前記システム側のｎ個の連続したブロ
    ック番地で指定される前記各消去ブロックが複数の前記
    メモリチップに１つずつ跨がって配置されるように、前
    記システム側のブロック番地を前記消去ブロックの物理
    ブロック番地に変換する変換手段を具備したことを特徴
    とする半導体ファイル装置。
  2. 【請求項２】 複数の各メモリチップに内蔵されている
    フラッシュ型のＥＥＰＲＯＭ内に割り付けられている消
    去ブロックをシステム側のブロック番地で指定される
    と、前記消去ブロックにデータを書き込むと共に、前記
    各消去ブロックに対するデータの書き込み回数を均等化
    するためのスワッピングを行う半導体ファイル装置にお
    いて、前記システム側のｎ個の連続したブロック番地で
    指定される各消去ブロックが複数の前記メモリチップに
    １つずつ跨がって配置されるように、前記システム側の
    ブロック番地を前記消去ブロックの物理ブロック番地に
    変換する変換手段と、別のメモリチップに存在する消去
    ブロックとの間で行われるスワッピングの際、複数のメ
    モリチップに１つずつ跨がって配置された前記ｎ個のシ
    ステム側の連続ブロック番地に対応する前記物理ブロッ
    ク番地内のみで前記スワッピングを行う制御手段を具備
    したことを特徴とする半導体ファイル装置。
JP27473792A 1992-10-14 1992-10-14 半導体メモリ装置の制御方法 Expired - Lifetime JP3177015B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27473792A JP3177015B2 (ja) 1992-10-14 1992-10-14 半導体メモリ装置の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27473792A JP3177015B2 (ja) 1992-10-14 1992-10-14 半導体メモリ装置の制御方法

Publications (2)

Publication Number Publication Date
JPH06124231A true JPH06124231A (ja) 1994-05-06
JP3177015B2 JP3177015B2 (ja) 2001-06-18

Family

ID=17545881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27473792A Expired - Lifetime JP3177015B2 (ja) 1992-10-14 1992-10-14 半導体メモリ装置の制御方法

Country Status (1)

Country Link
JP (1) JP3177015B2 (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08221321A (ja) * 1995-02-13 1996-08-30 Nec Corp 複数のｅｅｐｒｏｍを有する処理装置
WO2002046929A1 (fr) * 2000-12-06 2002-06-13 Tdk Corporation Contrôle de mémoire flash
US6950918B1 (en) 2002-01-18 2005-09-27 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US6957295B1 (en) 2002-01-18 2005-10-18 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US6973519B1 (en) 2003-06-03 2005-12-06 Lexar Media, Inc. Card identification compatibility
JP2006504201A (ja) * 2002-10-28 2006-02-02 サンディスク　コーポレイション 不揮発性記憶システムにおける自動損耗均等化
US7000064B2 (en) 2001-09-28 2006-02-14 Lexar Media, Inc. Data handling system
US7024514B2 (en) 2001-06-19 2006-04-04 Tdk Corporation Memory controller, flash memory system employing memory controller and method for controlling flash memory device
US7102671B1 (en) 2000-02-08 2006-09-05 Lexar Media, Inc. Enhanced compact flash memory card
US7111140B2 (en) 1995-07-31 2006-09-19 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
US7185208B2 (en) 2001-09-28 2007-02-27 Lexar Media, Inc. Data processing
US7215580B2 (en) 2001-09-28 2007-05-08 Lexar Media, Inc. Non-volatile memory control
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
US7254724B2 (en) 2001-09-28 2007-08-07 Lexar Media, Inc. Power management system
US7275686B2 (en) 2003-12-17 2007-10-02 Lexar Media, Inc. Electronic equipment point-of-sale activation to avoid theft
US7340581B2 (en) 2001-09-28 2008-03-04 Lexar Media, Inc. Method of writing data to non-volatile memory
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
US7441090B2 (en) 1995-07-31 2008-10-21 Lexar Media, Inc. System and method for updating data sectors in a non-volatile memory using logical block addressing
US7464306B1 (en) 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory
US7523249B1 (en) 1995-07-31 2009-04-21 Lexar Media, Inc. Direct logical block addressing flash memory mass storage architecture
US7594063B1 (en) 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
JP2012513647A (ja) * 2008-12-23 2012-06-14 アップル インコーポレイテッド 管理型不揮発性メモリのアドレスマッピングのためのアーキテクチャー
US9032134B2 (en) 2001-09-28 2015-05-12 Micron Technology, Inc. Methods of operating a memory system that include outputting a data pattern from a sector allocation table to a host if a logical sector is indicated as being erased

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08221321A (ja) * 1995-02-13 1996-08-30 Nec Corp 複数のｅｅｐｒｏｍを有する処理装置
US7424593B2 (en) 1995-07-31 2008-09-09 Micron Technology, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US9026721B2 (en) 1995-07-31 2015-05-05 Micron Technology, Inc. Managing defective areas of memory
US7549013B2 (en) 1995-07-31 2009-06-16 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US7523249B1 (en) 1995-07-31 2009-04-21 Lexar Media, Inc. Direct logical block addressing flash memory mass storage architecture
US7441090B2 (en) 1995-07-31 2008-10-21 Lexar Media, Inc. System and method for updating data sectors in a non-volatile memory using logical block addressing
US7263591B2 (en) 1995-07-31 2007-08-28 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US7111140B2 (en) 1995-07-31 2006-09-19 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US7102671B1 (en) 2000-02-08 2006-09-05 Lexar Media, Inc. Enhanced compact flash memory card
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
WO2002046929A1 (fr) * 2000-12-06 2002-06-13 Tdk Corporation Contrôle de mémoire flash
US7024514B2 (en) 2001-06-19 2006-04-04 Tdk Corporation Memory controller, flash memory system employing memory controller and method for controlling flash memory device
US7275144B2 (en) 2001-06-19 2007-09-25 Tdk Corporation Memory controller, flash memory system employing memory controller and method for controlling flash memory device
US7340581B2 (en) 2001-09-28 2008-03-04 Lexar Media, Inc. Method of writing data to non-volatile memory
US9032134B2 (en) 2001-09-28 2015-05-12 Micron Technology, Inc. Methods of operating a memory system that include outputting a data pattern from a sector allocation table to a host if a logical sector is indicated as being erased
US7215580B2 (en) 2001-09-28 2007-05-08 Lexar Media, Inc. Non-volatile memory control
US8694722B2 (en) 2001-09-28 2014-04-08 Micron Technology, Inc. Memory systems
US7185208B2 (en) 2001-09-28 2007-02-27 Lexar Media, Inc. Data processing
US7254724B2 (en) 2001-09-28 2007-08-07 Lexar Media, Inc. Power management system
US7000064B2 (en) 2001-09-28 2006-02-14 Lexar Media, Inc. Data handling system
US9489301B2 (en) 2001-09-28 2016-11-08 Micron Technology, Inc. Memory systems
US6950918B1 (en) 2002-01-18 2005-09-27 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US6957295B1 (en) 2002-01-18 2005-10-18 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
US9213606B2 (en) 2002-02-22 2015-12-15 Micron Technology, Inc. Image rescue
JP2006504201A (ja) * 2002-10-28 2006-02-02 サンディスク　コーポレイション 不揮発性記憶システムにおける自動損耗均等化
US6973519B1 (en) 2003-06-03 2005-12-06 Lexar Media, Inc. Card identification compatibility
US7275686B2 (en) 2003-12-17 2007-10-02 Lexar Media, Inc. Electronic equipment point-of-sale activation to avoid theft
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
US9576154B2 (en) 2004-04-30 2017-02-21 Micron Technology, Inc. Methods of operating storage systems including using a key to determine whether a password can be changed
US10049207B2 (en) 2004-04-30 2018-08-14 Micron Technology, Inc. Methods of operating storage systems including encrypting a key salt
US7594063B1 (en) 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
US7464306B1 (en) 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory
US8862851B2 (en) 2008-12-23 2014-10-14 Apple Inc. Architecture for address mapping of managed non-volatile memory
KR101417236B1 (ko) * 2008-12-23 2014-07-08 애플 인크. 관리형 비휘발성 메모리의 어드레스 매핑을 위한 아키텍처
JP2012513647A (ja) * 2008-12-23 2012-06-14 アップル インコーポレイテッド 管理型不揮発性メモリのアドレスマッピングのためのアーキテクチャー

Also Published As

Publication number Publication date
JP3177015B2 (ja) 2001-06-18

Similar Documents

Publication Publication Date Title
JPH06124231A (ja) 半導体ファイル装置
JPH04332999A (ja) メモリの使用方法
JPH0236010B2 (ja)
JPH08221312A (ja) メモリカード装置
KR890013565A (ko) 휴대가능 전자장치의 메모리등록 시스템
JP3689927B2 (ja) 画像処理装置
JPS6149249A (ja) 記憶装置のインタリ−ブ制御方式
JPH0324644A (ja) マルチボリュームにおけるファイルの自動拡張方式
JP2590695B2 (ja) 時分割スイッチ回路
JPH02272651A (ja) 領域管理方式
JP3439504B2 (ja) データ転送装置、それを用いたデータ転送方法
JPH0325645A (ja) 仮想空間のスワッピング方式
JPS6258356A (ja) Ｄｍａ制御装置
JPS6156826B2 (ja)
JPS6364474A (ja) 画像メモリ制御装置
JPS6263991A (ja) スクロ−ル表示制御方式
JPS63118961A (ja) デ−タのオ−バレイセグメント割当て方式
JPH0926858A (ja) データ格納方法およびその装置
JPS58168166A (ja) メモリ拡張方式
JPH01140342A (ja) 仮想計算機システム
JPH1124888A (ja) Ｆｉｆｏメモリ制御装置
JPS6367660A (ja) バツフア記憶制御装置
JPH04145554A (ja) 実メモリ割り当て方式
JPS62259153A (ja) 主記憶管理方式
JPH02259814A (ja) データ処理装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080406

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090406

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 12