JP3177015B2 - 半導体メモリ装置の制御方法 - Google Patents
半導体メモリ装置の制御方法Info
- Publication number
- JP3177015B2 JP3177015B2 JP27473792A JP27473792A JP3177015B2 JP 3177015 B2 JP3177015 B2 JP 3177015B2 JP 27473792 A JP27473792 A JP 27473792A JP 27473792 A JP27473792 A JP 27473792A JP 3177015 B2 JP3177015 B2 JP 3177015B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- memory
- block address
- addresses
- swapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は複数のメモリチップを備
えた半導体ファイル装置に係わり、特に前記複数のメモ
リチップ内のフラッシュ型ＥＥＰＲＯＭの消去ブロック
にシステム側のブロック番地を割り付ける際の構成に関
する。
えた半導体ファイル装置に係わり、特に前記複数のメモ
リチップ内のフラッシュ型ＥＥＰＲＯＭの消去ブロック
にシステム側のブロック番地を割り付ける際の構成に関
する。
【０００２】
【従来の技術】従来この種の半導体ファイル装置では複
数のメモリチップに内蔵されているフラッシュ型ＥＥＰ
ＲＯＭに割り付けられている消去ブロックが集合されて
１つの大きなメモリ領域が構成されている。コントロー
ラはシステム側からデータの書き込み先のブロック番地
を受け取ると、これを前記メモリチップ側の物理ブロッ
ク番地に変換して、データを書き込む制御を行う。従っ
て、コントローラはシステム側のブロック番地をメモリ
チップ側の物理ブロック番地に変換する機能を有してい
る。
数のメモリチップに内蔵されているフラッシュ型ＥＥＰ
ＲＯＭに割り付けられている消去ブロックが集合されて
１つの大きなメモリ領域が構成されている。コントロー
ラはシステム側からデータの書き込み先のブロック番地
を受け取ると、これを前記メモリチップ側の物理ブロッ
ク番地に変換して、データを書き込む制御を行う。従っ
て、コントローラはシステム側のブロック番地をメモリ
チップ側の物理ブロック番地に変換する機能を有してい
る。
【０００３】図３は上記のような複数のメモリチップ１
Ａ〜１Ｃにより構成されるメモリ領域を示したもので、
各メモリチップを区画している枠は消去ブロックを示し
ているものとする。ここで、上記システム側のブロック
番地０１〜１４を図に示したようにメモリチップ１Ａに
割り付け、メモリチップ１Ｂにブロック番地１５〜２８
を割り付け、メモリチップ１Ｃにブロック番地２９〜４
２を割り付けたとする。このようにシステム側のブロッ
ク番地をメモリチップの消去ブロックに割り付けた構成
にて、連続したシステム側のブロック番地０１、０２、
０３に上記コントローラがデータの書き込みを行う場
合、１つのメモリチップ内にある複数の消去ブロックへ
のデータの書き込みは逐次行わなければならない。この
ため、コントローラは、まず、ブロック番地０１にデー
タを書き込んだ後、次のブロック番地０２にデータを書
き込み、更にブロック番地０３にデータを書き込まなけ
ればならず、データの書き込みに時間がかかってしまう
という欠点があった。尚、従来から異なるメモリチップ
内にあるそれぞれの消去ブロックには同時にデータを書
き込むことができるようになっている。
Ａ〜１Ｃにより構成されるメモリ領域を示したもので、
各メモリチップを区画している枠は消去ブロックを示し
ているものとする。ここで、上記システム側のブロック
番地０１〜１４を図に示したようにメモリチップ１Ａに
割り付け、メモリチップ１Ｂにブロック番地１５〜２８
を割り付け、メモリチップ１Ｃにブロック番地２９〜４
２を割り付けたとする。このようにシステム側のブロッ
ク番地をメモリチップの消去ブロックに割り付けた構成
にて、連続したシステム側のブロック番地０１、０２、
０３に上記コントローラがデータの書き込みを行う場
合、１つのメモリチップ内にある複数の消去ブロックへ
のデータの書き込みは逐次行わなければならない。この
ため、コントローラは、まず、ブロック番地０１にデー
タを書き込んだ後、次のブロック番地０２にデータを書
き込み、更にブロック番地０３にデータを書き込まなけ
ればならず、データの書き込みに時間がかかってしまう
という欠点があった。尚、従来から異なるメモリチップ
内にあるそれぞれの消去ブロックには同時にデータを書
き込むことができるようになっている。
【０００４】
【発明が解決しようとする課題】複数のメモリチップを
有する半導体ファイル装置にて、システム側のブロック
番地を前記メモリチップの各消去ブロックに無作為に割
り付けると、例えば連続したシステム側のブロック番地
にデータを書き込む際に、連続したシステム側のブロッ
ク番地が１つのメモリチップ内に集中してしまうことが
生じ、前記データの書き込みに時間がかかってしまうと
いう欠点があった。
有する半導体ファイル装置にて、システム側のブロック
番地を前記メモリチップの各消去ブロックに無作為に割
り付けると、例えば連続したシステム側のブロック番地
にデータを書き込む際に、連続したシステム側のブロッ
ク番地が１つのメモリチップ内に集中してしまうことが
生じ、前記データの書き込みに時間がかかってしまうと
いう欠点があった。
【０００５】そこで本発明の目的は上記の欠点を除去
し、連続したシステム側のブロック番地に対応して半導
体メモリ装置にデータを書き込む際の時間を短縮化しつ
つ、メモリモジュールにおける各ブロック番地の使用頻
度を均等化する半導体メモリ装置の制御方法を提供する
ことにある。
し、連続したシステム側のブロック番地に対応して半導
体メモリ装置にデータを書き込む際の時間を短縮化しつ
つ、メモリモジュールにおける各ブロック番地の使用頻
度を均等化する半導体メモリ装置の制御方法を提供する
ことにある。
【０００６】
【課題を解決するための手段】本発明は、複数のブロッ
クが割り付けられたメモリチップを複数備えた半導体メ
モリ装置に対し、システム側のブロック番地で指定され
ると上記ブロックにデータを書き込むと共に、上記各ブ
ロックに対するデータの書き込み回数を平均化するため
のスワッピングを行う半導体メモリ装置の制御方法にお
いて、上記システム側の連続したブロック番地で指定さ
れる上記各ブロックが複数の上記メモリチップに1つず
つ跨って配置されるように、上記システム側の上記ブロ
ック番地を上記ブロックの物理ブロック番地に変換し、
異なるメモリチップに存在する上記ブロックとの間で行
われるスワッピングの際、複数のメモリチップに１つず
つ跨って配置された上記ホスト装置側の連続ブロック番
地に対応する上記物理ブロック番地内でのみ上記スワッ
ピングを行うことにある。
クが割り付けられたメモリチップを複数備えた半導体メ
モリ装置に対し、システム側のブロック番地で指定され
ると上記ブロックにデータを書き込むと共に、上記各ブ
ロックに対するデータの書き込み回数を平均化するため
のスワッピングを行う半導体メモリ装置の制御方法にお
いて、上記システム側の連続したブロック番地で指定さ
れる上記各ブロックが複数の上記メモリチップに1つず
つ跨って配置されるように、上記システム側の上記ブロ
ック番地を上記ブロックの物理ブロック番地に変換し、
異なるメモリチップに存在する上記ブロックとの間で行
われるスワッピングの際、複数のメモリチップに１つず
つ跨って配置された上記ホスト装置側の連続ブロック番
地に対応する上記物理ブロック番地内でのみ上記スワッ
ピングを行うことにある。
【０００７】
【作用】本発明の半導体メモリ装置の制御方法におい
て、システム側の連続したブロック番地で指定される半
導体メモリ装置の上記各ブロックが複数の上記メモリチ
ップに１つずつ跨って配置されるように、上記システム
の上記ブロック番地を上記半導体メモリ装置の上記ブロ
ックの物理ブロック番地に変換し、異なるメモリチップ
に存在する上記ブロックとの間で行われるスワッピング
の際、複数のメモリチップに1つずつ跨って配置された
上記システム側の連続ブロック番地に対応する上記物理
ブロック番地内でのみ上記スワッピングを行う。
て、システム側の連続したブロック番地で指定される半
導体メモリ装置の上記各ブロックが複数の上記メモリチ
ップに１つずつ跨って配置されるように、上記システム
の上記ブロック番地を上記半導体メモリ装置の上記ブロ
ックの物理ブロック番地に変換し、異なるメモリチップ
に存在する上記ブロックとの間で行われるスワッピング
の際、複数のメモリチップに1つずつ跨って配置された
上記システム側の連続ブロック番地に対応する上記物理
ブロック番地内でのみ上記スワッピングを行う。
【０００８】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は本発明の半導体ファイル装置の一実施例
を示したブロック図である。１Ａ〜１Ｅは本半導体ファ
イル装置のメモリ領域を構成するメモリチップで、各メ
モリチップはフラッシュ型ＥＥＰＲＯＭを構成している
ものとし、図中、各メモリチップを区画した１枠は１消
去ブロックを示しているものとする。２は上記メモリチ
ップ１Ａ〜１Ｅへのデータの読み書き制御を行うコント
ローラ部で、システム側のブロック番地をメモリチップ
側の物理ブロック番地に変換するメモリ管理コントロー
ラ２１及び前記変換時に必要なシステム側のブロック番
地とメモリチップ側の物理ブロック番地との対応関係デ
ータを格納している管理テーブル２２を有している。
明する。図１は本発明の半導体ファイル装置の一実施例
を示したブロック図である。１Ａ〜１Ｅは本半導体ファ
イル装置のメモリ領域を構成するメモリチップで、各メ
モリチップはフラッシュ型ＥＥＰＲＯＭを構成している
ものとし、図中、各メモリチップを区画した１枠は１消
去ブロックを示しているものとする。２は上記メモリチ
ップ１Ａ〜１Ｅへのデータの読み書き制御を行うコント
ローラ部で、システム側のブロック番地をメモリチップ
側の物理ブロック番地に変換するメモリ管理コントロー
ラ２１及び前記変換時に必要なシステム側のブロック番
地とメモリチップ側の物理ブロック番地との対応関係デ
ータを格納している管理テーブル２２を有している。
【０００９】次に本実施例の動作について説明する。コ
ントローラ部２の管理テーブル２２にはシステム側の連
続番地が１つのメモリチップに集中することなく、メモ
リチップ１Ａ〜１Ｅに１個ずつできるだけ分散するよう
に、前記システム側のブロック番地を各メモリチップの
消去ブロックに割り付ける変換データが格納されてい
る。即ち、システム側のブロック番地０１〜０５はそれ
ぞれ１個ずつメモリチップ１Ａ〜１Ｅの消去ブロックに
分散して割り付けられ、システム側のブロック番地０６
〜１０も同様にメモリチップ１Ａ〜１Ｅの消去ブロック
に分散して割り付けられており、以下に続くシステム側
の連続したブロック番地も同様である。
ントローラ部２の管理テーブル２２にはシステム側の連
続番地が１つのメモリチップに集中することなく、メモ
リチップ１Ａ〜１Ｅに１個ずつできるだけ分散するよう
に、前記システム側のブロック番地を各メモリチップの
消去ブロックに割り付ける変換データが格納されてい
る。即ち、システム側のブロック番地０１〜０５はそれ
ぞれ１個ずつメモリチップ１Ａ〜１Ｅの消去ブロックに
分散して割り付けられ、システム側のブロック番地０６
〜１０も同様にメモリチップ１Ａ〜１Ｅの消去ブロック
に分散して割り付けられており、以下に続くシステム側
の連続したブロック番地も同様である。
【００１０】コントローラ部２は例えば図示されないシ
ステム側からブロック番地０１〜０５の連続したブロッ
クへのデータの書き込み指令を受けると、メモリ管理コ
ントローラ２１が管理テーブル２２を参照して、前記シ
ステム側のブロック番地をメモリチップ１Ａ〜１Ｅ内の
物理ブロック番地に変換し、得られた物理ブロック番地
にデータの書き込みを行う。本例では、前記システム側
のブロック番地０１〜０５は図示の如くメモリチップ１
Ａ〜１Ｅの各消去ブロックに１個ずつ跨がって割り付け
られているため、コントローラ部２は各メモリチップ１
Ａ〜１Ｅ上の前記ブロック番地０１〜０５へのデータの
書き込みを一度に行って処理を終了する。しかし、上記
システム側のブロック番地０１〜０５が１つのメモリチ
ップ上に割り付けられていたとすれば、コントローラ部
２はこれら各ブロック番地へのデータの書き込みを逐次
行わなければならず、上記本例の場合に比べて５倍の書
き込み時間を要することになる。
ステム側からブロック番地０１〜０５の連続したブロッ
クへのデータの書き込み指令を受けると、メモリ管理コ
ントローラ２１が管理テーブル２２を参照して、前記シ
ステム側のブロック番地をメモリチップ１Ａ〜１Ｅ内の
物理ブロック番地に変換し、得られた物理ブロック番地
にデータの書き込みを行う。本例では、前記システム側
のブロック番地０１〜０５は図示の如くメモリチップ１
Ａ〜１Ｅの各消去ブロックに１個ずつ跨がって割り付け
られているため、コントローラ部２は各メモリチップ１
Ａ〜１Ｅ上の前記ブロック番地０１〜０５へのデータの
書き込みを一度に行って処理を終了する。しかし、上記
システム側のブロック番地０１〜０５が１つのメモリチ
ップ上に割り付けられていたとすれば、コントローラ部
２はこれら各ブロック番地へのデータの書き込みを逐次
行わなければならず、上記本例の場合に比べて５倍の書
き込み時間を要することになる。
【００１１】次に、コントローラ部２がブロック番地０
１〜０８の連続したブロックにデータを書き込む場合、
各ブロック番地はメモリチップ１Ａ〜１Ｅに分散して割
り付けられているが、ブロック番地０１と０６は同一メ
モリチップ１Ａに割り付けられ、ブロック番地０２と０
７は同一メモリチップ１Ｂに割り付けられ、更にブロッ
ク番地０３と０８は同一メモリチップ１Ｃに割り付けら
れている。このため、コントローラ部２は、まず、メモ
リチップ１Ａ〜１Ｅに割り付けられているブロック番地
０１〜０５に同時にデータを書き込んだ後、メモリチッ
プ１Ａ〜１Ｃに割り付けられているブロック番地０６〜
０８にデータを書き込んで、処理を終了する。この例で
は、上記した例に比べて、２倍ほど書き込み時間がかか
るが、例えばシステム側のブロック番地が図３に示した
ように各メモリチップへ割り付けてあるような従来例に
比べて、データの書き込み時間を２／８に短縮化するこ
とができる。
１〜０８の連続したブロックにデータを書き込む場合、
各ブロック番地はメモリチップ１Ａ〜１Ｅに分散して割
り付けられているが、ブロック番地０１と０６は同一メ
モリチップ１Ａに割り付けられ、ブロック番地０２と０
７は同一メモリチップ１Ｂに割り付けられ、更にブロッ
ク番地０３と０８は同一メモリチップ１Ｃに割り付けら
れている。このため、コントローラ部２は、まず、メモ
リチップ１Ａ〜１Ｅに割り付けられているブロック番地
０１〜０５に同時にデータを書き込んだ後、メモリチッ
プ１Ａ〜１Ｃに割り付けられているブロック番地０６〜
０８にデータを書き込んで、処理を終了する。この例で
は、上記した例に比べて、２倍ほど書き込み時間がかか
るが、例えばシステム側のブロック番地が図３に示した
ように各メモリチップへ割り付けてあるような従来例に
比べて、データの書き込み時間を２／８に短縮化するこ
とができる。
【００１２】ところで、上記のようにメモリチップ１Ａ
〜１Ｅに内蔵されているメモリの種類が、フラッシュ型
ＥＥＰＲＯＭであった場合、各フラッシュ型ＥＥＰＲＯ
Ｍ内の物理番地の使用頻度が均一になるように、スワッ
ピング処理が行われる。従って、このスワッピング処理
が行われると、システム側のブロック番地とメモリチッ
プ側の物理ブロック番地との対応関係が異なってしま
い、当初、図１に示すようにシステム側のブロック番地
を各メモリチップ上の消去ブロックに割り付けても、こ
の割り付けが崩れて、例えばシステム側のブロック番地
０１とブロック番地０２とブロック番地０３が同一のメ
モリチップ１Ａ内に割り付けられてしまうというような
ことが起きる可能性がある。そこで本例では、当初図１
の如くメモリチップ１Ａ〜１Ｅに１番地ずつ跨がって割
り付けたシステム側のブロック番地０１〜０５や０６〜
１０や１１〜１５…が同じメモリチップ内に割り付けら
れることがないように、スワッピングをしなければなら
ない。そこで、ルール（１）として、システム側から見
たブロック番地が横断的に格納されている図１の点線に
示すような仮想横断位置内の同じグループに入るメモリ
チップ上の物理ブロック番地同志でしか、異なるメモリ
チップ間に跨がるスワッピングを認めないようにすれ
ば、上記した当初の設定を崩すことがなくなる。又、ル
ール（２）として、同一メモリチップ内の物理ブロック
番地同志ではスワッピングを認めても、上記した当初の
設定を崩すことがない。
〜１Ｅに内蔵されているメモリの種類が、フラッシュ型
ＥＥＰＲＯＭであった場合、各フラッシュ型ＥＥＰＲＯ
Ｍ内の物理番地の使用頻度が均一になるように、スワッ
ピング処理が行われる。従って、このスワッピング処理
が行われると、システム側のブロック番地とメモリチッ
プ側の物理ブロック番地との対応関係が異なってしま
い、当初、図１に示すようにシステム側のブロック番地
を各メモリチップ上の消去ブロックに割り付けても、こ
の割り付けが崩れて、例えばシステム側のブロック番地
０１とブロック番地０２とブロック番地０３が同一のメ
モリチップ１Ａ内に割り付けられてしまうというような
ことが起きる可能性がある。そこで本例では、当初図１
の如くメモリチップ１Ａ〜１Ｅに１番地ずつ跨がって割
り付けたシステム側のブロック番地０１〜０５や０６〜
１０や１１〜１５…が同じメモリチップ内に割り付けら
れることがないように、スワッピングをしなければなら
ない。そこで、ルール（１）として、システム側から見
たブロック番地が横断的に格納されている図１の点線に
示すような仮想横断位置内の同じグループに入るメモリ
チップ上の物理ブロック番地同志でしか、異なるメモリ
チップ間に跨がるスワッピングを認めないようにすれ
ば、上記した当初の設定を崩すことがなくなる。又、ル
ール（２）として、同一メモリチップ内の物理ブロック
番地同志ではスワッピングを認めても、上記した当初の
設定を崩すことがない。
【００１３】図２は上記のルール（１）、（２）でスワ
ッピングを行った場合の、メモリチップ１Ａ〜１Ｅに対
するシステム側のブロック番地の再割り付け例を示した
図である。この例では、メモリチップ１Ａのブロック番
地０１とメモリチップ１Ｂのブロック番地０２とをスワ
ッピングにより交換した後、更にメモリチップ１Ｂ内の
ブロック番地０１と０７をスワッピングにより交換する
ことにより、図の如くシステム側のブロック番地がメモ
リチップ上に再配置されることになる。この例にてブロ
ック番地０１〜０５のグループを見てみると各ブロック
番地はメモリチップ１Ａ〜１Ｅに１番地ずつ分散して配
置されている。又、ブロック番地０６〜１０のグループ
を見てみると、各ブロック番地はメモリチップ１Ａ〜１
Ｅに同様に分散しており、上記した当初の設定が崩れて
いないことが分かる。従って、コントローラ部２のメモ
リ管理コントローラ２１はスワッピングが必要になった
場合、上記したルールに従ってメモリチップ１Ａ〜１Ｅ
の物理ブロック番地のスワッピングを行うため、連続し
たシステム側の複数のブロック番地に対するデータの書
き込みを短時間化できる特性はスワッピング後も保持さ
れる。
ッピングを行った場合の、メモリチップ１Ａ〜１Ｅに対
するシステム側のブロック番地の再割り付け例を示した
図である。この例では、メモリチップ１Ａのブロック番
地０１とメモリチップ１Ｂのブロック番地０２とをスワ
ッピングにより交換した後、更にメモリチップ１Ｂ内の
ブロック番地０１と０７をスワッピングにより交換する
ことにより、図の如くシステム側のブロック番地がメモ
リチップ上に再配置されることになる。この例にてブロ
ック番地０１〜０５のグループを見てみると各ブロック
番地はメモリチップ１Ａ〜１Ｅに１番地ずつ分散して配
置されている。又、ブロック番地０６〜１０のグループ
を見てみると、各ブロック番地はメモリチップ１Ａ〜１
Ｅに同様に分散しており、上記した当初の設定が崩れて
いないことが分かる。従って、コントローラ部２のメモ
リ管理コントローラ２１はスワッピングが必要になった
場合、上記したルールに従ってメモリチップ１Ａ〜１Ｅ
の物理ブロック番地のスワッピングを行うため、連続し
たシステム側の複数のブロック番地に対するデータの書
き込みを短時間化できる特性はスワッピング後も保持さ
れる。
【００１４】本実施例によれば、システム側のブロック
番地をメモリチップ１Ａ〜１Ｅの消去ブロックに割り付
ける際に、システム側の連続したブロック番地がメモリ
チップ１Ａ〜１Ｅに１番地ずつ跨がって配置されるよう
に、即ち、連続したブロック番地が同一のメモリチップ
内にできるだけ割り付けられないように配置することに
より、連続した消去ブロック間に跨がるデータの書き込
みが生じた場合、上記した各メモリチップに分散されて
いる前記連続したブロックに同時にデータを書き込むこ
とができ、この種のデータの書き込み処理時間を短縮化
することができる。又、当初メモリチップ１Ａ〜１Ｅに
分散して割り付けたシステム側のブロック番地に対応す
る物理ブロック番地同志内でのみ、スワッピングを行う
ようにし、且つ同一メモリチップ内の前記ブロック番地
に関しては自由にスワッピングを行う規定を設けること
により、スワッピング後も連続したシステム側のブロッ
ク番地がメモリチップ１Ａ〜１Ｅに分散した形態を保持
することができ、上記効果が減殺されるのを防止するこ
とができる。
番地をメモリチップ１Ａ〜１Ｅの消去ブロックに割り付
ける際に、システム側の連続したブロック番地がメモリ
チップ１Ａ〜１Ｅに１番地ずつ跨がって配置されるよう
に、即ち、連続したブロック番地が同一のメモリチップ
内にできるだけ割り付けられないように配置することに
より、連続した消去ブロック間に跨がるデータの書き込
みが生じた場合、上記した各メモリチップに分散されて
いる前記連続したブロックに同時にデータを書き込むこ
とができ、この種のデータの書き込み処理時間を短縮化
することができる。又、当初メモリチップ１Ａ〜１Ｅに
分散して割り付けたシステム側のブロック番地に対応す
る物理ブロック番地同志内でのみ、スワッピングを行う
ようにし、且つ同一メモリチップ内の前記ブロック番地
に関しては自由にスワッピングを行う規定を設けること
により、スワッピング後も連続したシステム側のブロッ
ク番地がメモリチップ１Ａ〜１Ｅに分散した形態を保持
することができ、上記効果が減殺されるのを防止するこ
とができる。
【００１５】
【発明の効果】以上詳述した如く本発明の半導体メモリ
装置の制御方法によれば、連続したシステム側のブロッ
ク番地にデータを書き込む際の時間を短縮化しつつ、メ
モリモジュールにおける各ブロック番地の使用頻度を平
均化することができる。
装置の制御方法によれば、連続したシステム側のブロッ
ク番地にデータを書き込む際の時間を短縮化しつつ、メ
モリモジュールにおける各ブロック番地の使用頻度を平
均化することができる。
【図１】本発明の半導体ファイル装置の一実施例を示し
たブロック図。
たブロック図。
【図２】図１の装置でスワッピングを行った場合の、複
数のメモリチップの消去ブロックに対するシステム側の
ブロック番地の再割り付け例を示した図。
数のメモリチップの消去ブロックに対するシステム側の
ブロック番地の再割り付け例を示した図。
【図３】従来のシステム側のブロック番地を複数のメモ
リチップ間の消去ブロックに割り付けた例を示した図。
リチップ間の消去ブロックに割り付けた例を示した図。
１Ａ〜１Ｅ…メモリチップ ２…コントロー
ラ部 ２１…メモリ管理コントローラ ２２…管理テー
ブル
ラ部 ２１…メモリ管理コントローラ ２２…管理テー
ブル
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 12/00 G06F 12/06 G11C 17/00
Claims (1)
- 【請求項１】 複数のブロックが割り付けられたメモリ
チップを複数備えた半導体メモリ装置に対し、システム
側のブロック番地で指定されると上記ブロックにデータ
を書き込むと共に、上記ブロックに対するデータの書き
込み回数を均等化するためのスワッピングを行う半導体
メモリ装置の制御方法において、 上記システム側の連続したブロック番地で指定される上
記各ブロックが複数の上記メモリチップに１つずつ跨っ
て配置されるように、上記システム側の上記ブロック番
地を上記ブロックの物理ブロック番地に変換し、異なる
メモリチップに存在する上記ブロックとの間で行われる
スワッピングの際、複数のメモリチップを１つずつ跨っ
て配置された上記システム側の連続ブロック番地に対応
する上記物理ブロック番地内でのみ上記スワッピングを
行うことを特徴とする半導体メモリ装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27473792A JP3177015B2 (ja) | 1992-10-14 | 1992-10-14 | 半導体メモリ装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27473792A JP3177015B2 (ja) | 1992-10-14 | 1992-10-14 | 半導体メモリ装置の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06124231A JPH06124231A (ja) | 1994-05-06 |
| JP3177015B2 true JP3177015B2 (ja) | 2001-06-18 |
Family
ID=17545881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27473792A Expired - Lifetime JP3177015B2 (ja) | 1992-10-14 | 1992-10-14 | 半導体メモリ装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3177015B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2755202B2 (ja) * | 1995-02-13 | 1998-05-20 | 日本電気株式会社 | 複数のｅｅｐｒｏｍを有する処理装置 |
| US6728851B1 (en) | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| US7020739B2 (en) * | 2000-12-06 | 2006-03-28 | Tdk Corporation | Memory controller, flash memory system having memory controller and method for controlling flash memory device |
| JP4256600B2 (ja) | 2001-06-19 | 2009-04-22 | Ｔｄｋ株式会社 | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 |
| GB0123415D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Method of writing data to non-volatile memory |
| GB0123410D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Memory system for data storage and retrieval |
| US7231643B1 (en) | 2002-02-22 | 2007-06-12 | Lexar Media, Inc. | Image rescue system including direct communication between an application program and a device driver |
| WO2004040586A1 (en) * | 2002-10-28 | 2004-05-13 | Sandisk Corporation | Automated wear leveling in non-volatile storage systems |
| US7370166B1 (en) | 2004-04-30 | 2008-05-06 | Lexar Media, Inc. | Secure portable storage device |
| US8370603B2 (en) | 2008-12-23 | 2013-02-05 | Apple Inc. | Architecture for address mapping of managed non-volatile memory |
-
1992
- 1992-10-14 JP JP27473792A patent/JP3177015B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06124231A (ja) | 1994-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2784440B2 (ja) | データ・ページの転送制御方法 | |
| JP2000067574A (ja) | 半導体記憶装置 | |
| JP3177015B2 (ja) | 半導体メモリ装置の制御方法 | |
| JPH04332999A (ja) | メモリの使用方法 | |
| KR20190032839A (ko) | 스토리지 장치, 이의 동작 방법 및 스토리지 장치를 포함하는 스토리지 시스템 | |
| JP6231899B2 (ja) | 半導体装置、プロセッサシステム、及びその制御方法 | |
| CN104021094B (zh) | 数据储存装置与快闪存储器控制方法 | |
| JP2651037B2 (ja) | アドレスバス制御装置 | |
| KR20150127434A (ko) | 메모리제어장치 및 메모리제어장치의 동작 방법 | |
| JP7407230B2 (ja) | キー値データ記憶デバイスのためのｅｃｃパリティ偏り | |
| US7552278B2 (en) | Disk array access dynamic control device and method | |
| JPH0562380B2 (ja) | ||
| JP2019057340A (ja) | メモリシステム及びメモリ制御方法 | |
| JP3931384B2 (ja) | Ｆｉｆｏメモリ制御装置 | |
| JP3793464B2 (ja) | 半導体記憶装置 | |
| JPH0324644A (ja) | マルチボリュームにおけるファイルの自動拡張方式 | |
| JPH04167039A (ja) | データ書き込み方式 | |
| JPS6016661B2 (ja) | 主メモリ割付方式 | |
| JPS6043756A (ja) | メモリ管理方式 | |
| JP2754692B2 (ja) | データ処理装置 | |
| JPS63205727A (ja) | 磁気デイスク制御チヤネル | |
| JPH04155546A (ja) | マルチボリュームファイル処理方法 | |
| JP2001109658A (ja) | データ蓄積装置及びデータ蓄積方法 | |
| JPH02135560A (ja) | アドレスの割付方法 | |
| JPS6258356A (ja) | Ｄｍａ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 12 |