KR940012160A - 확장가능한 중앙 처리 장치 - Google Patents

확장가능한 중앙 처리 장치 Download PDF

Info

Publication number
KR940012160A
KR940012160A KR1019930023651A KR930023651A KR940012160A KR 940012160 A KR940012160 A KR 940012160A KR 1019930023651 A KR1019930023651 A KR 1019930023651A KR 930023651 A KR930023651 A KR 930023651A KR 940012160 A KR940012160 A KR 940012160A
Authority
KR
South Korea
Prior art keywords
control
execution
central processing
processing unit
execution device
Prior art date
Application number
KR1019930023651A
Other languages
English (en)
Other versions
KR100275059B1 (ko
Inventor
에프. 스투도 찰스
에스. 디바인 제임스
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR940012160A publication Critical patent/KR940012160A/ko
Application granted granted Critical
Publication of KR100275059B1 publication Critical patent/KR100275059B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3818—Decoding for concurrent execution
    • G06F9/3822—Parallel decoding, e.g. parallel decode units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30196—Instruction operation extension or modification using decoder, e.g. decoder per instruction set, adaptable or programmable decoders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3893—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator
    • G06F9/3895—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros
    • G06F9/3897—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros with adaptable data path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microcomputers (AREA)
  • Executing Machine-Instructions (AREA)
  • Programmable Controllers (AREA)

Abstract

새롭거나 종래의 CPU의 아키텍쳐를 수정하므로써, 새롭거나 종래의 CPU가 다양한 소비자 욕구에 부합하도록 간단하고 저렴한 비용으로 새로운 명령이 부가되도록 확장될 수 있다. CPU와 관계하는 “확장가능한”이란 용어는 새로운 명령을 기존의 CPU회로를 크게 변화시킴이 없이 어떤 지정된 회로를 부가하므로써 CPU에 간단히 부가되는 것을 의미한다.
일부 실시예에서, 부가적으로 지정된 회로는 CPU 제어 확장 회로(52 또는 152) 형태의 제어 회로를 포함할 수 있다. 일부 실시예에서, 상기 부가 회로는 실행 장치 확장 회로(153) 형태의 비제어 회로를 포함할 수 있다.

Description

확장가능한 중앙 처리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예를 따르는 데이타 처리 시스템(10)을 도시한 블럭도.
제4도는 본 발명의 일실시예를 따르는 제2도의 제1 상태 시퀀서(58)를 도시한 블럭도.
제6도는 본 발명의 일실시예를 따르는 제2도의 제1상태 시퀀서(68)를 도시한 블럭도.

Claims (4)

  1. 중앙 처리 장치(12,12′)에 있어서, 실행 장치(56,156) 모두를 제어하는 제1 세트의 제어 신호를 수신하는 제1 세트의 제어 입력과, 상기 실행 장치(56,156)를 제어하는 제2 세트의 제어 신호를 수신하는 제2세트의 제어 입력과, 상기 중앙 처리 장치(12,12′)내의 모든 상태 래지스터(228)를 구비하는 실행 장치(56,156)와, 상기 실행 장치에 결합되어 제1 세트의 제어 신호를 제공하는 제1 제어 장치(54,154)를 구비하는 것을 특징으로 하는 중앙 처리 장치.
  2. 중앙처리장치(12,12′)에 있어서, 제1제어 장치(54,154)와, 제 1제어 장치(54,154)에 결합된 실행 장치(56,156)와, 다수의 제어 신호 컨덕터를 구비하며, 상기 다수의 제어 신호 컨덕터각각은 제1 컨덕터 엔드, 컨덕터 미들 및 제2 컨덕터 엔드를 갖으며, 상기 다수의 제어 신호 컨덕터 각각의 상기 제1 컨덕터 엔드는 상기 실행 장치(56,156) 외부에 결합되고 상기 제1 제어 장치(54,154)에 결합되며, 상기 컨덕터 미들은 상기 실행 장치(56,156)내에 위치하고 상기 다수의 제어 신호 컨덕터 각각의 제2컨덕터 엔드는 상기 실행 장치(56,156)의 외부로 루팅되는 것을 특징으로 하는 중앙 처리 장치.
  3. 중앙 처리 장치 (12,12′)에 있어서, 실행장치(56,156)H아, 특정 제어 전송 명령을 포함하는 명령을 전송하는 버스(32)와, 상기 실행 장치(56,156) 및 상기 버스(32)에 결합되어 특정 제어 전송 명령이 상기 버스(32)에 의해 전송되기전 상기 실행 장치(56,156) 및 상기 버스(32)에 연결되어 특정 제어 전송 명령의 실행이 완료된수 상기 실행 장치 (56,156)를 제어하는 제2 제어 회로(64,68,164,168)를 구비하는 것윽?? 특징으로 하는 중앙 처리 장치.
  4. 중앙 처리 장치 (12,12′)에 있어서, 제1세트의 실행 장치 제어 신호를 발생시키는 제1 제어 장치(54,154)와, 제2세트의 실행 장치 제어 신호를 발생시키는 제2 제어장치(64,164)와, 상기 제1 제어 장치(54,154) 및 상기 제2 제어 장치(64,164)에 결합되어 특징 제어 전송 명령 이외의 명령이 실행될 때 제1 및 제2 세트의 실행 장치 제어 신호중 단자 하나의 신호에 의해 제어되는 실행 장치(56,156)와, 상기 제1 제어 장치(54,154)및 상기 제2 제어 장치(64,164)에 결합되어 상기 특정 전송 명령을 수신함에 따라서 상기 제1 세트의 실행 장치 제어 신호로부터 상기 제2 세트의 실행 장치 제어 신호까지 상기 실행 장치(56,156)의 제어 전송을 초기화하는 상태 시퀀서 회로(58,68,158,168)를 구비하는 것을 특징으로 하는 중앙 처리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930023651A 1992-11-27 1993-11-09 확장가능한 중앙 처리 장치 KR100275059B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US982,327 1992-11-27
US07/982,327 US5848289A (en) 1992-11-27 1992-11-27 Extensible central processing unit

Publications (2)

Publication Number Publication Date
KR940012160A true KR940012160A (ko) 1994-06-22
KR100275059B1 KR100275059B1 (ko) 2000-12-15

Family

ID=25529045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930023651A KR100275059B1 (ko) 1992-11-27 1993-11-09 확장가능한 중앙 처리 장치

Country Status (5)

Country Link
US (1) US5848289A (ko)
EP (2) EP1376336A3 (ko)
JP (2) JP3681182B2 (ko)
KR (1) KR100275059B1 (ko)
DE (1) DE69333853T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044453A (en) * 1997-09-18 2000-03-28 Lg Semicon Co., Ltd. User programmable circuit and method for data processing apparatus using a self-timed asynchronous control structure
US6546479B1 (en) * 1998-02-10 2003-04-08 Koninklijke Philips Electronics N.V. Reduced instruction fetch latency in a system including a pipelined processor
US6099585A (en) * 1998-05-08 2000-08-08 Advanced Micro Devices, Inc. System and method for streamlined execution of instructions
US6317820B1 (en) * 1998-06-05 2001-11-13 Texas Instruments Incorporated Dual-mode VLIW architecture providing a software-controlled varying mix of instruction-level and task-level parallelism
US6510444B2 (en) 1999-06-16 2003-01-21 Motorola, Inc. Data processor architecture and instruction format for increased efficiency
AU2001243463A1 (en) 2000-03-10 2001-09-24 Arc International Plc Memory interface and method of interfacing between functional entities
AU2001245833A1 (en) * 2000-03-27 2001-10-08 Infineon Technologies, Ag Method and apparatus for adding user-defined execution units to a processor using configurable long instruction word (cliw)
JP3957948B2 (ja) 2000-04-12 2007-08-15 富士通株式会社 演算処理装置
JP3930729B2 (ja) * 2001-11-30 2007-06-13 富士通株式会社 半導体装置並びにこれを用いたフラットパネル表示装置及びそのデータドライバ
JP4002151B2 (ja) * 2002-07-31 2007-10-31 富士通株式会社 情報処理装置
EP1408405A1 (en) * 2002-10-11 2004-04-14 STMicroelectronics S.r.l. "A reconfigurable control structure for CPUs and method of operating same"
US8145882B1 (en) * 2006-05-25 2012-03-27 Mips Technologies, Inc. Apparatus and method for processing template based user defined instructions
US8688933B2 (en) 2006-08-31 2014-04-01 Hewlett-Packard Development Company, L.P. Firmware component modification
CN101539849B (zh) * 2009-04-21 2013-10-16 北京红旗胜利科技发展有限责任公司 一种处理器以及一种寄存器选通方法
US20120226890A1 (en) * 2011-02-24 2012-09-06 The University Of Tokyo Accelerator and data processing method
US9274797B2 (en) 2012-12-19 2016-03-01 International Business Machines Corporation Computer processor with instruction for execution based on available instruction sets

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236204A (en) * 1978-03-13 1980-11-25 Motorola, Inc. Instruction set modifier register
US4293907A (en) * 1978-12-29 1981-10-06 Bell Telephone Laboratories, Incorporated Data processing apparatus having op-code extension register
US4374418A (en) * 1979-06-27 1983-02-15 Burroughs Corporation Linear microsequencer unit cooperating with microprocessor system having dual modes
DE68927783T2 (de) * 1988-05-03 1997-09-25 Wang Laboratories Mikroprozessor mit äusserem steuerungsspeicher
WO1990008355A1 (en) * 1989-01-17 1990-07-26 Fujitsu Limited Microprocessor
US5150468A (en) * 1989-06-30 1992-09-22 Bull Hn Information Systems Inc. State controlled instruction logic management apparatus included in a pipelined processing unit
US5430862A (en) * 1990-06-29 1995-07-04 Bull Hn Information Systems Inc. Emulation of CISC instructions by RISC instructions using two pipelined stages for overlapped CISC decoding and RISC execution
JPH0476626A (ja) * 1990-07-13 1992-03-11 Toshiba Corp マイクロコンピュータ
DE69231451T2 (de) * 1991-03-11 2001-05-10 Mips Tech Inc Rückwärts kompatible Rechnerarchitektur mit erweiterten Wortbreiten und Adressraum
JP2677719B2 (ja) * 1991-05-08 1997-11-17 富士通株式会社 情報処理装置
GB2266606B (en) * 1992-04-27 1996-02-14 Intel Corp A microprocessor with an external command mode

Also Published As

Publication number Publication date
JP3816932B2 (ja) 2006-08-30
DE69333853T2 (de) 2006-04-13
JPH0736691A (ja) 1995-02-07
EP0599012A3 (en) 1995-01-04
EP0599012A2 (en) 1994-06-01
EP1376336A3 (en) 2004-01-14
US5848289A (en) 1998-12-08
EP1376336A2 (en) 2004-01-02
EP0599012B1 (en) 2005-08-10
DE69333853D1 (de) 2005-09-15
JP3681182B2 (ja) 2005-08-10
KR100275059B1 (ko) 2000-12-15
JP2005050365A (ja) 2005-02-24

Similar Documents

Publication Publication Date Title
KR940012160A (ko) 확장가능한 중앙 처리 장치
KR880010365A (ko) 디지탈 데이타 프로세서용 버스 인터페이스 회로
KR910017307A (ko) 뉴로 칩(neuro chip) 및 그 칩을 갖는 뉴로 컴퓨터
KR860002870A (ko) 집적회로 장치
KR970059947A (ko) 외부 장치를 억세스하기 위한 데이터 처리 시스템 및 그 방법
KR100561119B1 (ko) 신호 전송 장치
KR970062925A (ko) 외부 장치와 인터페이스하는 저 전력 데이터 처리 시스템 및 그것을 위한 방법
KR970012168A (ko) 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법
KR960042413A (ko) 데이터 처리 시스템
ES2118792T3 (es) Ordenador personal con arbitraje de una linea de transmision local.
KR850004669A (ko) 연산 기능 회로 내의 선택 및 로킹회로
KR890005154B1 (ko) 쿼드유와트 칩 선택제어회로
KR920004415B1 (ko) 데이타 전송회로 및 방법
KR0134119Y1 (ko) 원칩 마이크로 컴퓨터와 메인 컴퓨터 시스템의 데이터 인터페이스 회로
JPH074664Y2 (ja) 可搬型コンピュータ
KR910005479Y1 (ko) Cpu간 통신을 위한 공유 입출력 포트회로
JPS5829550B2 (ja) プロセツサ間高速デ−タ転送方式
JPH02214328A (ja) 出力制御装置
JPS5525140A (en) Check system for interface controller function
JPS6180069A (ja) プログラムｒｏｍエミユレ−タ
KR950020167A (ko) 피씨아이(pci)카드의 아이사(isa) 카드로의 전환장치
JPS6349867A (ja) シリアルデ−タ出力装置
KR940017433A (ko) 기지국 장치내의 입출력 버스를 액세스하는 라인드라이버 제어회로
KR850005113A (ko) 4선에 의한 키보드 통신방식
KR910001562A (ko) 멀티포트 메모리를 이용한 다중화 프로세서간 통신 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130909

Year of fee payment: 14

EXPY Expiration of term