KR940017433A - 기지국 장치내의 입출력 버스를 액세스하는 라인드라이버 제어회로 - Google Patents

기지국 장치내의 입출력 버스를 액세스하는 라인드라이버 제어회로 Download PDF

Info

Publication number
KR940017433A
KR940017433A KR1019920026108A KR920026108A KR940017433A KR 940017433 A KR940017433 A KR 940017433A KR 1019920026108 A KR1019920026108 A KR 1019920026108A KR 920026108 A KR920026108 A KR 920026108A KR 940017433 A KR940017433 A KR 940017433A
Authority
KR
South Korea
Prior art keywords
logical
input
processing means
bus
line driver
Prior art date
Application number
KR1019920026108A
Other languages
English (en)
Other versions
KR950012318B1 (ko
Inventor
김찬규
이재호
김영일
최각진
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019920026108A priority Critical patent/KR950012318B1/ko
Publication of KR940017433A publication Critical patent/KR940017433A/ko
Application granted granted Critical
Publication of KR950012318B1 publication Critical patent/KR950012318B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 다수의 보드들로 구성되는 통신 장치에서 메인 CPU의 제어없이 데이타 전송을 원하는 장치가 입출력버스 (I/O BUS)를 액세스하도록 하는 라인드라이버 제어회로에 관한 것이다.
본 발명은 라인드라이버 동작을 통한 버스 정유의 요구 신호중 하나를 일입력단으로 입력받은 n개의 논리곱 처리수단(AND)과, 상기 버스점유 요구 신호중 논리곱처리수단에 입력되지 않는 나머지 신호를 입력 받는 n개의 부정 논리합 처리 수단(NOR)과, 상기 n개의 부정 논리합 처리 수단(NOR)의 출력을 일입력단으로 입력받고 출력단은 상기 n개의 논리곱 처비수단 (AND)의 타입력단에 연결된 n개의 논리합 처리수단(OR)과, 상기 n개의 논리곱 처리수단(AND)의 출력을 입력으로 받고 정출력(Q)단이 상기 n개의 논리합 처리수단(OR)의 타입력단에 연결된 n개의 플립플롭 수단 (DFF)를 구비한 것을 특징으로 한다.

Description

기지국 장치내의 입출력 버스를 액세스하는 라인드라이버 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명인 라인드라이버 제어회로의 세부구성도, 제4도는 본 발명에 따른 동작 타이밍도.

Claims (1)

  1. 입출력(I/O) 버스에 연결된 다수개(n개)의 통시장치를 구비한 기지국 장치에서 입출력 버스(I/O)를 액세스하는 라인드라이버를 제어하는 회로에 있어서, 라인드라이버 동작을 통한 버스 점유의 요구 신호중 하나를 일입력단으로 입력받은 n개의 논리곱처리수단(AND)과, 상기 버스점유 요구 신호중 논리곱처리수단에 입력되지 않는 나머지 신호를 입력 받는 n개의부정 논리합 처리수단(NOR)과, 상기 n개의 부정 논리 처리수단(NOR)의 출력을 일입력단으로 입력받고 출력단은 상기 n개의 논리곱처리수단(AND)의 타입력단에 연결된 n개의 논리합 처리수단(OR)과, 상기n개의 논리곱처리수단(AND)의 출력을 입력으로 받고 정출력(Q)단이 상기 n개의 논리합 처리수단(OR)의 타입력단에 연결된 n개의 플립플롭 수단(DFF)를 구비한 것을 특징으로 하는 라인드라이버 제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920026108A 1992-12-29 1992-12-29 기지국 장치내의 입출력 버스를 액세스하는 라인드라이버 제어회로 KR950012318B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026108A KR950012318B1 (ko) 1992-12-29 1992-12-29 기지국 장치내의 입출력 버스를 액세스하는 라인드라이버 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026108A KR950012318B1 (ko) 1992-12-29 1992-12-29 기지국 장치내의 입출력 버스를 액세스하는 라인드라이버 제어회로

Publications (2)

Publication Number Publication Date
KR940017433A true KR940017433A (ko) 1994-07-26
KR950012318B1 KR950012318B1 (ko) 1995-10-16

Family

ID=19347245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026108A KR950012318B1 (ko) 1992-12-29 1992-12-29 기지국 장치내의 입출력 버스를 액세스하는 라인드라이버 제어회로

Country Status (1)

Country Link
KR (1) KR950012318B1 (ko)

Also Published As

Publication number Publication date
KR950012318B1 (ko) 1995-10-16

Similar Documents

Publication Publication Date Title
KR860006743A (ko) 데이타 처리 시스템
KR880010365A (ko) 디지탈 데이타 프로세서용 버스 인터페이스 회로
KR880011675A (ko) 프로그램 가능한 dma 제어기용 컴퓨터 시스템
KR850000159A (ko) 데이터 전송 시스템
KR970059951A (ko) Pcmcia 카드를 위한 인터럽트 분배 기술
KR890008690A (ko) 그룹핑 장치
KR970071218A (ko) 직렬통신포트 전환 회로
KR970059947A (ko) 외부 장치를 억세스하기 위한 데이터 처리 시스템 및 그 방법
KR960042413A (ko) 데이터 처리 시스템
KR860700300A (ko) 입력 기억 회로 수단 및 그 분배 사용방법
KR970068365A (ko) 통신제어장치 및 그것을 사용한 통신시스템
KR830010423A (ko) 데이터 처리 시스템의 데이터 교환방식
KR940017433A (ko) 기지국 장치내의 입출력 버스를 액세스하는 라인드라이버 제어회로
KR830008221A (ko) 수치제어장치
KR850002903A (ko) 단말처리장치
KR910003475A (ko) 시퀀스 제어장치
KR920006870A (ko) 데이터 처리장치
KR850004669A (ko) 연산 기능 회로 내의 선택 및 로킹회로
JPS56114026A (en) Data processor
KR950014374B1 (ko) 원-칩 콘트롤러를 채용한 장치를 위한 직접 메모리 액세스(dma) 인식신호 발생회로
JPS6410377A (en) Inter-module communication system
JPS57136239A (en) Device address switching system
KR950009426A (ko) 타이콤(ticom)시스템의 입출력 처리기 내에서의 데이타 경로 제어장치
JPS6476251A (en) Data bus terminal equipment
KR940017413A (ko) 카운터를 이용한 프로세서간 통신용 타이밍 제한회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980929

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee