KR960001271B1

KR960001271B1 - 타이콤(ticom) 시스템의 입출력 처리기 내에서의 데이타 경로 제어장치

Info

Publication number: KR960001271B1
Application number: KR1019930019155A
Authority: KR
Inventors: 구교선
Original assignee: 엘지전자주식회사; 구자홍
Priority date: 1993-09-21
Filing date: 1993-09-21
Publication date: 1996-01-25
Also published as: KR950009426A

Abstract

내용 없음.

Description

타이콤(TICOM) 시스템의 입출력 처리기 내에서의 데이터 경로 제어장치

제1도는 종래의 데이터 경로 제어장치의 블록 구성도.

제2도는 본 발명의 데이터 경로 제어장치의 블록 구성도.

제3도는 본 발명의 데이터 경로 제어장치의 신호흐름을 나타낸 블록도.

* 도면의 주요부분에 대한 부호의 설명

11 : 중앙처리장치 12 : 데이터 경로 제어기

13 : 이중 채널 버스 요청 제어기 14 : VME버스 제어기

15 : 메모리 제어기 16 : 데이터 버퍼 램

본 발명은 타이콤(TICOM) 시스템(행정 전산망 주전산기 II)의 입출력 처리기 (IOP) 내에서 데이터 경로(DMA PATH)를 제어하는 장치에 관한 것으로서, 특히 입출력 처리기내에서 데이터 경로를 제어함에 있어 PLD(Programmable Logic Device)를 이용해서 데이터 버퍼 램을 중심으로 시스템 버스와 VME버스 사이에서의 데이터 전송에 정밀을 기할 수 있도록 한 타이콤(TICOM)시스템의 입출력 처리기 내에서의 데이터 경로 제어장치이다.

종래에 타이콤 시스템의 입출력 처리기 내에서 이루어지는 데이터 경로 제어장치는 각 경로별로 데이터 경로를 개폐하는 버퍼를 개입시켜 시스템 버스와 VME버스 사이이 데이터 전송을 제어하는 것이다.

제1도는 이러한 종래의 데이터 경로 제어장치를 나타내며, 중앙처리장치 (CPU)(1)와 시스템 버스 사이의 데이터 경로는 버퍼(3)(5)를 이용해서 제어하고, 시스템 버스와 데이터 버퍼램(2) 사이의 데이터 경로는 버퍼(4)를 이용해서 제어하고, 데이터 버퍼램(2)과 VME버스 사이의 데이터 경로는 버퍼(7)(8)을 이용해서 제어하며, 중앙처리장치(1)와 VME버스 사이의 데이터 경로는 버퍼(5)(6)를 이용해서 제어하는 구성이다.

예를들어 중앙처리장치(1)와 시스템 버스로 데이터 경로를 제어하는 경우는 버퍼(5)(3)를 인에이블시키고 나머지 버퍼는 디스에이블시켜 데이터를 전송하며, VME버스와 데이터 버퍼 램(2)과의 데이터 전송을 실행하는 경우는 버퍼(7)(8)을 인에이블 시키고 나머지 버퍼는 디스에이블 시켜 원하는 데이터를 전송할 수 있는 것이다.

이러한 종래의 데이터 경로 제어장치는 여러개의 데이터 경로마다 버퍼를 개입시키게 되므로 각 버퍼의 동작시점에 오차가 발생하여 시스템의 오동작이 초래되는 문제점과, 오동작 발생시 회로를 수정하는데 있어 각 버퍼와 관련된 보드를 한번에 수정해야 하므로 불편한 문제점과, 각 경로마다 버퍼를 개입시켜야 되므로 구성이 복잡해지고 부품 낭비가 발생되고 생산성이 저하되는 문제점과, 회로기판의 크기가 증가하여 소형화에 장애가 초래되는 문제점이 있다.

본 발명은 PLD를 이용해서 중앙처리장치, 데이터 버퍼램, 이중채널 버스 요청 제어기 사이의 데이터 경로를 제어하므로서 데이터 전송 오류를 방지할 수 있고, 오동작 발생시에 시스템 수정을 용이하게 하며, 주변회로와 제어부의 구성을 간소화할 수 있도록 한 타이콤(TICOM) 시스템의 입출력 처리기 내에서의 데이터 경로 제어장치를 제공함을 목적으로 한다.

제2도는 상기한 목적을 달성하기 위한 본 발명 장치의 구성을 나타낸다.

제2도를 참조하면 본 발명의 타이콤(TICOM) 시스템의 입출력 처리기 내에서의 데이터 경로 제어장치는, 데이터 처리를 담당하는 중앙처리장치(CPU)(11)와, VME버스와 시스템 버스 및 중앙처리장치(11)가 데이터 버퍼램(16)에 접근할 때 데이터 정보의 경로를 조정하는 PLD로 구성된 데이터 경로 제어기(DPC ; Data Path Controller)(12)와, 상기 데이터 경로 제어기(12)와 시스템 버스 사이에서 데이터 버퍼램(16)의 데이터를 시스템 버스에 전달 및 교환하기 위한 이중 채널 버스 요청 제어기(DCRQC ; Dual Chanel Request Controller)(13)와, 상기 데이터 경로 제어기 (12)와 VME버스 사이의 정합과 데이터 경로 및 제어신호를 구성하여 VME버스를 제어하는 VME버스 제어기(14)와, 상기 데이터 경로 제어기(12)와 데이터 버퍼램 (16)사이에서 DMA(Direct Memory Access) 기능을 실행함과 함께 DRAM의 액세스 제어를 담당하는 메모리 제어기(DDC ; DRAM & DMA Controller)(15)와, 상기 메모리 제어기(15)의 제어를 받아 동작하며 입출력 처리기와 VME버스가 배타적으로 공유하는 메모리 공간을 제공하는 데이터 버퍼램(DBR ; Data Buffer RAM)(16)으로 구성된다.

제3도는 상기한 바와같이 구성된 본 발명의 타이콤(TICOM) 시스템의 입출력 처리기 내에서의 데이터 경로 제어장치에 의한 데이터 경로 제어를 위해 각 구성요소 사이에서 입출력되는 신호를 나타낸 블록도로서 이를 참조하여 본 발명에 의한 데이터 경로의 제어동작을 설명하면 다음과 같다.

먼저, 데이터 경로 제어기(12)가 시스템에 DMA(Direct Memory Access) 동작을 하는 경우는 메모리 제어기(15)에서 데이터 경로 제어기(12)는 공급되는 DMA동작에서 데이터 버퍼램(16)의 데이터를 읽기 또는 쓰기를 하면서 내부버퍼의 데이터를 래치하는 DMA 래치 인에이블 신호(DMA-LE)에 의하여 동기되어 내부에 존재하는 DMA레지스터에 데이터 버퍼램(16)의 데이터를 래치한 후 메모리 제어기(15)에서 데이터의 방향을 데이터 버퍼램(16)에서 시스템으로 보내는 데이터 버스 래치 인에이블 신호(D2B-LE)가 액티브될 때 데이터를 옮긴다.

이때 메모리 제어기(15)에서 데이터 버퍼램(16)에 메모리칩의 로우 어드레스 스트로브 신호(RAS)와 메모리칩의 칼럼 어드레스 스트로브 신호(CAS) 및 메모리칩의 라이트 인에이블 신호(WE)를 공급하여 데이터 버퍼램(16)의 데이터 리드/라이트가 이루어진다.

한편, 중앙처리장치(11)가 시스템 버스와 데이터 전송을 수행하는 경우는 버스 클록에 의해서 이중 채널 버스 요청 제어기(13)에 래치된 데이터를 중앙처리장치가 데이터를 전송하기 위하여 데이터를 래치하는 버스 래치 인에이블 신호(B2P-LE)에 의해서 데이터 경로 제어기(12)를 통해 중앙처리장치(11)가 가져오고, 라이트인 경우는 중앙처리장치(11)가 어드레스를 구동하여 데이터를 전달하기 위한 버스 선택신호(B-SEL)가 액티브되고 DDC(DMA&D-RAM Controller)가 데이터 버퍼램(16)의 데이터를 읽어 래치하는 데이터 버퍼램 래치 인에이블 신호(DBR-LE)의 인에이블 신호에 의해 데이터 경로 제어기(12)를 통해 시스템 버스에 데이터를 실어 보낸다.

이때 중앙처리장치(11)에서 상기 중앙처리장치가 DMA 전송을 하기 위하여 DDC를 선택하는 중앙처리장치 데이터 칩셀렉트신호(P-DCS), 중앙처리장치가 시스템 버스의 메모리에 전송하기 위하여 구동하는 중앙처리장치 버스 칩 셀렉트 신호(P-BCS), 중앙처리장치가 공유자원을 읽기 위한 중앙처리장치 리드신호(P-READ)를 액티브시켜 상기한 바와같이 데이터 경로 제어기(12)를 통해 시스템 버스와의 데이터 전송이 이루어지도록 한다.

중앙처리장치(11)에서 출력되는 P-VCS는 중앙처리장치가 VME버스에 접근하기 위한 VME버스 칩셀렉트 신호이다.

그리고, 시스템 버스에서 데이터 버퍼램(16)에 전송할 경우는 버스클록에 의해 이중채널 버스요청 제어기(13)에 래치된 데이터를 DDC내의 DMA가 데이터를 전송하기 위하여 래치하는 데이터 래치 인에이블 신호(B2D-LE)가 액티브될 때 데이터 경로 제어기(12)내부의 DMA 래치스터에 갖다 놓고 이 데이터는 메모리 제어기(15)의 인에이블 신호 제어를 받아 데이터 버퍼램(16)으로 전송된다.

VME버스와의 데이터 전송은 버스 제어기(14)에서 VME버스 전용 제어기가 VME버스를 사용시에 선택되는 VME데이타 칩 셀렉트 신호(V-DCS)와 VME 리드신호(V-READ)를 데이터 경로 제어기(12)에 공급하여 VME버스와의 데이터 전송 경로를 구성해준다.

상기한 바와같이 데이터 전송 경로가 구성됨에 있어 메모리 제어기(15)에서 데이터 경로 제어기(12)에 제공되는 D-SEL신호는 데이터 폭을 결정하는 데이터 셀렉트 신호이고, B2D는 데이터의 방향을 나타내며 시스템에서 데이터 버퍼램(16)으로 전송을 의미하는 데이터 신호이며, DBR-OE는 데이터 버퍼램의 데이터 뱅크를 선택하는 데이터 버퍼램 출력 인에이블 신호이다.

즉, 본 발명은 중앙처리장치(11)와 시스템 버스, VME버스, 데이터 버퍼램 (16)사이의 데이터 경로를 제어함에 있어 각 구성요소가 요구하는 전송 경로를 PLD에 종속되는 언어(Language)로 프로그램하여 구성하게 되므로 수정이 용이하고 정확한 시간에 동작하여 오동작이 방지되며, 따라서 시스템의 신뢰성을 높일 수 있고, 주변회로와 제어부분의 회로구성을 간소화하여 기기의 소형 경량화에 기여할 수 있음은 물론 생산성 향상을 기할 수 있는 효과가 있다.

Claims

데이터 처리를 담당하는 중앙처리장치(CPU)(11)와, VME버스와 시스템 버스 및 중앙처리장치(11)가 데이터 버퍼램(16)에 접근할 때 데이터 정보의 경로를 조정하는 PLD로 구성된 데이터 경로 제어기(DPC ; Data Path Controller)(12)와, 상기 데이터 경로 제어기(12)와 시스템 버스 사이에서 데이터 버퍼램(16)의 데이터를 시스템 버스에 전달 및 교환하기 위한 이중 채널 버스 요청 제어기(DCRQC ; Dual Chanel Request Controller)(13)와, 상기 데이터 경로 제어기(12)와 VME버스 사이의 정합과 데이터 경로 및 제어신호를 구성하여 VME버스를 제어하는 VME버스 제어기(14)와, 상기 데이터 경로 제어기(12)와 데이터 버퍼램(16)사이에서 DMA(Direct Memory Access) 기능을 실행함과 함께 DRAM의 액세스 제어를 담당하는 메모리 제어기(DDC ; DRAM & DMA Controller)(15)와, 상기 메모리 제어기(15)의 제어를 받아 동작하며 입출력 처리기와 VME버스가 배타적으로 공유하는 메모리 공간을 제공하는 데이터 버퍼램(DBR ; Data Buffer RAM)(16)으로 구성된 타이콤(TICOM) 시스템의 입출력 처리 내에서의 데이터 경로 제어장치.