JPS63298450A - デ−タ処理装置 - Google Patents

デ−タ処理装置

Info

Publication number
JPS63298450A
JPS63298450A JP62133029A JP13302987A JPS63298450A JP S63298450 A JPS63298450 A JP S63298450A JP 62133029 A JP62133029 A JP 62133029A JP 13302987 A JP13302987 A JP 13302987A JP S63298450 A JPS63298450 A JP S63298450A
Authority
JP
Japan
Prior art keywords
shift
clock signal
paths
supplied
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62133029A
Other languages
English (en)
Inventor
Koichi Ito
幸一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62133029A priority Critical patent/JPS63298450A/ja
Publication of JPS63298450A publication Critical patent/JPS63298450A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 1丘立1 本発明はデータ処理装置に関し、特にシフトパスを有し
、このシフトパスにより情報収集を行うデータ処理装置
に関する。
」lゑ韮 従来、シフトパスを用いてデータ処理装置の内部状態を
読出す場合、1つのシフトパスからのデータの読出しが
完了した後に他のシフトパスからのデータの読出しを行
うというように、シフトパスからのデータの読出しを逐
次的に行っていた。
このような従来のデータ処理装置では、シフトパスから
のデータの読出しが逐次的に行われていたので、シフト
パスが複数本存在する場合には、これらシフトパス各々
のシフト動作に要する時間の総和が処理時間となり、デ
ータ処理装置の障害発生時において障害情報の採取に多
大の時間を要し、データ処理装置の再稼働までに長時間
を要するという欠点がある。この欠点は人聞のデータ収
集を必要とする大規模システムはど顕著となる。
発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、シフトパスが複数本存在する場合におけ
る情報収集を高速に行うことができ、障害発生時の障害
回復処理を迅速に行って再稼働までの時間を短縮するこ
とができるデータ処理装置の提供を目的とする。
発明の構成 本発明によるデータ処理装置は、複数のシフトパスを有
し、かつ基本クロック信号により動作するデータ処理装
置であって、前記基本クロック信号の1/n(nは2以
上の正の整数)の周期のシフトクロック信号を前記シフ
トバスに供給するクロック供給手段と、前記シフトクロ
ック信号に同期して前記複数のシフトパスのうちの1つ
を順次選択する選択手段とを設け、シフトモード時に前
記選択手段により順次選択されるシフトパスに前記クロ
ック供給手段から前記シフトクロック信号を供給して前
記複数のシフトバス夫々に順次シフト動作を行わせるよ
うにしたことを特徴とする。
実施例 次に、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る。図において、本発明の一実施例によるデータ処理装
置は、シフトパス1〜4と、シフトクロック発生回路5
と、基本クロック発生回路6と、ゲート回路7.8.1
0,13.17〜24と、クロック選択回路9と、カウ
ンタ11と、アドレスカウンタ12と、加算器14.1
5と、デコード回路16と、シフトアウトデータ選択回
路25.26と、アドレス選択回路27と、シフトメモ
リ28とにより構成されている。
第2図は本発明の一実施例の動作を示すタイムチャート
である。
これら第1図と第2図とを用いて本発明の一実施例の動
作について説明する。
シフトパス1〜4がシフト動作を行わない場合、すなわ
ち、通常動作モードにおいては、図示せぬ診断プロセッ
サからのシフトモード信号101は“0”で、クロック
指示信号103は°゛1″である。
これらの信号により、シフトパス1〜4を構成する各7
リツプ70ツブ(図示せず)には基本クロック発生回路
6からの基本クロック信号106が供給される。
シフトパスがシフト動作を行う場合、診断プロセッサは
シフトモード信号101を“1”(シフトモード)とし
、クロック指示信号103を“0”とする。シフトモー
ド信号101が“1”となることにより、クロック選択
回路9はシフトクロック発生回路5からのシフトクロッ
ク信号107を選択し、シフトクロック信号107をゲ
ート回路21〜24を介してシフトパス1〜4に夫々供
給する。このとき、シフトパス1〜4夫々供給されるシ
フトクロック信号107は基本クロック信号106の1
/4の周期のクロック信号である。
また、シフトパス1〜4に夫々シフトクロック信@10
7が供給されるときに、診断プロセッサにより制御され
るカウンタ11の内容がデコード回路16でWET&さ
れ、その出力信号108〜111によりゲート回路17
〜20からの出力信号112〜115のうちの1つが“
1”とされ、ゲート回路21〜24のうちの1つがオン
とされる。これにより、ゲート回路21〜24のうちの
オンとなった回路に対応するシフトパスにシフトクロッ
ク信号107が供給される。
リセットがかけられた直後には、デコード回路16から
の出力信号108が0″となってゲート回路17からの
出力信号112が1″となり、ゲート回路21がオンと
なってシフトパス1にシフトクロック信号107が供給
される。このとき、シフトアウトデータ選択回路25で
はカウンタ11の出力信号に応じてシフトパス1からの
シフトアウトデータ120が選択され、シフトアウトデ
ータ選択回路26ではこのシフトアウトデータ120と
シフトインデータ105とが切替えられてシフトメモリ
28に出力される。シフトメモリ28はアドレス選択回
路27で選択されて供給され、かつカウンタ11とアド
レスカウンタ12との連結値で指定されるアドレスに、
このシフトアウトデータ12Gが書込まれる。
シフトクロック信号107がクロック信号116として
シフトパス1に1パルス供給されたとき、力ウンタ11
とアドレスカウンタ12とにはゲート回路10を介して
シフトクロック107が入力され、カウンタ11は加算
器14で+1された値を取込み、デコード回路16とゲ
ート回路18とを介してゲート回路22をオンとし、シ
フトパス2にシフトクロック信号107がクロック信号
117として供給される。シフトデータ選択回路25.
26ではシフトアウトデータ121が選択され、アドレ
ス選択回路27から供給されるアドレス信号により指定
されるシフトメモリ28のアドレスにシフトアウトデー
タ121が書込まれる。
シフトバス2にシフトクロック信号107が供給される
と、カウンタ11が歩進され、以後上述の動作と同様に
して、シフトパス3,4にシフトクロック信号107が
夫々クロック信号118.119として供給され、シフ
トパス3.4からのシフトアウトデータ122.123
がシフトメモリ28に書込まれる。
シフトメモリ28にシフトアウトデータ123が書込ま
れると、カウンタ11はアドレスカウンタ12にゲート
回路13を介して歩道の指示を出力し、アドレスカウン
タ12の内容は加算器15により+1される。ここで、
カウンタ11は2ビツトで、アドレスカウンタ2は8ビ
ツトであり、カウンタ11ではカウント値が0〜3まで
カウントされ、アドレスカウンタ12ではカウント値が
O〜255までカウントされる。
以上の動作により、シフトパス1〜4の第1ビット目の
データがシフト動作により読出される。
このとき、カウンタ11の値は0”であり、アドレスカ
ウンタ12の値は1″である。
上述の動作と同様にして、シフトパス1〜4の第2ビツ
ト目以降のデータが、シフトパス1〜4へのシフトクロ
ック信号107の供給によりシフト動作で順次読出され
てシフトメモリ28に格納されていく。このシフトメモ
リ28へのシフトアウトデータ12G〜123の格納に
より、カウンタ11およびアドレスカウンタ12は順次
歩進され、カウンタ11およびアドレスカウンタ12の
値がともに“0″となると、すなわち、シフトクロック
信号107が1024パルス供給されると、診断プロセ
ッサはシフトモード信号101を“O″としてゲート回
路7をオフにし、シフトパス1〜4へのシフトクロック
信@107の供給を停止する。
つまり、シフトクロック信号107からりOツク信号が
1024パルス発生される間に、基本クロック信号10
6から発生されるクロック信号は256バルスであり、
シフトクロック信号107の供給によりなされる4本の
シフトパス1〜4のシフトアウト動作が基本クロック信
号106の供給によりなされる1本のシフトパス分のシ
フトアウト動作に要する時間で行われたこととなる。
シフトイン動作時は、シフトアウトデータ選択回路26
でシフトインデータ105が選択され、このシフトイン
データ105がシフトメモリ28に書込まれる。シフト
メモリ28に書込まれたデータは、シフトモード信号1
01を“1”としてシフトパス1〜4に夫々シフトクロ
ック信号107を供給することにより、シフトパス1〜
4に書込まれる。
このとき、シフトメモリ28へのシフトアウトデータ1
20〜123の書込みは抑止される。
このように、基本クロック信号106の1/n(nは2
以上の正の整数、本実施例ではn=4)の周期のシフト
クロック信号107に同期して複数のシフトパスにシフ
トクロック信号107を供給して複数のシフトバス1〜
4夫々に順次シフト動作を行わせるようにすることによ
って、複数本存在するシフトパス1〜4における情報収
集を高速に行うことが可能となる。このことにより、障
害発生時の障害回復処理を迅速に行って、データ処理装
置を再稼働させるまでの時間を短縮することができる。
尚、本発明の一実施例ではシフトクロック信号107の
周期を4木のシフトパス1〜4のシフ1−動作に′f!
する時間を1本のシフトパスのシフト動作に要する時間
で行わせるために、基本クロック信号106の1/4の
周期としたが、これは基本クロック信号106よりも短
周期であればよく、これに限定されない。
発明の効果 以上説明したように本発明によれば、基本クロック信号
の1/nの周期のシフトクロック信号に同期して複数の
シフトパスのうちの1つを順次選択し、この順次選択さ
れるシフトパスにシフトクロック信号を供給して複数の
シフトバス夫々に順次シフト動作を行わせるようにする
ことによって、シフトパスが複数本存在する場合におけ
る情報収集を高速に行うことができ、障害発生時の障害
回復処理を迅速に行って再稼働までの時間を短縮するこ
とができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図は本発明の一実施例の動作を示すタイムヂャートで
ある。 主要部分の符号の説明 1〜4・・・・・・シフトパス 5・・・・・・シフトクロック発生回路6・・・・・・
基本クロック発生回路 9・・・・・・クロック選択回路 11・・・・・・カウンタ 12・・・・・・アドレスカウンタ 16・・・・・・デコード回路 25.26・・・・・・シフトアウトデータ選択回路2
7・・・・・・アドレス選択回路 28・・・・・・シフトメモリ

Claims (1)

    【特許請求の範囲】
  1. 複数のシフトパスを有し、かつ基本クロック信号により
    動作するデータ処理装置であって、前記基本クロック信
    号の1/n(nは2以上の正の整数)の周期のシフトク
    ロック信号を前記シフトパスに供給するクロック供給手
    段と、前記シフトクロック信号に同期して前記複数のシ
    フトパスのうちの1つを順次選択する選択手段とを設け
    、シフトモード時に前記選択手段により順次選択される
    シフトパスに前記クロック供給手段から前記シフトクロ
    ック信号を供給して前記複数のシフトパス夫々に順次シ
    フト動作を行わせるようにしたことを特徴とするデータ
    処理装置。
JP62133029A 1987-05-28 1987-05-28 デ−タ処理装置 Pending JPS63298450A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62133029A JPS63298450A (ja) 1987-05-28 1987-05-28 デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62133029A JPS63298450A (ja) 1987-05-28 1987-05-28 デ−タ処理装置

Publications (1)

Publication Number Publication Date
JPS63298450A true JPS63298450A (ja) 1988-12-06

Family

ID=15095137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62133029A Pending JPS63298450A (ja) 1987-05-28 1987-05-28 デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS63298450A (ja)

Similar Documents

Publication Publication Date Title
JP2596208B2 (ja) メモリ装置
JP2918007B2 (ja) 並列型時間スイッチ
JP2550837B2 (ja) スキャンパスのテスト制御回路
JP2004252702A (ja) Iicバスを備えた制御回路のiicデバイスアクセス方法
JPS63298450A (ja) デ−タ処理装置
JPH0391195A (ja) メモリ回路
JP3329221B2 (ja) Lsi試験装置
JP3036223B2 (ja) クロック乗換回路
JP2678085B2 (ja) トレーサ
JP2637276B2 (ja) トレーサ
SU1275455A2 (ru) Устройство дл управлени выводом данных в старт-стопном режиме
RU1837292C (ru) Устройство дл восстановлени информации о состо нии системы
JPH02280263A (ja) マイクロプロセッサ
JPH0720091B2 (ja) データバッファ回路
JPH01193942A (ja) 信号処理回路の自己診断方式
JPS62271155A (ja) 擬似障害発生回路
JPH0573429A (ja) メモリ診断方式
JPS59100648A (ja) 同期確立回路
JPS59208655A (ja) 情報処理装置
JPS6395366A (ja) テストデ−タメモリ
JPH0637627A (ja) カウンタ読込み方式
JPH07262045A (ja) Dspファームウェアデバッグ装置
JPH03244039A (ja) 情報処理装置の障害情報採取方式
JPH1040126A (ja) 回路データ用モニタ装置
JPH024180B2 (ja)