KR100800047B1 - 고속신호 인가가 가능한 반도체 칩 번인테스트 장치 - Google Patents

고속신호 인가가 가능한 반도체 칩 번인테스트 장치 Download PDF

Info

Publication number
KR100800047B1
KR100800047B1 KR1020070093711A KR20070093711A KR100800047B1 KR 100800047 B1 KR100800047 B1 KR 100800047B1 KR 1020070093711 A KR1020070093711 A KR 1020070093711A KR 20070093711 A KR20070093711 A KR 20070093711A KR 100800047 B1 KR100800047 B1 KR 100800047B1
Authority
KR
South Korea
Prior art keywords
clock
semiconductor chip
output unit
burn
test
Prior art date
Application number
KR1020070093711A
Other languages
English (en)
Inventor
양재영
Original Assignee
주식회사 두성기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 두성기술 filed Critical 주식회사 두성기술
Priority to KR1020070093711A priority Critical patent/KR100800047B1/ko
Application granted granted Critical
Publication of KR100800047B1 publication Critical patent/KR100800047B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/3025Wireless interface with the DUT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 고속신호 인가가 가능한 반도체 칩 번인테스트 장치에 관한 것으로서, 더욱 상세하게는 2Mhz 내지 400Mhz 범위 내의 다양한 주파수 중 원하는 특정 클럭 신호를 입력받아 번인 테스트를 실행시키기 위한 고속신호 인가가 가능한 반도체 칩 번인테스트 장치에 관한 것이다.
본 발명인 고속신호 인가가 가능한 반도체 칩 번인테스트 장치는,
반도체 칩 번인테스트 장치에 있어서,
외부의 이씨엘 클럭 발생장치로부터 발생되는 이씨엘 클럭을 입력받기 위한 클럭신호입력부와;
상기 클럭신호입력부를 통해 입력된 이씨엘 클럭을 증폭시켜 클럭변환부로 전달시키기 위한 이씨엘클럭분배부와;
상기 이씨엘클럭분배부에 의해 출력된 이씨엘 클럭을 티티엘 클럭으로 변환하기 위한 클럭변환부와;
상기 클럭변환부를 통해 변환된 티티엘 클럭을 디유티의 수만큼 팬 아웃시켜 증폭 출력시키기 위한 클럭팬아웃및출력부와;
상기 클럭팬아웃및출력부를 통해 전달되는 티티엘출력 신호를 입력받아 반도체 칩에 대한 번인 테스트를 수행시키기 위한 다수의 디유티;를 포함하여 구성되는 것을 특징으로 한다.
본 발명을 통해 종래의 한정된 주파수를 인가받아 번인 테스트를 실행시키는 것을 개선함으로써, 2Mhz 내지 400Mhz의 다양한 주파수대의 클럭 신호를 인가받거나 발생시켜 반도체 칩의 제품 테스트를 위해서 여러가지 상황을 구현할 수 있으므로 반도체 칩의 제품 테스트 결과의 신뢰성 확보 및 안전성을 보다 폭넓게 확인할 수 있는 효과를 제공하게 된다.
번인, 테스트, 이씨엘 클럭, 티티엘 클럭.

Description

고속신호 인가가 가능한 반도체 칩 번인테스트 장치{semiconductor chip burn-in test Device possible approval of high speed frequency.}
본 발명은 고속신호 인가가 가능한 반도체 칩 번인테스트 장치에 관한 것으로서, 더욱 상세하게는 2Mhz 내지 400Mhz 범위 내의 다양한 주파수 중 원하는 특정 클럭 신호를 입력받아 번인 테스트를 실행시키기 위한 고속신호 인가가 가능한 반도체 칩 번인테스트 장치에 관한 것이다.
일반적으로 도1에 도시한 바와 같은 종래의 번인 테스트 장치는 클럭신호 발생장치로부터 예를 들어 10Mhz의 주파수를 인가한다 하더라도 각각의 디유티(DUT : Device Under Test)에 구성된 500Ω 내지 2KΩ의 저항값에 의해 디유티에 2Mhz 이상의 주파수로 번인 테스트를 실행시킬 수가 없어서 2Mhz 미만의 주파수 클럭 신호 만 선택하여 반도체 칩의 번인 테스트를 수행하였다.
따라서, 반도체 제품의 다양한 발전에 따른 다양한 조건에 해당하는 테스트를 실행하기에는 역부족이었으며, 2Mhz 이상의 주파수 클럭 신호를 인가하여 발전 하는 반도체 칩의 테스트를 진행할 수가 없었다.
결국 2Mhz 이상의 주파수 중 원하는 주파수를 선택하여 다양한 번인 테스트를 실행시킬 수 있는 장치의 개발이 필요한 실정이었다.
따라서 본 발명은 상기와 같은 종래 기술의 문제점을 감안하여 제안된 것으로서, 본 발명의 목적은 2Mhz 내지 400Mhz 범위 내의 주파수 중 원하는 특정 클럭 신호를 외부에서 입력받아 번인 테스트를 실행시키기 위한 고속신호 인가가 가능한 반도체 칩 번인테스트 장치를 제공하는데 있다.
본 발명의 다른 목적은 2Mhz 내지 400Mhz 범위 내의 주파수 중 원하는 특정 클럭 신호를 내부에서 발생시켜 이를 입력받아 번인 테스트를 실행시키기 위한 고속신호 인가가 가능한 반도체 칩 번인테스트 장치를 제공하는데 있다.
본 발명이 해결하고자 하는 과제를 달성하기 위하여,
본 발명의 일실시예에 따른 고속신호 인가가 가능한 반도체 칩 번인테스트 장치는,
반도체 칩 번인테스트 장치에 있어서,
외부의 이씨엘 클럭 발생장치로부터 발생되는 이씨엘 클럭을 입력받기 위한 클럭신호입력부와;
상기 클럭신호입력부를 통해 입력된 이씨엘 클럭을 증폭시켜 클럭변환부로 전달시키기 위한 이씨엘클럭분배부와;
상기 이씨엘클럭분배부에 의해 출력된 이씨엘 클럭을 티티엘 클럭으로 변환 하기 위한 클럭변환부와;
상기 클럭변환부를 통해 변환된 티티엘 클럭을 디유티의 수만큼 팬 아웃시켜 증폭 출력시키기 위한 클럭팬아웃및출력부와;
상기 클럭팬아웃및출력부를 통해 전달되는 티티엘출력 신호를 입력받아 반도체 칩에 대한 번인 테스트를 수행시키기 위한 다수의 디유티;를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 다른 일실시예에 따른 고속신호 인가가 가능한 반도체 칩 번인테스트 장치는,
반도체 칩 번인테스트 장치에 있어서,
티티엘 클럭을 발생시키기 위한 티티엘클럭발생부와;
상기 티티엘클럭발생부를 통해 발생된 티티엘 클럭을 1차 증폭시킨 후 디유티의 수만큼 팬아웃시켜 증폭 출력하여 디유티로 전달시키기 위한 티티엘출력부와;
상기 티티엘출력부를 통해 전달되는 티티엘출력 신호를 입력받아 반도체 칩에 대한 번인 테스트를 수행시키기 위한 디유티;를 포함하여 구성되는 것을 특징으로 한다.
이상의 구성 및 작용을 지니는 본 발명에 따른 고속신호 인가가 가능한 반도체 칩 번인테스트 장치는 종래의 한정된 주파수를 인가받아 번인 테스트를 실행시키는 것을 개선함으로써, 2Mhz 내지 400Mhz의 다양한 주파수대의 클럭 신호를 인가 받거나 발생시켜 반도체 칩의 제품 테스트를 위해서 여러가지 상황을 구현할 수 있으므로 반도체 칩의 제품 테스트 결과의 신뢰성 확보 및 안전성을 보다 폭넓게 확인할 수 있는 효과를 제공하게 된다.
상기 과제를 달성하기 위한 본 발명의 고속신호 인가가 가능한 반도체 칩 번인테스트 장치는,
반도체 칩 번인테스트 장치에 있어서,
외부의 이씨엘 클럭 발생장치로부터 발생되는 이씨엘 클럭을 입력받기 위한 클럭신호입력부와;
상기 클럭신호입력부를 통해 입력된 이씨엘 클럭을 증폭시켜 클럭변환부로 전달시키기 위한 이씨엘클럭분배부와;
상기 이씨엘클럭분배부에 의해 출력된 이씨엘 클럭을 티티엘 클럭으로 변환하기 위한 클럭변환부와;
상기 클럭변환부를 통해 변환된 티티엘 클럭을 디유티의 수만큼 팬 아웃시켜 증폭 출력시키기 위한 클럭팬아웃및출력부와;
상기 클럭팬아웃및출력부를 통해 전달되는 티티엘출력 신호를 입력받아 반도체 칩에 대한 번인 테스트를 수행시키기 위한 다수의 디유티;를 포함하여 구성되는 것을 특징으로 한다.
이때, 상기 이씨엘클럭분배부는,
상기 클럭신호입력부를 통해 입력된 이씨엘 클럭을 증폭시켜 이씨엘클럭신호출력부로 전달하기 위한 이씨엘클럭신호증폭부와,
상기 이씨엘클럭신호증폭부를 통해 증폭된 이씨엘 클럭을 클럭변환부로 출력하기 위한 이씨엘클럭신호출력부를 포함하여 구성되는 것을 특징으로 한다.
이때, 상기 클럭팬아웃및출력부는,
상기 클럭변환부를 통해 입력된 티티엘 클럭을 디유티의 수만큼 팬아웃시켜 증폭시킨 후 티티엘클럭신호출력부로 전달하기 위한 티티엘클럭신호증폭부와,
상기 티티엘클럭신호증폭부를 통해 증폭된 티티엘 클럭을 디유티로 출력하기 위한 티티엘클럭신호출력부를 포함하여 구성되는 것을 특징으로 한다.
이때, 상기 티티엘 클럭의 범위는,
2Mhz 내지 400Mhz 범위 내의 주파수 중 원하는 특정 클럭 신호를 입력받아 반도체 칩에 대한 번인 테스트를 실행하는 것을 특징으로 한다.
또한, 본 발명의 다른 일실시예에 따른 고속신호 인가가 가능한 반도체 칩 번인테스트 장치는,
반도체 칩 번인테스트 장치에 있어서,
티티엘 클럭을 발생시키기 위한 티티엘클럭발생부와;
상기 티티엘클럭발생부를 통해 발생된 티티엘 클럭을 1차 증폭시킨 후 디유티의 수만큼 팬아웃시켜 증폭 출력하여 디유티로 전달시키기 위한 티티엘출력부와;
상기 티티엘출력부를 통해 전달되는 티티엘출력 신호를 입력받아 반도체 칩에 대한 번인 테스트를 수행시키기 위한 디유티;를 포함하여 구성되는 것을 특징으 로 한다.
이때, 상기 티티엘 클럭의 범위는,
2Mhz 내지 400Mhz 범위 내의 주파수 중 원하는 특정 클럭 신호를 입력받아 반도체 칩에 대한 번인 테스트를 실행하는 것을 특징으로 한다.
이때, 상기 티티엘출력부는,
상기 티티엘클럭발생부를 통해 발생된 티티엘 클럭을 1차 증폭시켜 2차팬아웃및출력부로 전달시키기 위한 1차팬아웃및출력부와,
상기 1차팬아웃및출력부로부터 전달되는 1차 증폭 티티엘출력 신호를 디유티의 수만큼 팬아웃시켜 증폭 출력하여 디유티로 전달시키기 위한 2차팬아웃및출력부를 포함하여 구성되어 안정된 티티엘 클럭을 디유티로 전달하는 것을 특징으로 한다.
이하, 본 발명에 의한 고속신호 인가가 가능한 반도체 칩 번인테스트 장치의 실시예를 통해 상세히 설명하도록 한다.
도 2는 본 발명의 일실시예에 따른 고속신호 인가가 가능한 반도체 칩 번인테스트 장치의 블럭도이다.
도 2에 도시한 바와 같이, 본 발명인 고속신호 인가가 가능한 반도체 칩 번인테스트 장치는,
반도체 칩 번인테스트 장치에 있어서,
외부의 이씨엘 클럭 발생장치(10)로부터 발생되는 이씨엘 클럭을 입력받기 위한 클럭신호입력부(110)와;
상기 클럭신호입력부를 통해 입력된 이씨엘 클럭을 증폭시켜 클럭변환부로 전달시키기 위한 이씨엘클럭분배부(120)와;
상기 이씨엘클럭분배부에 의해 출력된 이씨엘 클럭을 티티엘 클럭으로 변환하기 위한 클럭변환부(130)와;
상기 클럭변환부를 통해 변환된 티티엘 클럭을 디유티의 수만큼 팬 아웃시켜 증폭 출력시키기 위한 클럭팬아웃및출력부(140)와;
상기 클럭팬아웃및출력부를 통해 전달되는 티티엘출력 신호를 입력받아 반도체 칩에 대한 번인 테스트를 수행시키기 위한 다수의 디유티(150);를 포함하여 구성되는 것을 특징으로 한다.
이때, 상기 이씨엘클럭분배부는,
상기 클럭신호입력부를 통해 입력된 이씨엘 클럭을 증폭시켜 이씨엘클럭신호출력부로 전달하기 위한 이씨엘클럭신호증폭부와,
상기 이씨엘클럭신호증폭부를 통해 증폭된 이씨엘 클럭을 클럭변환부로 출력하기 위한 이씨엘클럭신호출력부를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 클럭팬아웃및출력부는,
상기 클럭변환부를 통해 입력된 티티엘 클럭을 디유티의 수만큼 팬아웃시켜 증폭시킨 후 티티엘클럭신호출력부로 전달하기 위한 티티엘클럭신호증폭부와,
상기 티티엘클럭신호증폭부를 통해 증폭된 티티엘 클럭을 디유티로 출력하기 위한 티티엘클럭신호출력부를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 티티엘 클럭의 범위는,
2Mhz 내지 400Mhz 범위 내의 주파수 중 원하는 특정 클럭 신호를 입력받아 반도체 칩에 대한 번인 테스트를 실행하는 것을 특징으로 한다.
즉, 본 발명인 고속신호 인가가 가능한 반도체 칩 번인테스트 장치는 상기한 구성 및 기능을 통해 본 발명의 이루고자 하는 기술적 과제를 달성할 수 있게 되는 것이다.
상기 클럭신호입력부를 통해 입력된 이씨엘 클럭을 증폭시켜 클럭변환부로 전달시키기 위한 이씨엘클럭분배부(120)는 필요한 디유티의 수만큼 확장이 가능하며, 이씨엘클럭신호증폭부에 의해 클럭신호입력부를 통해 입력된 이씨엘 클럭(ECL : Emitter Coupled Logic)을 증폭시켜 안정된 이씨엘 클럭을 이씨엘클럭신호출력부로 전달하며, 이씨엘클럭신호출력부에 의해 상기 이씨엘클럭신호증폭부를 통해 증폭된 이씨엘 클럭을 클럭변환부로 출력하게 된다.
또한, 상기 클럭변환부는 테스트를 진행할 반도체 칩에서 인식할 수 있는 티티엘 클럭으로 변환하는 것으로서, 이씨엘 클럭을 필요한 디유티의 수만큼 안정된 티티엘 클럭으로 변환하는 것이다.
클럭변환부를 통해 변환된 티티엘 클럭을 디유티의 수만큼 팬 아웃시켜 증폭 출력시키기 위한 클럭팬아웃및출력부(140)는 상기 클럭변환부를 통해 입력된 티티엘 클럭을 티티엘클럭신호증폭부에 의해 디유티의 수만큼 팬아웃시켜 증폭시킨 후 티티엘클럭신호출력부로 전달하게 되며,티티엘클럭신호출력부에 의해 티티엘클럭신호증폭부를 통해 증폭된 티티엘 클럭을 디유티로 출력하게 된다.
상기 다수의 디유티(150)는 상기 클럭팬아웃및출력부를 통해 전달되는 티티 엘출력 신호를 입력받아 반도체 칩에 대한 번인 테스트를 수행시키게 된다.
클럭팬아웃및출력부를 통해 전달되는 티티엘출력 신호를 입력받아 반도체 칩에 대한 번인 테스트를 수행시키기 위한 디유티(DUT : Device Unit Test, 150)는 하이 스피드 번인 테스트 보드로서 일반적인 반도체 칩 번인 테스트 보드를 의미한다.
상기 클럭팬아웃및출력부는 입력된 티티엘 클럭을 증폭시켜 필요한 디유티의 수만큼 안정된 티티엘 클럭 신호로 각각의 디유티에 확장 전달하며, 최종 티티엘 출력 부분과 디유티의 입력부분의 패턴 거리를 최대한 짧게 하기 위한 기능을 담당한다.
또한, 상기 클럭팬아웃및출력부는 인가된 주파수와 동일한 주파수로 각각의 디유티 만큼 생성하여 각각의 디유티에 출력하는 역할을 담당하게 된다.
예를 들어 설명하자면, 20개의 디유티의 번인 테스트를 수행하기 위해서 상기 클럭팬아웃및출력부를 통해 변환된 티티엘 클럭을 20개의 디유티에 각각 전달하기 위해서 20개의 티티엘 클럭으로 팬아웃시켜 증폭 출력시키게 된다.
상기와 같은 구성요소들의 동작 설명을 하자면, 최초 상기 이씨엘 클럭 발생장치(10)로부터 발생되는 이씨엘 클럭을 클럭신호입력부(110)에서 입력받아 이씨엘클럭분배부(120)를 통해 입력된 이씨엘 클럭을 증폭시켜 클럭변환부로 전달시키게 된다.
상기 전달된 이씨엘 클럭을 클럭변환부(130)에 의해 티티엘 클럭으로 변환하게 되며, 클럭팬아웃및출력부에 의해 상기 클럭변환부를 통해 입력된 티티엘 클럭 을 디유티의 수만큼 팬 아웃시켜 증폭 출력하여 디유티로 전달시키게 되며, 디유티(150)를 통해 반도체 칩들에 티티엘출력 신호를 입력시켜 번인 테스트를 수행하게 되는 것이다.
이때, 2Mhz 내지 400Mhz 범위 내의 주파수 중 원하는 특정 클럭 신호를 외부의 클럭 발생장치를 통해 입력받아 종래의 2Mhz 이상의 주파수 클럭 신호를 인가하여 발전하는 반도체 칩의 테스트를 진행할 수가 없었던 2Mhz 이상의 주파수 중 원하는 주파수를 선택하여 다양한 번인 테스트를 실행시킬 수 있게 된다.
도 3은 본 발명의 다른 일실시예에 따른 고속신호 인가가 가능한 반도체 칩 번인테스트 장치의 블럭도이다.
도 3에 도시한 바와 같이, 본 발명의 다른 일실시예에 따른 고속신호 인가가 가능한 반도체 칩 번인테스트 장치는,
반도체 칩 번인테스트 장치에 있어서,
티티엘 클럭을 발생시키기 위한 티티엘클럭발생부(210)와;
상기 티티엘클럭발생부를 통해 발생된 티티엘 클럭을 1차 증폭시킨 후 디유티의 수만큼 팬아웃시켜 증폭 출력하여 디유티로 전달시키기 위한 티티엘출력부와;
상기 티티엘출력부를 통해 전달되는 티티엘출력 신호를 입력받아 반도체 칩에 대한 번인 테스트를 수행시키기 위한 디유티(150);를 포함하여 구성되는 것을 특징으로 한다.
이때, 상기 티티엘 클럭의 범위는,
2Mhz 내지 400Mhz 범위 내의 주파수 중 원하는 특정 클럭 신호를 입력받아 반도체 칩에 대한 번인 테스트를 실행하는 것을 특징으로 한다.
이때, 상기 티티엘출력부는,
상기 티티엘클럭발생부를 통해 발생된 티티엘 클럭을 1차 증폭시켜 2차팬아웃및출력부로 전달시키기 위한 1차팬아웃및출력부(220)와,
상기 1차팬아웃및출력부로부터 전달되는 1차 증폭 티티엘출력 신호를 디유티의 수만큼 팬아웃시켜 증폭 출력하여 디유티로 전달시키기 위한 2차팬아웃및출력부(230)를 포함하여 구성되어 안정된 티티엘 클럭을 디유티로 전달하는 것을 특징으로 한다.
본 발명의 다른 일실시예에 따른 고속신호 인가가 가능한 반도체 칩 번인테스트 장치는 도2의 일실시예의 경우는 외부에서 클럭을 입력받는 것이지만, 다른 일실시예에 따른 본 발명의 장치는 내부에서 클럭을 발생시켜 번인 테스트를 실행시키는 것으로서 이에 대한 구성은 아래와 같다.
즉, 티티엘클럭발생부(210), 1차팬아웃및출력부(220), 2차팬아웃및출력부(230), 디유티(150)를 포함하여 구성된다.
상기 티티엘클럭발생부(210)는 내부에서 티티엘 클럭을 발생시키기 위한 기능을 담당하며, 상기 티티엘클럭발생부를 통해 발생된 티티엘 클럭을 1차팬아웃및출력부(220)에 의해 1차 증폭시켜 2차팬아웃및출력부(230)로 전달시키게 되며, 상기 1차팬아웃및출력부(220)로부터 전달되는 1차 증폭 티티엘출력 신호를 2차팬아웃및출력부(230)에 의해 디유티의 수만큼 팬아웃시켜 증폭 출력하여 디유티로 전달시켜 디유티(150)를 통해 2차팬아웃및출력부(230)를 통해 전달되는 티티엘출력 신호 를 입력받아 반도체 칩에 대한 번인 테스트를 수행하게 되는 것이다.
상기 2차팬아웃및출력부(230)는 디유티의 수가 n개일 경우에는 n개의 디유티 수 만큼 팬 아웃시켜 증폭 출력시키게 되는 것이다.
이상에서와 같은 내용의 본 발명이 속하는 기술분야의 당업자는 본 발명의 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시된 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구 범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명인 고속신호 인가가 가능한 반도체 칩 번인테스트 장치를 통해 다양한 주파수를 이용하여 번인 테스트를 실행시킬 수 있게 되므로 다양한 외부 환경에서의 테스트를 실행할 수 있게 되므로 생산된 반도체 칩의 신뢰성을 향상시킬 수 있게 되어 널리 반도체 테스트 산업에 활용할 수 있게 될 것이다.
도 1은 종래의 반도체 칩 번인테스트 장치를 개략적으로 나타낸 개념도이다.
도 2는 본 발명의 일실시예에 따른 고속신호 인가가 가능한 반도체 칩 번인테스트 장치의 블럭도이다.
도 3은 본 발명의 다른 일실시예에 따른 고속신호 인가가 가능한 반도체 칩 번인테스트 장치의 블럭도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : ECL클럭 발생장치 110 : 클럭신호입력부
120 : 이씨엘클럭분배부 130 : 클럭변환부
140 : 클럭팬아웃및출력부 150 : 디유티
210 : 티티엘클럭발생부 220 : 1차팬아웃및출력부
230 : 2차팬아웃및출력부

Claims (3)

  1. 반도체 칩 번인테스트 장치에 있어서,
    티티엘 클럭을 발생시키기 위한 티티엘클럭발생부와;
    상기 티티엘클럭발생부를 통해 발생된 티티엘 클럭을 1차 증폭시켜 2차팬아웃및출력부로 전달시키기 위한 1차팬아웃및출력부와,
    상기 1차팬아웃및출력부로부터 전달되는 1차 증폭 티티엘출력 신호를 디유티의 수만큼 팬아웃시켜 증폭 출력하여 디유티로 전달시키기 위한 2차팬아웃및출력부를 포함하여 구성되어 안정된 티티엘 클럭을 디유티로 전달하기 위한 티티엘출력부와;
    상기 티티엘출력부를 통해 전달되는 티티엘출력 신호를 입력받아 반도체 칩에 대한 번인 테스트를 수행시키기 위한 디유티;를 포함하여 구성되되,
    상기 티티엘 클럭의 범위는,
    2Mhz 내지 400Mhz 범위 내의 주파수 중 원하는 특정 클럭 신호를 입력받아 반도체 칩에 대한 번인 테스트를 실행하는 것을 특징으로 하는 고속신호 인가가 가능한 반도체 칩 번인테스트 장치.
  2. 삭제
  3. 삭제
KR1020070093711A 2007-09-14 2007-09-14 고속신호 인가가 가능한 반도체 칩 번인테스트 장치 KR100800047B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070093711A KR100800047B1 (ko) 2007-09-14 2007-09-14 고속신호 인가가 가능한 반도체 칩 번인테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070093711A KR100800047B1 (ko) 2007-09-14 2007-09-14 고속신호 인가가 가능한 반도체 칩 번인테스트 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020070075713A Division KR100771560B1 (ko) 2007-07-27 2007-07-27 고속신호 인가가 가능한 반도체 칩 번인테스트 장치

Publications (1)

Publication Number Publication Date
KR100800047B1 true KR100800047B1 (ko) 2008-02-01

Family

ID=39342034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070093711A KR100800047B1 (ko) 2007-09-14 2007-09-14 고속신호 인가가 가능한 반도체 칩 번인테스트 장치

Country Status (1)

Country Link
KR (1) KR100800047B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000310666A (ja) 1999-04-26 2000-11-07 Ando Electric Co Ltd テストバーンイン装置及びテストバーンイン装置における制御方法
JP2001330645A (ja) 2000-05-18 2001-11-30 Ando Electric Co Ltd バーンインテストシステム
JP2003302445A (ja) 2002-04-05 2003-10-24 Fujitsu Ltd ダイナミックバーンイン装置用アダプタ・カードおよびダイナミックバーンイン装置
JP2005121399A (ja) 2003-10-15 2005-05-12 Matsushita Electric Ind Co Ltd バーンインシステムおよびバーンイン試験方法
KR20060021429A (ko) * 2004-09-03 2006-03-08 주식회사 유니테스트 반도체 소자 테스터를 위한 신호 분배 장치
JP2007114207A (ja) 2006-12-04 2007-05-10 Fujitsu Ltd ダイナミックバーンイン装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000310666A (ja) 1999-04-26 2000-11-07 Ando Electric Co Ltd テストバーンイン装置及びテストバーンイン装置における制御方法
JP2001330645A (ja) 2000-05-18 2001-11-30 Ando Electric Co Ltd バーンインテストシステム
JP2003302445A (ja) 2002-04-05 2003-10-24 Fujitsu Ltd ダイナミックバーンイン装置用アダプタ・カードおよびダイナミックバーンイン装置
JP2005121399A (ja) 2003-10-15 2005-05-12 Matsushita Electric Ind Co Ltd バーンインシステムおよびバーンイン試験方法
KR20060021429A (ko) * 2004-09-03 2006-03-08 주식회사 유니테스트 반도체 소자 테스터를 위한 신호 분배 장치
JP2007114207A (ja) 2006-12-04 2007-05-10 Fujitsu Ltd ダイナミックバーンイン装置

Similar Documents

Publication Publication Date Title
US7471220B2 (en) Electronic test circuit for an integrated circuit and methods for testing the driver strength and for testing the input sensitivity of a receiver of the integrated circuit
US5617037A (en) Mixed analog and digital integrated circuit having a comparator to compare original digital data with data having undergone successive D/A and A/D conversion and level shifting
US9618563B2 (en) Semiconductor device inspection device and semiconductor device inspection method
US20150153405A1 (en) Automatic testing system and method
JP2011128029A (ja) 任意波形発生器
CN104660240A (zh) 超速时延测试时钟生成器
CN101520479A (zh) 一种精确多频同步协同传导敏感度高速测试方法
KR100771560B1 (ko) 고속신호 인가가 가능한 반도체 칩 번인테스트 장치
US7761764B2 (en) System and method for self-test of integrated circuits
KR100800047B1 (ko) 고속신호 인가가 가능한 반도체 칩 번인테스트 장치
JP5305134B2 (ja) 波形生成回路
CN107707313A (zh) 一种抗干扰超短波电台抗干扰灵敏度的测试方法
JP2016109673A (ja) レーザボルテージイメージングのシステム及び方法
US7453932B2 (en) Test device and setting method
US20090083595A1 (en) Scan test circuit
KR102319127B1 (ko) 비동기 패턴 데이터를 제공하는 피검사 디바이스 테스트 시스템
US20180003542A1 (en) Radar fill level measurement device having a self-testing function
JP2009180749A (ja) ノイズ発生装置、計測装置、および試験装置
US8093919B2 (en) Test circuit, method, and semiconductor device
US20110181298A1 (en) Measurement apparatus and test apparatus
KR102102341B1 (ko) 반도체 장치 및 그 동작방법
US20080284454A1 (en) Test interface with a mixed signal processing device
JP2009156580A (ja) 入力容量測定回路
KR101337333B1 (ko) 반도체소자 테스터용 신호발생장치의 포맷터
KR100878300B1 (ko) 반도체 집적 회로 칩 및 그 테스트 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130110

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141110

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151110

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171121

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 12