KR20060021429A - 반도체 소자 테스터를 위한 신호 분배 장치 - Google Patents
반도체 소자 테스터를 위한 신호 분배 장치 Download PDFInfo
- Publication number
- KR20060021429A KR20060021429A KR1020040070162A KR20040070162A KR20060021429A KR 20060021429 A KR20060021429 A KR 20060021429A KR 1020040070162 A KR1020040070162 A KR 1020040070162A KR 20040070162 A KR20040070162 A KR 20040070162A KR 20060021429 A KR20060021429 A KR 20060021429A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- alpg
- duts
- semiconductor device
- tester
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Claims (10)
- 반도체 소자의 테스트를 위한 신호를 생성하는 ALPG(algorithm pattern generator)를 구비하여 L(L은 2 이상의 자연수임)개의 DUT(device under test)를 동시에 테스트하는 반도체 테스터를 위한 신호 분배 장치로서,상기 ALPG에서 생성되는 드라이브 신호를 상기 L개의 DUT에 분배하는 레지스터드(registered) 버퍼부와,상기 ALPG에서 생성되는 기준 클럭을 상기 L개 이상의 동일한 기준 클럭으로 복제하여 상기 L개의 DUT에 분배하는 PLL(Phase locked loop)과,상기 ALPG에서 생성되는 테스트 데이터 신호를 상기 L개의 DUT에 분배하고 상기 L개의 DUT에서 각각 출력되는 신호를 수신하여 상기 ALPG로 전송하는 양방향 데이터 전송부를 포함하는 반도체 소자 테스터를 위한 신호 분배 장치.
- 제1항에 있어서,상기 드라이브 신호는 어드레스 신호와 커맨드 신호를 포함하는 것인 반도체 소자 테스터를 위한 신호 분배 장치.
- 제1항에 있어서,상기 레지스터드 버퍼부는 하나 이상의 레지스터드 버퍼를 포함하며,상기 레지스터드 버퍼는 상기 드라이브 신호를 2개의 DUT에 분배하는 것인 반도체 소자 테스터를 위한 신호 분배 장치.
- 제2항에 있어서, 상기 L=8이고,상기 레지스터드 버퍼부는 4개의 레지스터드 버퍼를 포함하는 것인 반도체 소자 테스터를 위한 신호 분배 장치.
- 제1항에 있어서,상기 레지스터드 버퍼부는 상기 드라이브 신호의 스큐(skew)를 클럭킹(clocking)을 사용하여 조정하는 것인 반도체 소자 테스터를 위한 신호 분배 장치.
- 제1항에 있어서,상기 ALPG 내부 또는 외부에서 생성되는 제2 기준 클럭을 L개 이상의 동일한 제2 기준 클럭으로 복제하여 상기 L개의 DUT에 분배하는 제2 PLL을 더 포함하는 반도체 소자 테스터를 위한 신호 분배 장치.
- 제1항에 있어서,상기 드라이브 신호와 상기 기준 클럭 신호와 상기 테스트 데이터 신호의 종단(termination)을 위한 신호 종단부를 더 포함하는 반도체 소자 테스터를 위한 신호 분배 장치.
- 제7항에 있어서, 상기 신호 종단부는,상기 기준 클럭 신호를 종단시키는 차동 신호 종단부와,상기 드라이브 신호를 종단시키는 SSTL(stub series-terminated logic)-2 클래스 I를 만족하는 드라이브 신호 종단부와,상기 테스트 데이터 신호를 종단시키는 SSTL-2 클래스 II를 만족하는 테스트 데이터 신호 종단부를 포함하는 것인 반도체 소자 테스터를 위한 신호 분배 장치.
- 제8항에 있어서, 상기 드라이브 신호 종단부는,상기 레지스터드 버퍼부를 통과한 드라이브 신호의 종단을 위해 직렬 종단 구성을 포함하는 것인 반도체 소자 테스터를 위한 신호 분배 장치.
- 반도체 소자의 테스트를 위한 신호를 생성하는 복수의 ALPG를 구비하여 반도체 소자를 테스트하는 반도체 테스터에 있어서,제1항 내지 제9항에 기재된 신호 분배 장치를 하나 이상 포함하여 동시에 다수의 반도체 소자를 테스트하는 것인 반도체 테스터.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040070162A KR100633455B1 (ko) | 2004-09-03 | 2004-09-03 | 반도체 소자 테스터를 위한 신호 분배 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040070162A KR100633455B1 (ko) | 2004-09-03 | 2004-09-03 | 반도체 소자 테스터를 위한 신호 분배 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060021429A true KR20060021429A (ko) | 2006-03-08 |
KR100633455B1 KR100633455B1 (ko) | 2006-10-13 |
Family
ID=37128253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040070162A KR100633455B1 (ko) | 2004-09-03 | 2004-09-03 | 반도체 소자 테스터를 위한 신호 분배 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100633455B1 (ko) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100771560B1 (ko) * | 2007-07-27 | 2007-10-30 | 주식회사 두성기술 | 고속신호 인가가 가능한 반도체 칩 번인테스트 장치 |
KR100800047B1 (ko) * | 2007-09-14 | 2008-02-01 | 주식회사 두성기술 | 고속신호 인가가 가능한 반도체 칩 번인테스트 장치 |
KR100853403B1 (ko) * | 2007-05-08 | 2008-08-21 | 주식회사 아이티엔티 | 반도체 테스트 패턴 신호 체배/분주 장치 및 반도체 테스트헤더 장치 |
KR100896763B1 (ko) * | 2007-06-12 | 2009-05-11 | 주식회사 유니테스트 | 반도체 소자 테스트 장치 |
KR100920391B1 (ko) * | 2006-06-22 | 2009-10-07 | 샤프 가부시키가이샤 | 반도체 장치, 반도체 장치의 검사 방법, 프로브 카드 |
US7772828B2 (en) | 2007-02-27 | 2010-08-10 | Samsung Electronics Co., Ltd. | Automatic test equipment capable of high speed test |
US8275588B2 (en) | 2008-04-23 | 2012-09-25 | Samsung Electronics Co., Ltd. | Emulation system and driving method thereof |
KR101365430B1 (ko) * | 2012-08-13 | 2014-02-20 | 주식회사 유니테스트 | 솔리드 스테이트 드라이브 테스터에서 플래시 메모리 상태검출장치 |
KR101522292B1 (ko) * | 2013-07-31 | 2015-05-21 | 주식회사 유니테스트 | 메모리 테스트 동시 판정 시스템 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3367848B2 (ja) | 1996-12-10 | 2003-01-20 | 株式会社東芝 | 半導体デバイスのテスト装置 |
-
2004
- 2004-09-03 KR KR1020040070162A patent/KR100633455B1/ko active IP Right Grant
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100920391B1 (ko) * | 2006-06-22 | 2009-10-07 | 샤프 가부시키가이샤 | 반도체 장치, 반도체 장치의 검사 방법, 프로브 카드 |
US7902853B2 (en) | 2006-06-22 | 2011-03-08 | Sharp Kabushiki Kaisha | Semiconductor device, semiconductor device testing method, and probe card |
US7772828B2 (en) | 2007-02-27 | 2010-08-10 | Samsung Electronics Co., Ltd. | Automatic test equipment capable of high speed test |
KR100853403B1 (ko) * | 2007-05-08 | 2008-08-21 | 주식회사 아이티엔티 | 반도체 테스트 패턴 신호 체배/분주 장치 및 반도체 테스트헤더 장치 |
KR100896763B1 (ko) * | 2007-06-12 | 2009-05-11 | 주식회사 유니테스트 | 반도체 소자 테스트 장치 |
KR100771560B1 (ko) * | 2007-07-27 | 2007-10-30 | 주식회사 두성기술 | 고속신호 인가가 가능한 반도체 칩 번인테스트 장치 |
KR100800047B1 (ko) * | 2007-09-14 | 2008-02-01 | 주식회사 두성기술 | 고속신호 인가가 가능한 반도체 칩 번인테스트 장치 |
US8275588B2 (en) | 2008-04-23 | 2012-09-25 | Samsung Electronics Co., Ltd. | Emulation system and driving method thereof |
KR101365430B1 (ko) * | 2012-08-13 | 2014-02-20 | 주식회사 유니테스트 | 솔리드 스테이트 드라이브 테스터에서 플래시 메모리 상태검출장치 |
KR101522292B1 (ko) * | 2013-07-31 | 2015-05-21 | 주식회사 유니테스트 | 메모리 테스트 동시 판정 시스템 |
Also Published As
Publication number | Publication date |
---|---|
KR100633455B1 (ko) | 2006-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100515068B1 (ko) | 반도체 기억 소자의 온 다이 터미네이션을 위한 회로 및방법 | |
US9135981B2 (en) | Memory system having memory ranks and related tuning method | |
US20080205170A1 (en) | Ddr-sdram interface circuitry, and method and system for testing the interface circuitry | |
US8351283B2 (en) | Semiconductor storage device | |
US8166361B2 (en) | Integrated circuit testing module configured for set-up and hold time testing | |
US7514955B2 (en) | Semiconductor memory device with ability to effectively adjust operation time for on-die termination | |
US7872928B2 (en) | Write control signal generation circuit, semiconductor IC having the same and method of driving semiconductor IC | |
US8286046B2 (en) | Integrated circuit testing module including signal shaping interface | |
US11049584B2 (en) | Integrated circuit memory devices having buffer dies and test interface circuits therein that support testing and methods of testing same | |
US7772828B2 (en) | Automatic test equipment capable of high speed test | |
US7965568B2 (en) | Semiconductor integrated circuit device and method of testing same | |
KR101286666B1 (ko) | 반도체 메모리 장치, 테스트 회로 및 테스트 방법 | |
US8209560B2 (en) | Transmission system where a first device generates information for controlling transmission and latch timing for a second device | |
US20060195742A1 (en) | Semiconductor memory device and method of testing the same | |
KR20120078571A (ko) | 반도체 메모리 장치, 테스트 회로 및 테스트 방법 | |
US6850459B2 (en) | Synchronous semiconductor memory device allowing adjustment of data output timing | |
KR100633455B1 (ko) | 반도체 소자 테스터를 위한 신호 분배 장치 | |
US7526704B2 (en) | Testing system and method allowing adjustment of signal transmit timing | |
KR101180405B1 (ko) | 반도체 메모리 장치 및 이의 테스트 방법 | |
US20070198885A1 (en) | Semiconductor integrated circuit and test system for testing the same | |
US10241538B2 (en) | Resynchronization of a clock associated with each data bit in a double data rate memory system | |
US6718487B1 (en) | Method for high speed testing with low speed semiconductor test equipment | |
KR100557221B1 (ko) | 메모리 모듈에서의 신호 무결성 테스트 방법 및 이를 위한메모리 모듈의 버퍼 | |
US7948912B2 (en) | Semiconductor integrated circuit with test mode | |
KR20030002503A (ko) | 지연 동기 루프 테스트 모드를 갖는 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120907 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130927 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140930 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160906 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170804 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180821 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190906 Year of fee payment: 14 |