KR102102341B1 - 반도체 장치 및 그 동작방법 - Google Patents

반도체 장치 및 그 동작방법 Download PDF

Info

Publication number
KR102102341B1
KR102102341B1 KR1020140014063A KR20140014063A KR102102341B1 KR 102102341 B1 KR102102341 B1 KR 102102341B1 KR 1020140014063 A KR1020140014063 A KR 1020140014063A KR 20140014063 A KR20140014063 A KR 20140014063A KR 102102341 B1 KR102102341 B1 KR 102102341B1
Authority
KR
South Korea
Prior art keywords
signal
driving
voltage level
level
section
Prior art date
Application number
KR1020140014063A
Other languages
English (en)
Other versions
KR20150093373A (ko
Inventor
윤영준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140014063A priority Critical patent/KR102102341B1/ko
Priority to US14/308,405 priority patent/US9509311B2/en
Publication of KR20150093373A publication Critical patent/KR20150093373A/ko
Application granted granted Critical
Publication of KR102102341B1 publication Critical patent/KR102102341B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018592Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 기술은 다수의 범프 패드를 통해 신호를 입/출력하는 반도체 장치에 관한 것으로서, 레벨판단구간에서 다수의 범프 패드에 직접적으로 연결된 다수의 신호라인을 설정된 전압레벨로 구동하되, 상기 레벨판단구간이 반복될 때마다 예정된 순서대로 상기 설정된 전압레벨을 가변시키는 구동부, 및 상기 레벨판단구간에서 상기 다수의 신호라인의 전압레벨을 신호입력회로를 통해 병렬로 입력받아 그 논리값을 래치한 후 설정된 프로브 패드를 통해 직렬로 출력하기 위한 동작부를 포함한다.

Description

반도체 장치 및 그 동작방법{SEMICONDUCTOR DEVICE AND OPERATION METHOD FOR THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 다수의 범프 패드를 통해 신호를 입/출력하는 반도체 장치에 관한 것이다.
일반적인 반도체 장치에서 사용되는 신호는 전압레벨 자체가 의미를 갖는 아날로그 신호와 그 전압레벨을 논리레벨로 판단하여 사용하는 디지털 신호로 나뉘어질 수 있다.
그 중 디지털 신호의 논리레벨을 판단하는 기준으로는 저입력전압레벨(VIL)과 고입력전압레벨(VIH)이 사용된다. 즉, 저입력전압레벨(VIL)보다 낮은 전압레벨을 갖는 디지털 신호는 로직 '로우'(Low)로 판단되고, 고입력전압레벨(VIH)보다 높은 전압레벨을 갖는 디지털 신호는 로직'하이'(High)로 판단된다.
한편, 외부에서 반도체 장치로 인가되는 신호는 신호입력회로를 거치면서 그 논리레벨이 판단된다. 즉, 신호입력회로에 의해 설정되는 저입력전압레벨(VIL)과 고입력전압레벨(VIH)에 의해 외부에서 반도체 장치로 인가되는 신호의 논리레벨이 판단된다.
따라서, 반도체 장치의 신호입력회로가 의도한 대로 정상적인 저입력전압레벨(VIL)과 고입력전압레벨(VIH)을 갖는지를 테스트 하는 동작은 매우 중요하다.
본 발명의 실시예는 외부에서 직접적으로 프로빙(proving)하는 것이 불가능한 범프 패드를 사용하여 신호를 입/출력하는 반도체 장치에서도 범프 패드와 연결된 신호입력회로의 상태를 테스트 할 수 있는 회로 및 그 동작방법을 제공한다.
본 발명의 실시예에 따른 반도체 장치는, 레벨판단구간에서 다수의 범프 패드에 직접적으로 연결된 다수의 신호라인을 설정된 전압레벨로 구동하되, 상기 레벨판단구간이 반복될 때마다 예정된 순서대로 상기 설정된 전압레벨을 가변시키는 구동부; 및 상기 레벨판단구간에서 상기 다수의 신호라인의 전압레벨을 신호입력회로를 통해 병렬로 입력받아 그 논리값을 래치한 후 설정된 프로브 패드를 통해 직렬로 출력하기 위한 동작부를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 장치의 동작방법은, 다수의 범프 패드에 직접적으로 연결된 다수의 신호라인을 설정된 전압레벨로 구동한 뒤, 상기 다수의 신호라인의 전압레벨을 신호입력회로를 통해 병렬로 입력받아 그 논리값을 래치하는 단계; 상기 래치하는 단계에서 병렬로 래치된 다수의 논리 값을 설정된 프로브 패드를 통해 직렬로 출력하는 단계; 및 상기 래치하는 단계 및 상기 출력하는 단계를 설정된 횟수만큼 번갈아 가면서 수행하되, 상기 래치하는 단계가 반복될 때마다 상기 설정된 전압레벨을 예정된 순서대로 가변시키는 단계를 포함할 수 있다.
본 기술은 외부에서 직접적으로 프로빙(proving)하는 것이 불가능한 범프 패드를 사용하여 신호를 입/출력하는 반도체 장치의 경우에도 바운더리 스캔 테스트(boundary scan test : BST)의 동작을 응용하여 내부에서 생성되는 가변 전압레벨로 범프 패드와 연결된 신호입력회로의 상태를 테스트할 수 있는 효과가 있다.
이로 인해, 범프 패드를 통해 직접적인 신호의 입/출력이 이루어지지 않는 상태에서도 범프 패드와 연결된 신호입력회로의 상태를 테스트할 수 있는 효과가 있다.
도 1은 반도체 장치의 신호입/출력회로를 도시한 회로도이다.
도 2는 반도체 장치의 신호입력회로에서 저입력전압레벨(VIL)과 고입력전압레벨(VIH)을 테스트하는 방식을 설명하기 위해 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 반도체 장치에서 범프 패드에 연결된 신호입력회로에 대해 저입력전압레벨(VIL)과 고입력전압레벨(VIH)을 테스트하는 회로를 도시한 도면이다.
도 4는 도 3에 도시된 구동동작부를 상세히 도시한 도면이다.
도 5는 도 3에 도시된 코드생성부를 상세히 도시한 도면이다.
도 6 및 도 7은 도 3 및 도 4에 도시된 구동동작부의 동작을 설명하기 위해 도시한 도면이다.
도 8은 도 3에 도시된 본 발명의 실시예에 따른 반도체 장치에서 범프 패드에 연결된 신호입력회로에 대해 저입력전압레벨(VIL)과 고입력전압레벨(VIH)을 테스트하는 회로의 동작을 설명하기 위해 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 반도체 장치의 신호입/출력회로를 도시한 회로도이다.
도 1을 참조하면, 하나의 설정된 패드(PT PAD)에 하나의 신호입력회로(RX)와 하나의 신호출력회로(TX)가 그룹으로 묶여서 구성되는 것을 알 수 있다. 즉, 설정된 패드(PT PAD)는 신호를 입력받을 수도 있고 신호를 출력할 수도 있기 때문에 하나의 설정된 패드(PT PAD)에는 하나의 신호입력회로(RX)와 하나의 신호출력회로(TX)가 포함되어 있어야 한다.
신호출력회로(TX)는, 프리드라이버(10) 및 메인드라이버(20)를 포함한다.
프리드라이버(10)는, 리드 커맨드(미도시)에 응답하여 신호(TX SIG)가 출력되면, 이를 반전하여 출력제어신호(PUB, PD)를 생성한다. 또한, 프리드라이버(10)는, 리드 동작이 발생하지 않는 구간을 나타내는 신호(OUTOFF)에 응답하여 출력제어신호(PUB, PD)를 모두 디스에이블시킨다.
메인드라이버(20)는, 출력제어신호(PUB, PD)에 응답하여 설정된 패드(PT PAD)를 전원전압(VDDQ)으로 풀 업 구동하거나 접지전압(VSSQ)으로 풀 다운 구동한다. 또한, 출력제어신호(PUB, PD)가 디스에이블되는 경우 메인드라이버(20)도 디스에이블되어 설정된 패드(PT PAD)를 구동하지 않는다.
신호입력회로(RX)는, 설정된 패드(PT PAD)를 통해 인가되는 신호(RX SIG)의 전압레벨을 논리레벨로 전환하여 입력받는다. 즉, 설정된 패드(PT PAD)를 통해 인가되는 신호(RX SIG)가 저입력전압레벨(VIL)보다 낮은 전압레벨을 갖는다면, 이를 로직 '로우'(Low)에 해당하는 접지전압(VSSQ)으로 구동하여 입력(RX SIG)받는다. 반대로, 설정된 패드(PT PAD)를 통해 인가되는 신호(RX SIG)가 고입력전압레벨(VIH)보다 높은 전압레벨을 갖는다면, 이를 로직'하이'(High)에 해당하는 전원전압(VDDQ)으로 구동하여 입력(RX SIG)받는다.
이렇게, 신호입력회로(RX)가 어떤 고입력전압레벨(VIH)과 어떤 저입력전압레벨(VIL)을 기준으로 하는지에 따라 반도체 장치 외부에서 인가되는 신호(RX SIG)의 논리레벨이 결정되는 것을 알 수 있다.
도 2는 반도체 장치의 신호입력회로에서 저입력전압레벨(VIL)과 고입력전압레벨(VIH)을 테스트하는 방식을 설명하기 위해 도시한 도면이다.
도 2를 참조하면, 신호입력회로(RX)가 어떤 고입력전압레벨(VIH)을 갖는지를 측정하기 위한 테스트 방법은, 신호입력회로(RX)로 인가되는 신호(RX SIG)의 전압레벨을 전원전압(VDDQ)레벨부터 일정한 간격으로 전압레벨을 하강시키면서 그 논리레벨을 측정하는 방법이다. 예컨대, 신호입력회로(RX)로 인가되는 신호(RX SIG)의 전압레벨을 전원전압(VDDQ)레벨부터 일정한 간격으로 전압레벨을 하강시키는 과정에서 측정되는 논리레벨이 로직'하이'(High)에서 로직 '로우'(Low)로 변환되는데, 이 시점에서 신호입력회로(RX)로 인가되는 신호(RX SIG)의 전압레벨이 곧 고입력전압레벨(VIH)이 된다.
마찬가지로, 신호입력회로(RX)가 어떤 저입력전압레벨(VIL)을 갖는지를 측정하기 위한 테스트 방법은, 신호입력회로(RX)로 인가되는 신호(RX SIG)의 전압레벨을 접지전압(VSSQ)레벨부터 일정한 간격으로 전압레벨을 상승시키면서 그 논리레벨을 측정하는 방법이다. 예컨대, 신호입력회로(RX)로 인가되는 신호(RX SIG)의 전압레벨을 접지전압(VSSQ)레벨부터 일정한 간격으로 전압레벨을 상승시키는 과정에서 측정되는 논리레벨이 로직 '로우'(Low)에서 로직'하이'(High)로 변환되는데, 이 시점에서 신호입력회로(RX)로 인가되는 신호(RX SIG)의 전압레벨이 곧 저입력전압레벨(VIL)이 된다.
전술한 도 1 및 도 2에 도시된 반도체 장치에서는 설정된 패드(PT PAD)가 외부에서 직접 프로빙(proving)이 가능한 패드이다. 즉, 설정된 패드(PT PAD)가 충분한 크기를 가지고 있어서 테스트를 위해 프로브를 설정된 패드(PT PAD)에 직접적으로 접속시켜 신호를 입/출력하는 것이 가능하다.
하지만, 최근에 개발되는 반도체 장치의 경우 직접적인 프로빙이 불가능한 범프 패드(bump pad)를 사용하여 신호를 입/출력하는 것이 일반적이다. 즉, 범프 패드의 경우 테스트를 위해 프로브를 직접적으로 접속시키는 것이 불가능하다.
도 3은 본 발명의 실시예에 따른 반도체 장치에서 범프 패드에 연결된 신호입력회로에 대해 저입력전압레벨(VIL)과 고입력전압레벨(VIH)을 테스트하는 회로를 도시한 도면이다.
도 3을 참조하면, 본 발명의 실시예에 따른 반도체 장치는, 다수의 범프 패드(DQ0, ..., DQn)와, 다수의 프로브 패드(SDI, SDO, CAn, SEN[2:0], SCK, SSH_n, SCS_n)와, 구동부(300, 310)와, 신호입력회로(330)와, 동작부(320), 및 동작제어부(340)를 구비한다. 여기서, 구동부(300, 310)는, 구동동작부(300), 및 코드생성부(310)를 구비한다. 그리고, 동작부(320)는, 다수의 신호저장부(322)와, 경로선택부(MX2)와, 다수의 신호입력버퍼(RX), 및 다수의 신호출력버퍼(TX)를 포함한다. 또한, 다수의 신호저장부(322) 각각은, 연결선택부(MX1), 및 지연 플립플롭(D-F/F1)을 포함한다.
다수의 범프 패드(DQ0, ..., DQn)는, 웨이퍼 레벨에서 직접적인 프로빙이 불가능한 패드를 의미한다. 즉, 다수의 범프 패드(DQ0, ..., DQn)를 통해 신호를 입/출력되기 위해서는 반도체 장치가 패키지된 이후가 되어야 한다.
다수의 프로브 패드(SDI, SDO, CAn, SEN[2:0], SCK, SSH_n, SCS_n)는, 웨이퍼 레벨에서 직접적인 프로빙이 가능한 패드를 의미한다. 특히, 도면에 도시된 다수의 프로브 패드(SDI, SDO, CAn, SEN[2:0], SCK, SSH_n, SCS_n)는, 반도체 장치의 동작 제어를 위해 필요한 신호들이 입/출력되는 통로가 된다. 간단하게 설명하면, 다수의 프로브 패드(SDI, SDO, CAn, SEN[2:0], SCK, SSH_n, SCS_n) 중 SDI는 바운더리 스캔 테스트 동작시 신호를 직렬로 입력받기 위한 패드이다. SDO는 바운더리 스캔 테스트 동작 또는 레벨판단구간의 동작시 신호를 직렬로 출력하기 위한 패드이다. CAn은 어드레스 신호 또는 커맨드 신호와 같이 반도체 장치의 일반적인 동작을 제어하기 위하 사용되는 신호들을 입/출력받기 위한 n개의 패드들이다. SEN[2:0]은 바운더리 스캔 테스트 동작의 인에이블 여부와 노말 동작의 인에이블 여부 및 레벨판단구간의 진입/탈출 여부를 결정하는 신호들을 입력받기 위한 패드이다. SCK는 바운더리 스캔 테스트 동작 또는 레벨판단구간의 동작클록을 입력받기 위한 패드이다. SSH_n은 바운더리 스캔 테스트 동작 및 레벨판단구간 동작의 여러 가지 모드를 결정하는 신호를 입력받기 위한 패드이다. SCS_n은 두 개 이상의 반도체 장치가 적층되어 있을 경우 각 반도체 장치를 선택하는 신호를 입력받기 위한 패드이다.
이와 같은 여러 가지 프로브 패드(SDI, SDO, CAn, SEN[2:0], SCK, SSH_n, SCS_n)를 통해 입력되는 신호들 중 본 발명의 실시예에 따른 레벨판단구간의 동작에 직접적으로 관련되는 신호들을 동작제어부(340)의 동작과 함께 설명하면 다음과 같다.
동작제어부(340)는, 프로브 패드(SDI, SDO, CAn, SEN[2:0], SCK, SSH_n, SCS_n) 중 SEN[2:0] 패드를 통해 인가되는 신호에 응답하여 노말 동작을 수행할 것인지 아니면 수행하지 않을 것인지를 선택하기 위한 신호(BST_OEB)를 생성한다. 또한, SEN[2:0] 패드를 통해 인가되는 신호에 응답하여 레벨판단구간의 동작을 수행할 것인지 아니면 수행하지 않을 것인지를 선택하기 위한 신호(BST_RxDCTEN)을 생성한다. 또한, SEN[2:0] 패드를 통해 인가되는 신호에 응답하여 바운더리 스캔 테스트의 동작을 수행할 것인지 아니면 수행하지 않을 것인지를 선택하기 위한 신호(미도시)을 생성한다. 또한, SSH_n 패드를 통해 인가되는 신호에 응답하여 병렬입력구간의 동작을 수행할 것인지 아니면 직렬출력구간의 동작을 수행할 것인지를 선택하기 위한 신호(BST_SFTB)를 생성한다. 또한, SCK 패드를 통해 인가되는 신호에 응답하여 동작클록(BST_SCK)을 생성한다.
이때, 본 발명의 실시예에서는 레벨판단구간의 동작을 수행하는 구성이 개시되므로, 레벨판단구간이 수행되는 구간에서는 레벨판단구간 동작의 수행 여부를 판단하는 신호(BST_RxDCTEN)가 활성화된 상태를 유지하고, 노말동작구간의 수행 여부를 판단하는 신호(BST_OEB)는 비활성화상태를 유지한다.
그리고, 본 발명의 실시예에서 개시되는 레벨판단구간의 동작에는 병렬입력구간의 동작과 직렬출력구간의 동작이 포함된다. 따라서, 레벨판단구간 동작의 수행 여부를 판단하는 신호(BST_RxDCTEN)는 활성화된 상태에서 병렬입력구간의 동작과 직렬입력구간의 동작 중 어느 하나의 동작을 선택하기 위한 신호(BST_SFTB)는 선택적으로 그 값이 가변된다. 예컨대, 병렬입력구간의 동작과 직렬입력구간의 동작 중 어느 하나의 동작을 선택하기 위한 신호(BST_SFTB)는 병렬입력구간의 동작에서는 로직 '로우'(Low) 상태를 유지하고 직렬출력구간에서 로직'하이'(High) 상태를 유지하는 식으로 가변된다.
구동부(300, 310)는, 레벨판단구간에서 다수의 범프 패드(DQ0, ..., DQn)에 직접적으로 연결된 다수의 신호라인(SLINE0, ..., SLINEn)을 설정된 전압레벨로 구동하되, 레벨판단구간이 반복될 때마다 예정된 순서대로 설정된 전압레벨을 가변시킨다. 또한, 구동부(300, 310)는, 노말동작구간에서 내부회로(미도시)에서 출력되는 신호(NORMAL MODE TX SIG)에 응답하여 다수의 범프 패드(DQ0, ..., DQn)에 직접적으로 연결된 다수의 신호라인(SLINE0, ..., SLINEn)을 로직'하이'(High) 또는 로직 '로우'(Low)로 구동한다.
구동부(300, 310)의 구성요소 중 코드생성부(310)는, 레벨판단구간이 반복될 때마다 예정된 순서대로 구동제어코드(CNT<9:0>)의 값을 가변시켜 생성한다. 또한, 코드생성부(310)는, 노말동작구간에서 구동제어코드(CNT<9:0>)의 값을 설정된 값으로 고정시켜 생성한다.
구체적으로, 코드생성부(310)는, 파워업 시점에서 구동제어코드(CNT<9:0>)를 최소값으로 설정하고, 파워업 이후 구동제어코드(CNT<9:0>)가 최대값이 될 때까지 레벨판단구간이 반복될 때마다 설정된 간격으로 구동제어코드(CNT<9:0>)의 값을 증가시키는 방식으로 동작할 수 있다. 반대로, 코드생성부(310)는, 파워업 시점에서 구동제어코드(CNT<9:0>)를 최대값으로 설정하고, 파워업 이후 구동제어코드(CNT<9:0>)가 최소값이 될 때까지 레벨판단구간이 반복될 때마다 설정된 간격으로 구동제어코드(CNT<9:0>)의 값을 감소키는 방식으로 동작할 수 있다.
즉, 레벨판단구간에서 신호입력회로(330)의 저입력전압레벨(VIL)을 측정할 때에는 구동제어코드(CNT<9:0>)가 최소값에서 최대값 방향으로 가변하는 형태가 되도록 코드생성부(310)의 동작이 제어된다. 반대로, 레벨판단구간에서 신호입력회로(330)의 고입력전압레벨(VIH)을 측정할 때에는 구동제어코드(CNT<9:0>)가 최대값에서 최소값 방향으로 가변하는 형태가 되도록 코드생성부(310)의 동작이 제어된다. 물론, 레벨판단구간에서 신호입력회로(330)의 저입력전압레벨(VIL)과 고입력전압레벨(VIH)을 모두 측정하는 경우에는 구동제어코드(CNT<9:0>)를 최소값에서 최대값 방향으로 가변한 뒤 이어서 최대값에서 최소값 방향으로 가변하는 형태가 되도록 코드생성부(310)의 동작이 제어된다.
이렇게, 레벨판단구간이 반복될 때마다 구동제어코드(CNT<9:0>)의 가변하는 방식은 전술한 것처럼 어느 한쪽 방향으로 그 값이 감소하거나 증가하는 방식이 일반적이다. 하지만, 이는 어디까지나 하나의 실시예일 뿐이며, 레벨판단구간이 반복될 때마다 구동제어코드(CNT<9:0>)의 가변하는 방식이 본 발명의 범주를 한정하지는 않는다. 예컨대, 레벨판단구간이 반복될 때마다 구동제어코드(CNT<9:0>)의 가변하는 방식에는 특정 값 구간을 반복하여 가변하거나 증가와 감소가 필요에 따라 반복적으로 발생하는 등의 방식이 존재할 수 있을 수 있다.
구동부(300, 310)의 구성요소 중 구동동작부(300)는, 레벨판단구간에서 구동제어코드(CNT<9:0>)에 대응하는 구동력으로 다수의 신호라인(SLINE0, ..., SLINEn)을 각각 구동한다. 이때, 구동제어코드(CNT<9:0>)의 값은 레벨판단구간이 반복될 때마다 가변되므로, 구동동작부(300)도 레벨판단구간이 반복될 때마다 가변되는 구동력으로 다수의 신호라인(SLINE0, ..., SLINEn)을 각각 구동하게 된다. 따라서, 레벨판단구간이 반복될 때마다 다수의 신호라인(SLINE0, ..., SLINEn)의 전압레벨이 가변된다.
그리고, 코드생성부(310)는, 노말동작구간 동작시 구동제어코드(CNT<9:0>)의 값을 설정된 값으로 고정시킴으로써, 구동동작부(300)가 내부회로(미도시)에서 출력되는 신호(NORMAL MODE TX SIG)에 응답하여 다수의 신호라인(SLINE0, ..., SLINEn)을 전원전압(VDDQ)레벨의 로직'하이'(High)로도 구동할 수 있고 접지전압(VSSQ)레벨의 로직 '로우'(Low)로도 구동할 수 있도록 할 것이다.
신호입력회로(330)는, 다수의 신호라인(SLINE0, ..., SLINEn)의 전압레벨을 논리레벨로 전환하여 입력받는다. 즉, 신호입력회로(330)는, 반도체 장치를 생산과정에서 여러 가지 요인에 의해 그 값이 결정될 수 있는 신호입력회로(330) 스스로의 고입력전압레벨(VIH)과 저입력전압레벨(VIL)을 기준으로 다수의 신호라인(SLINE0, ..., SLINEn)의 전압레벨에 대한 논리값을 판단하여 입력받는다. 이때, 구동부(300, 310)의 동작으로 인해 레벨판단구간이 반복될 때마다 다수의 신호라인(SLINE0, ..., SLINEn)의 전압레벨이 가변되므로, 레벨판단구간이 반복되는 과정 중 신호입력회로(330)로 입력되는 다수의 신호라인(SLINE0, ..., SLINEn)의 논리값도 가변될 것이다.
동작부(320)는, 레벨판단구간에서 다수의 신호라인(SLINE0, ..., SLINEn)의 전압레벨을 신호입력회로(330)를 통해 병렬로 입력받아 그 논리값을 래치한 후 SDO 패드를 통해 직렬로 출력한다. 이때, 동작부(320)는 동작제어부(340)에서 출력되는 신호(BST_SFTB, BST_SCK, BST_OEB, BST_RxDCTEN)의 제어를 받아서 레벨판단구간의 동작과 병렬입력구간 및 직렬출력구간이 이루어진다. 즉, 동작제어부(340)는 출력되는 신호(BST_SFTB, BST_SCK, BST_OEB, BST_RxDCTEN)의 활성화여부를 적절히 설정하는 방식을 통해 동작부(320)의 동작을 제어하기 된다. 구체적으로, 레벨판단구간의 동작이 수행될 때, 동작제어부(340)에서 출력되는 레벨판단구간 동작의 수행 여부를 판단하는 신호(BST_RxDCTEN)는 활성화된 상태를 유지하고, 노말동작구간의 수행 여부를 판단하는 신호(BST_OEB)는 비활성화상태를 유지하며, 병렬입력구간의 동작과 직렬입력구간의 동작 중 어느 하나의 동작을 선택하기 위한 신호(BST_SFTB)는 로직 '로우'(Low) 상태와 로직'하이'(High) 상태를 번갈아 가면서 가변한다.
동작부(320)에 포함된 다수의 신호저장부(322)는, 레벨판단구간 중 병렬입력구간에서 신호입력회로(330)의 출력단에 병렬로 연결되어 다수의 신호라인(SLINE0, ..., SLINEn)의 논리값을 래치한다. 또한, 다수의 신호저장부(322)는 레벨판단구간 중 직렬출력구간에서 서로간에 직렬로 연결되어 내부에 래치된 논리값을 SDO 패드를 통해 출력한다.
다수의 신호저장부(322) 각각에 포함된 연결선택부(MX1)는, 레벨판단구간 중 병렬입력구간에서 해당 신호저장부(322)의 입력단을 신호입력회로(330)에 연결시킨다. 따라서, 병렬입력구간에서는 신호입력회로(330)를 통해 입력되는 논리값이 해당 신호저장부(322)에 저장될 수 있다. 또한, 연결선택부(MX1)는, 레벨판단구간 중 직렬출력구간에서 이전 신호저장부(322)의 출력단과 해당 신호저장부(322)의 입력단을 연결시킨다. 따라서, 직렬출력구간에서는 이전 신호저장부(322)에 저장되어 있던 논리값이 해당 신호저장부(322)로 이동하여 저장될 수 있다.
다수의 신호저장부(322) 각각에 포함된 딜레이 플립플롭(D-F/F1)은, 동작클록(BST_SCK)의 설정된 에지마다 연결선택부(MX1)의 출력신호를 입력받아 출력한다.
구체적으로, 병렬입력구간에서는 동작클록(BST_SCK)의 토글링하는 것을 기준으로 신호입력회로(330)를 통해 입력되는 논리값이 딜레이 플립플롭(D-F/F1)을 통해 지연 출력된다. 이때, 병렬입력구간에서 동작클록(BST_SCK)이 한 번만 토글링 되도록 제어되므로, 병렬입력구간에서는 신호입력회로(330)를 통해 입력되는 논리값이 마치 딜레이 플립플롭(D-F/F1)에 저장되어 있는 것과 같은 형태가 된다.
그리고, 직렬출력구간에서는 동작클록(BST_SCK)이 토글링하는 것을 기준으로 이전 딜레이 플립플롭(D-F/F1)에서 출력되는 논리값이 해당 딜레이 플립플롭(D-F/F1)을 통해 지연 출력된다. 이때, 직렬출력구간에서는 동작클록(BST_SCK)이 다수의 신호저장부(322)의 개수에 대응하는 횟수만큼 토글링하도록 제어되므로, 직렬출력구간에서는 병렬입력구간 동작시 다수의 신호저장부(322) 포함된 모든 딜레이 플립플롭(D-F/F1)에 저장된 논리값이 순서대로 SDO 패드를 통해 출력되는 형태가 된다.
동작부(320)에 포함된 다수의 신호입력버퍼(RX)와 신호입력회로(330)를 살펴보면, 서로 완전히 같은 회로처럼 보인다. 하지만, 배치된 위치가 서로 다름으로 인해 서로 다른 회로로 구분된다. 즉, 다수의 신호입력버퍼(RX)는 프로브 패드(SDI, SDO, CAn)를 통해 인가되는 신호를 입력받기 위한 구성요소로서 웨이퍼 레벨에서 프로빙을 통해 그 고입력전압레벨(VIH)과 저입력전압레벨(VIL)을 측정하는 것이 가능하다. 반면, 신호입력회로(330)는, 범프 패드(DQ0, ..., DQn)를 통해 인가되는 신호를 입력받기 위한 구성요소로서 웨이퍼 레벨에서 프로빙을 통해 그 고입력전압레벨(VIH)과 저입력전압레벨(VIL)을 측정하는 것이 불가능하다.
마찬가지로, 동작부(320)에 포함된 다수의 신호출력버퍼(TX)와 구동동작부(300)를 살펴보면, 서로 유사한 회로처럼 보인다. 하지만, 구동동작부(300)에 구동제어코드(CNT<9:0>)가 인가되고 다수의 신호출력버퍼(TX)에 아무런 신호도 입력되지 않는다는 차이점에서 알 수 있듯이 서로 다른 회로이다.
동작부(320)에 포함된 경로선택부(MX2)는, 노말동작구간에서 내부회로(미도시)와 구동동작부(300)를 연결시킨다. 이를 통해. 노말동작구간에서 내부회로(미도시)에서 출력되는 신호(NORMAL MODE TX SIG)가 구동부(300, 310)를 통해 다수의 신호라인(SLINE0, ..., SLINEn)에 구동된 뒤 다수의 범프 패드(DQ0, ..., DQn)를 통해 출력될 수 있도록 한다. 또한, 경로선택부(MX2)는, 바운더리 스캔 테스트 동작이나 레벨판단구간의 동작에서 내부회로(미도시)와 구동동작부(300)가 연결되는 것을 막는다.
참고로, 바운더리 스캔 테스트 동작은 반도체 장치가 패키지된 상태에서 다수의 범프 패드(DQ0, ..., DQn)가 정상적으로 형성되어 있는지를 테스트하기 위한 동작으로서, SDI 패드를 통해 직렬로 신호를 입력받아 다수의 범프 패드(DQ0, ..., DQn)를 통해 병렬로 신호를 출력하는 동작이나 다수의 범프 패드(DQ0, ..., DQn)를 통해 병렬로 신호를 입력받아 SDO 패드를 통해 직렬로 신호를 출력하는 동작 등이 포함될 수 있다. 본 발명의 실시예에서 개시되는 레벨판단구간의 동작은 내부 구동 전압의 논리값을 병렬로 입력받아 SDO 패드를 통해 직렬로 출력한다는 점에서 바운더리 스캔 테스트 동작과 일부 유사한 면이 존재한다. 하지만, 본 발명의 실시예에서 개시되는 레벨판단구간의 동작에서는 다수의 범프 패드(DQ0, ..., DQn)를 통해 직접적으로 신호가 입/출력되지 않는다는 점에서 실질적으로는 완전히 다르다고 볼 수 있다.
도 4는 도 3에 도시된 구동동작부를 상세히 도시한 도면이다.
도 4를 참조하면, 구동동작부(300)는, 제1 구동동작부(302), 및 제2 구동동작부(304)를 구비한다. 또한, 구동동작부(300)는, 레벨판단구간 동작부(306)를 더 구비한다.
제1 구동동작부(302)는, 레벨판단구간에서 구동제어코드(CNT<9:0>) 중 '0'의 개수에 정비례 및 '1'의 개수에 반비례하는 구동력으로 다수의 신호라인(SLINE0, ..., SLINEn) 각각을 제1 전압레벨로 구동한다.
제2 구동동작부(304)는, 레벨판단구간에서 구동제어코드(CNT<9:0>) 중 '1'의 개수에 정비례 및 '0'의 개수에 반비례하는 구동력으로 다수의 신호라인(SLINE0, ..., SLINEn) 각각을 제2 전압레벨로 구동한다.
이때, 도면에 도시된 것과 같이 제1 전압레벨이 전원전압(VDDQ)레벨일 경우 제2 전압레벨은 접지전압(VSSQ)레벨이다. 이와 같은 경우 제1 구동동작부(302)는 전원전압(VDDQ)레벨로 풀 업 구동동작을 수행하고, 제2 구동동작부(304)는 접지전압(VSSQ)레벨로 풀 다운 구동동작을 수행한다.
반대로, 도면에 도시된 것과 달리 제1 전압레벨이 접지전압(VSSQ)레벨일 경우 제2 전압레벨은 전원전압(VDDQ)레벨이다. 이와 같은 경우 제1 구동동작부(302)는 접지전압(VSSQ)레벨로 풀 다운 구동동작을 수행하고, 제2 구동동작부(304)는 전원전압(VDDQ)레벨로 풀 업 구동동작을 수행한다.
이렇게, 제1 구동동작부(302)와 제2 구동동작부(304)는 다수의 신호라인(SLINE0, ..., SLINEn)을 기준으로 서로 반대의 구동동작을 동시에 수행한다. 또한, 구동제어코드(CNT<9:0>)에서 '0'값이 증가하면 '1'값은 감소하므로 제1 구동동작부(302)의 구동력이 증가하면 제2 구동동작부(304)의 구동력은 감소한다. 반대로, 구동제어코드(CNT<9:0>)에서 '0'값이 감소하면 '1'값은 증가하므로 제1 구동동작부(302)의 구동력이 감소하면 제2 구동동작부(304)의 구동력은 증가한다. 따라서, 다수의 신호라인(SLINE0, ..., SLINEn)은 구동제어코드(CNT<9:0>)의 값에 따라 전원전압(VDDQ)레벨과 접지전압(VSSQ)레벨 사이에서 특정한 전압레벨을 갖게 된다.
레벨판단구간 동작부(306)는, 레벨판단구간에서 구동동작부(300)의 입력단을 설정된 전압레벨로 고정시킨다. 이를 통해, 레벨판단구간에서 구동동작부(300)가 다른 구성요소들과 완전히 분리되어 오직 구동제어코드(CNT<9:0>)에 대응하는 구동력으로 다수의 신호라인(SLINE0, ..., SLINEn) 각각을 구동할 수 있도록 한다.
즉, 도면에서와 같이 제1 구동동작부(302)가 전원전압(VDDQ)레벨로 풀 업 동작을 수행하는 경우, 레벨판단구간 동작부(306)는 내부회로(미도시)의 출력신호(NORMAL MODE TX SIG)가 입력되는 경로인 제1 구동동작부(302)의 입력단, 즉, 제1 구동동작부(302)에 포함된 낸드게이트(ND)의 한쪽 입력단을 전원전압(VDDQ)레벨로 고정시킴으로써, 제1 구동동작부(302)에 포함된 낸드게이트(ND)의 다른쪽 입력단으로 인가되는 구동제어코드(CNT<9:0>)가 제1 구동동작부(302)의 풀 업 구동력을 결정하도록 동작한다.
마찬가지로, 도면에서와 같이 제2 구동동작부(304)가 접지전압(VSSQ)레벨로 풀 다운 동작을 수행하는 경우, 레벨판단구간 동작부(306)는 내부회로(미도시)의 출력신호(NORMAL MODE TX SIG)가 입력되는 경로인 제2 구동동작부(304)의 입력단, 즉, 제2 구동동작부(304)에 포함된 노아게이트(NR)의 한쪽 입력단을 접지전압(VSSQ)레벨로 고정시킴으로써, 제2 구동동작부(304)에 포함된 노아게이트(NR)의 다른쪽 입력단으로 인가되는 구동제어코드(CNT<9:0>)가 제2 구동동작부(304)의 풀 다운 구동력을 결정하도록 동작한다.
도 5는 도 3에 도시된 코드생성부를 상세히 도시한 도면이다.
도 5를 참조하면, 코드생성부(310)는, 카운터(312), 및 코드출력부(314)를 구비한다.
코드생성부(310)는, 파워업 신호(PWRUP)가 토글링하는 것에 응답하여 구동제어코드(CNT<9:0>)를 초기값으로 설정한다. 파워업 신호(PWRUP)에 응답하여 초기화된 이후 레벨판단구간에 진입한 상태에서 병렬입력구간을 수행할 때 동작클록(BST_SCK)이 토글링하는 것에 응답하여 구동제어코드(CNT<9:0>)를 설정된 순서대로 가변시킨다. 이때, 레벨판단구간에 진입한 상태에서 이루어지는 병렬입력구간은 다수의 신호라인(SLINE0, ..., SLINEn)의 전압레벨이 신호입력회로(330)를 통해 동시에 입력이 이루어져 병렬로 그 논리값이 판단되는 형태이므로, 병렬입력구간에 대응하는 동작클록(BST_SCK)의 토글링은 한 번만 발생한다. 따라서, 레벨판단구간이 한 번 수행될 때마다 구동제어코드(CNT<9:0>)의 값은 한 번씩만 가변한다. 예컨대, 레벨판단구간이 반복적으로 10번 수행된다고 가정하면, 구동제어코드(CNT<9:0>)의 값도 단계적으로 10번 가변된다.
그리고, 코드생성부(310)는, 레벨판단구간에 진입한 상태에서 직렬출력구간을 수행할 때에는 동작클록(BST_SCK)의 토글링과 상관없이 구동제어코드(CNT<9:0>)를 가변시키지 않는다. 즉, 직렬출력구간 이전에 수행된 병렬입력구간에서 가변된 구동제어코드(CNT<9:0>)의 값을 그대로 유지한다.
또한, 코드생성부(310)는, 레벨판단구간이 아닌 노말동작구간에서는 구동제어코드(CNT<9:0>)를 설정된 값으로 고정시킨다.
코드생성부(310)의 구성요소 중 카운터(312)는, 파워업 신호(PWRUP)가 토글링하는 것에 응답하여 프리구동제어코드(PCNT<9:0>)의 값을 초기화시킨다. 또한, 카운터(312)는, 레벨판단구간 진입여부를 결정하기 위한 신호(BST_RxDCTEN)가 활성화된 상태가 되어 레벨판단구간에 진입한 상태에서 병렬입력구간과 직렬출력구간을 선택하기 위한 신호(BST_SFTB)가 로직'하이'(High)가 되어 병렬입력구간을 수행할 때 동작클록(BST_SCK)의 하강에지에서 프리구동제어코드(PCNT<9:0>)의 값을 가변시킨다. 이때, 프리구동제어코드(PCNT<9:0>)의 초기 값이 최대값일 경우 그 값을 감소시키는 방향으로 카운팅 동작이 발생할 것이다. 반대로, 프리구동제어코드(PCNT<9:0>)의 초기 값이 최소값일 경우 그 값을 증가시키는 방향으로 카운팅 동작이 발생할 것이다. 물론, 도면에 직접적으로 도시되지 않았지만 별도의 제어회로를 통해 카운터(312)의 카운팅 동작을 직접 제어하는 것도 가능하다. 즉, 현재 프리구동제어코드(PCNT<9:0>)의 값에 상관없이 그 값을 증가시키거나 감소시키는 동작 또는 반복적으로 특정 값 구간을 증가/감소하는 동작 등이 직접적으로 제어되는 것도 얼마든지 가능하다.
코드생성부(310)의 구성요소 중 코드출력부(314)는, 노말동작구간의 수행 여부를 판단하는 신호(BST_OEB)가 비활성화되어 노말동작을 수행하지 않을 때, 프리구동제어코드(PCNT<9:0>)의 값을 그대로 구동제어코드(CNT<9:0>)의 값으로서 출력한다. 하지만, 노말동작구간의 수행 여부를 판단하는 신호(BST_OEB)가 활성화되어 노말동작을 수행할 대, 프리구동제어코드(PCNT<9:0>)의 값과 상관없이 구동제어코드(CNT<9:0>)의 값을 설정된 값으로 고정시켜 출력한다.
도 6 및 도 7은 도 3 및 도 4에 도시된 구동동작부의 동작을 설명하기 위해 도시한 도면이다.
도 6 및 도 7을 참조하면, 구동동작부(300)는, 구동제어코드(CNT<9:0>) 중 '0'의 개수에 정비례하고 '1'의 개수의 반비례하는 구동력으로 다수의 신호라인(SLINE0, ..., SLINEn)을 전원전압(VDDQ)레벨로 풀 업 구동하는 것을 알 수 있다. 반대로, 구동제어코드(CNT<9:0>) 중 '1'의 개수에 정비례하고 '0'의 개수에 반비례하는 구동력으로 다수의 신호라인(SLINE0, ..., SLINEn)을 접지전압(VSSQ)레벨로 풀 다운 구동하는 것을 알 수 있다.
이때, 다수의 신호라인(SLINE0, ..., SLINEn)을 전원전압(VDDQ)으로 풀 업 구동하는 동작과 접지전압(VSSQ)으로 풀 다운 구동하는 동작이 동시에 발생한다. 또한, 구동제어코드(CNT<9:0>) 중 '0'의 개수가 늘어나면 '1'의 개수가 줄어들고, '1'의 개수가 늘어나면 '0'의 개수가 늘어난다.
따라서, 다수의 신호라인(SLINE0, ..., SLINEn) 각각의 전압레벨은 구동제어코드(CNT<9:0>)의 값에 따라 전원전압(VDDQ)레벨과 접지전압(VSSQ)레벨 사이에서 단계적으로 가변될 수 있는 것을 알 수 있다.
즉, 도면에 도시된 것처럼 구동제어코드(CNT<9:0>)가 10비트로 이루어진 코드일 경우 전원전압(VDDQ)레벨과 접지전압(VSSQ)레벨을 10단계로 분리하여 구동제어코드(CNT<9:0>)의 값에 따라 가변될 수 있는 것을 알 수 있다.
그리고, 도면에서는 다수의 신호라인(SLINE0, ..., SLINEn) 각각의 전압레벨이 일정한 간격을 기준으로 단계적으로 가변하는 도면에 도시되어 있는데, 이는 어디까지나 하나의 실시예일 뿐이다. 즉, 다수의 신호라인(SLINE0, ..., SLINEn) 각각의 전압레벨이 가변 레벨 간격은 도면에서처럼 선형적으로 균일하게 설정될 수도 있지만, 도면에서와 다르게 비선형적으로 랜덤하게 설정될 수도 있다. 예컨대, 다수의 신호라인(SLINE0, ..., SLINEn) 각각의 전압레벨이 특정 전압레벨 구간에서는 상대적으로 촘촘한 간격을 기준으로 단계적으로 가변하는 방식으로 동작하고 특정 전압레벨 구간을 벗어난 구간에서는 상대적으로 느슨한 간격을 기준으로 단계적으로 가변하는 방식으로 동작하는 것도 본 발명의 범주에 포함될 수 있다.
도 8은 도 3에 도시된 본 발명의 실시예에 따른 반도체 장치에서 범프 패드에 연결된 신호입력회로에 대해 저입력전압레벨(VIL)과 고입력전압레벨(VIH)을 테스트하는 회로의 동작을 설명하기 위해 도시한 도면이다.
도 8을 참조하면, 본 발명의 실시예에 따른 반도체 장치에서 범프 패드에 연결된 신호입력회로에 대해 저입력전압레벨(VIL)과 고입력전압레벨(VIH)을 테스트하는 회로는 레벨판단구간을 여러 번 반복하여 수행하는 것을 알 수 있다. 예컨대, 레벨판단구간이 반복되는 횟수는 구동제어코드(CNT<9:0>)의 가변 가능한 횟수를 기준으로 설계자에 의해 결정될 수 있는 부분이다.
구체적으로, 파워업 신호(PWRUP)가 토글링하는 것에 응답하여 구동제어코드(CNT<9:0>)의 값이 초기값으로 설정된다.
이후, 레벨판단구간의 수행 여부를 판단하는 신호(BST_RxDCTEN)가 로직'하이'(High)로 활성화되면서 레벨판단구간 동작이 시작된다. 이때, 레벨판단구간의 동작에서는 리드 커맨드(미도시)에 응답하여 신호를 출력하는 동작이 발생하지 않으므로, 레벨판단구간의 수행 여부를 판단하는 신호(BST_RxDCTEN)가 로직'하이'(High)로 활성화되는 구간에서는 리드 동작이 발생하지 않는 구간을 나타내는 신호(OUTOFF)도 로직 '로우'(Low)로 활성화된다.
한 번의 레벨판단구간은 병렬입력구간과 직렬출력구간으로 나누어진다. 예컨대, 한 번의 레벨판단구간에서 병렬입력구간의 동작과 직렬입력구간의 동작 중 어느 하나의 동작을 선택하기 위한 신호(BST_SFTB)가 로직'하이'(High)로 활성화되는 구간은 병렬입력구간이 된다. 반대로, 한 번의 레벨판단구간에서 병렬입력구간의 동작과 직렬입력구간의 동작 중 어느 하나의 동작을 선택하기 위한 신호(BST_SFTB)가 로직 '로우'(Low)로 비활성화되는 구간은 직렬출력구간이 된다. 따라서, 레벨판단구간이 여러 번 반복된다는 것은 병렬입력구간의 동작과 직렬입력구간의 동작 중 어느 하나의 동작을 선택하기 위한 신호(BST_SFTB)가 활성화 상태와 비활성화 상태가 각각 여러 번 반복된다는 것을 의미한다.
즉, 첫 번째 레벨판단구간에 진입하게 되면, 병렬입력구간의 동작과 직렬입력구간의 동작 중 어느 하나의 동작을 선택하기 위한 신호(BST_SFTB)가 활성화되면서 병렬입력구간이 수행되고, 비활성화되면서 직렬출력구간이 수행된다. 이어서, 두 번째 레벨판단구간에 진입하게 되면, 병렬입력구간의 동작과 직렬입력구간의 동작 중 어느 하나의 동작을 선택하기 위한 신호(BST_SFTB)가 다시 활성화되면서 병렬입력구간이 수행되고, 다시 비활성화되면서 직렬출력구간이 수행된다. 이와 같은 방식으로 레벨판단구간이 여러 번 반복될 때, 병렬입력구간의 동작과 직렬입력구간의 동작 중 어느 하나의 동작을 선택하기 위한 신호(BST_SFTB)의 활성화 상태와 비활성화 상태도 여러 번 반복되면서 병렬입력구간과 직렬출력구간도 여러 번 반복된다.
구체적으로, 병렬입력구간에 진입하게 되면, 구동제어코드(CNT<9:0>)의 값에 대응하는 구동력으로 다수의 신호라인(SLINE0, ..., SLINEn)을 구동한다. 그 결과 다수의 신호라인(SLINE0, ..., SLINEn)이 전원전압(VDDQ)레벨과 접지전압(VSSQ)레벨 사이의 특정 전압레벨로 구동된다. 이렇게, 특정 전압레벨로 구동된 다수의 신호라인(SLINE0, ..., SLINEn)은 신호입력회로(330)를 통해 논리값으로 변환된다. 또한, 신호입력회로(330)를 통해 입력된 다수의 신호라인(SLINE0, ..., SLINEn)의 논리값은 동작클록(BST_SCK) 토글링의 상승에지에서 다수의 신호저장부(322)에 병렬로 저장된다. 이후, 동작클록(BST_SCK) 토글링의 하강에지에서 구동제어코드(CNT<9:0>)의 값이 가변되면서 병렬입력구간 동작에서 탈출한다. 이때, 동작클록(BST_SCK) 토글링의 하강에지에서 가변된 구동제어코드(CNT<9:0>)의 값은 이후 다시 병렬입력구간에 진입하게 될 때 다수의 신호라인(SLINE0, ..., SLINEn)을 구동하기 위해 사용된다.
이어서, 직렬출력구간에 진입하게 되면, 다수의 신호저장부(322)가 서로 간에 직렬로 연결된다. 즉, 병렬입력구간에서는 다수의 신호저장부(322)가 신호입력회로(330)에 병렬로 연결되지만, 직렬출력구간에서는 다수의 신호저장부(322)가 신호입력회로(330)에 연결되지 않는다. 대신 직렬출력구간에서는 다수의 신호저장부(322)가 서로 간에 직렬로 연결된다. 이렇게, 서로 간에 직렬로 연결된 다수의 신호저장부(322)는 이전 병렬입력구간에서 입력되어 저장된 다수의 신호라인(SLINE0, ..., SLINEn)의 논리값이 동작클록(BST_SCK)이 토글링할 때마다 순차적으로 SDO 패드를 통해 출력되게 된다. 이때, 다수의 신호저장부(322)의 개수는 다수의 신호라인(SLINE0, ..., SLINEn)의 개수에 대응하며, 다수의 신호저장부(322)에 저장된 모든 논리 값이 직렬로 출력되어야 하므로, 동작클록(BST_SCK)이 다수의 신호라인(SLINE0, ..., SLINEn)의 개수만큼 토글링한다. 즉, 동작클록(BST_SCK)이 한 번 토글링할 때마다 다수의 신호저장부(322)에 저장된 논리 값이 직렬로 이동하면서 순차적으로 SDO 패드를 통해 출력되므로, 동작클록(BST_SCK)이 다수의 신호라인(SLINE0, ..., SLINEn)의 개수만큼 토글링하면서 다수의 신호저장부(322)에 저장된 모든 논리 값이 순차적으로 출력될 수 있다.
전술한 직렬출력구간의 동작이 수행되어 다수의 신호저장부(322)에 저장된 모든 논리 값이 반도체 장치 외부로 출력되면, 직렬출력구간의 동작에서 탈출한다.
이후, 레벨판단구간이 얼마만큼 반복되었는지에 따라 또다시 병렬입력구간의 동작이 수행될지 아니면 그대로 레벨판단구간의 모든 동작이 종료될지를 판단하게 된다.
예를 들어 정리하면, 도 5 및 도 6에 도시된 것처럼 구동제어코드(CNT<9:0>)가 10단계에 거쳐서 가변할 때, 레벨판단구간도 10번 반복하여 수행된다. 이때, 첫 번째 레벨판단구간에서 구동제어코드(CNT<9:0>)가 최소값으로 설정되면, 다수의 신호라인(SLINE0, ..., SLINEn) 각각이 접지전압(VSSQ)레벨로 구동된다. 이어서, 두 번째 레벨판단구간에서 구동제어코드(CNT<9:0>)가 1/10만큼 증가한 상태가 되므로, 다수의 신호라인(SLINE0, ..., SLINEn) 각각이 1/10 * 전원전압(VDDQ)레벨로 구동된다. 이어서, 세 번째 레벨판단구간에서 구동제어코드(CNT<9:0>)가 2/10만큼 증가한 상태가 되므로, 다수의 신호라인(SLINE0, ..., SLINEn) 각각이 2/10 * 전원전압(VDDQ)레벨로 구동된다. 이와 같은 방식으로 열 번째 레벨판단구간에서는 구동제어코드(CNT<9:0>)가 최대값이 되므로, 다수의 신호라인(SLINE0, ..., SLINEn) 각각이 전원전압(VDDQ)레벨로 구동된다. 이렇게, 다수의 신호라인(SLINE0, ..., SLINEn)의 전압레벨이 접지전압(VSSQ)레벨부터 전원전압(VDDQ)레벨까지 10단계로 가변되는 과정마다 신호입력회로(330)를 통해 논리 값을 판단하게 되면, 다수의 신호라인(SLINE0, ..., SLINEn) 각각에 대해 10개의 논리 값이 판단될 수 있다. 다수의 신호라인(SLINE0, ..., SLINEn)각각에 대해 판단된 10개의 논리 값 중 로직 '로우'(Low)에서 로직'하이'(High)로 천이하는 시점에서의 구동제어코드(CNT<9:0>) 값에 대응하는 다수의 신호라인(SLINE0, ..., SLINEn) 각각의 전압레벨이 곧 신호입력회로(330)의 저입력전압레벨(VIL)이 될 것이다. 이때, 다수의 신호라인(SLINE0, ..., SLINEn) 각각마다 신호입력회로(330)가 독립적으로 대응되므로, 다수의 신호라인(SLINE0, ..., SLINEn) 각각에 대응하는 신호입력회로(330)의 저입력전압레벨(VIL)도 각각 다르게 판단될 수 있다.
마찬가지로, 도 5 및 도 6에 도시된 것처럼 구동제어코드(CNT<9:0>)가 10단계에 거쳐서 가변할 때, 레벨판단구간도 10번 반복하여 수행된다. 이때, 첫 번째 레벨판단구간에서 구동제어코드(CNT<9:0>)가 최대값으로 설정되면, 다수의 신호라인(SLINE0, ..., SLINEn) 각각이 전원전압(VDDQ)레벨로 구동된다. 이어서, 두 번째 레벨판단구간에서 구동제어코드(CNT<9:0>)가 1/10만큼 감소한 상태가 되므로, 다수의 신호라인(SLINE0, ..., SLINEn) 각각이 9/10 * 전원전압(VDDQ)레벨로 구동된다. 이어서, 세 번째 레벨판단구간에서 구동제어코드(CNT<9:0>)가 2/10만큼 감소한 상태가 되므로, 다수의 신호라인(SLINE0, ..., SLINEn) 각각이 8/10 * 전원전압(VDDQ)레벨로 구동된다. 이와 같은 방식으로 열 번째 레벨판단구간에서는 구동제어코드(CNT<9:0>)가 최소값이 되므로, 다수의 신호라인(SLINE0, ..., SLINEn) 각각이 접지전압(VSSQ)레벨로 구동된다. 이렇게, 다수의 신호라인(SLINE0, ..., SLINEn)의 전압레벨이 전원전압(VDDQ)레벨부터 접지전압(VSSQ)레벨까지 10단계로 가변되는 과정마다 신호입력회로(330)를 통해 논리 값을 판단하게 되면, 다수의 신호라인(SLINE0, ..., SLINEn) 각각에 대해 10개의 논리 값이 판단될 수 있다. 다수의 신호라인(SLINE0, ..., SLINEn)각각에 대해 판단된 10개의 논리 값 중 로직'하이'(High)에서 로직 '로우'(Low)로 천이하는 시점에서의 구동제어코드(CNT<9:0>) 값에 대응하는 다수의 신호라인(SLINE0, ..., SLINEn) 각각의 전압레벨이 곧 신호입력회로(330)의 고입력전압레벨(VIH)이 될 것이다. 이때, 다수의 신호라인(SLINE0, ..., SLINEn) 각각마다 신호입력회로(330)가 독립적으로 대응되므로, 다수의 신호라인(SLINE0, ..., SLINEn) 각각에 대응하는 신호입력회로(330)의 고입력전압레벨(VIH)도 각각 다르게 판단될 수 있다.
참고로, 레벨판단구간이 10번 반복되면서 각각의 레벨판단구간마다 SDO 패드를 통해 출력된 다수의 신호라인(SLINE0, ..., SLINEn) 각각에 대한 논리 값이 10개씩 생성되어 SDO 패드를 통해 각각 출력될 것이다. 즉, SDO 패드를 통해 출력된 논리값의 총 개수는 '다수의 신호라인(SLINE0, ..., SLINEn)의 개수 * 10'이 될 것이다. 이를 반도체 장치 외부의 별도저장회로에 다수의 신호라인(SLINE0, ..., SLINEn) 별로 10개씩 저장한 후 그 값을 종합적으로 판단하여 다수의 신호라인(SLINE0, ..., SLINEn) 각각에 대한 저입력전압레벨(VIL) 값 또는 고입력전압레벨(VIH) 값 판단이 이루어지게 된다.
도 9은 본 발명의 실시예에 따른 반도체 시스템을 도시한 도면이다.
도 9를 참조하면, 본 발명의 실시예에 따른 반도체 시스템은, 반도체 컨트롤러(900)와, 반도체 장치(910)를 포함한다.
구체적으로, 도 3에 도시된 반도체 장치에서 범프 패드에 연결된 신호입력회로에 대해 저입력전압레벨(VIL)과 고입력전압레벨(VIH)을 테스트하는 회로(902, 912)가 반도체 컨트롤러(900)에도 포함되고, 반도체 장치(910)에도 포함된다.
따라서, 반도체 컨트롤러(900)는, 레벨판단구간의 진입/탈출 동작을 통해 내부에 포함된 범프 패드(DQ0, ..., DQn)에 연결된 신호입력회로에 대해 저입력전압레벨(VIL)과 고입력전압레벨(VIH)을 테스트하는 것이 가능하다.
마찬가지로, 반도체 장치(910)는, 레벨판단구간의 진입/탈출 동작을 통해 내부에 포함된 범프 패드(DQ0, ..., DQn)에 연결된 신호입력회로에 대해 저입력전압레벨(VIL)과 고입력전압레벨(VIH)을 테스트하는 것이 가능하다.
그리고, 반도체 컨트롤러(900)에서 레벨판단구간의 진입/탈출 동작을 위해 그 값이 설정되어야 하는 제어신호, 예컨대, 레벨판단구간의 동작을 수행할 것인지 아니면 수행하지 않을 것인지를 선택하기 위한 신호(BST_RxDCTEN) 등을 반도체 장치(910)로부터 입력받을 수 있다. 즉, 반도체 컨트롤러(900)의 레벨판단구간 동작을 외부의 테스트 장치가 아닌 반도체 장치(910)에서 제어하는 것이 가능하다.
마찬가지로, 반도체 장치(910)에서 레벨판단구간의 진입/탈출 동작을 위해 그 값이 설정되어야 하는 제어신호, 예컨대, 레벨판단구간의 동작을 수행할 것인지 아니면 수행하지 않을 것인지를 선택하기 위한 신호(BST_RxDCTEN) 등을 반도체 컨트롤러(900)로부터 입력받을 수 있다. 즉, 반도체 장치(910)의 레벨판단구간 동작을 외부의 테스트 장치가 아닌 반도체 컨트롤러(900)에서 제어하는 것이 가능하다.
전술한 도 9와 같은 구성을 반도체 시스템에 적용하면, 패키지 완료되어 테스트 장비의 직접적인 접속이 제한된 반도체 시스템에서도 반도체 장치(910)의 레벨판단구간 동작과 반도체 컨트롤러(900)의 레벨판단구간 동작을 독립적으로 테스트하는 것이 가능하다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 외부에서 직접적으로 프로빙(proving)하는 것이 불가능한 범프 패드를 사용하여 신호를 입/출력하는 반도체 장치의 경우에도 바운더리 스캔 테스트(boundary scan test : BST)의 동작을 응용하여 내부에서 생성되는 가변 전압레벨로 범프 패드와 연결된 신호입력회로의 상태를 테스트할 수 있다.
이로 인해, 범프 패드를 통해 직접적인 신호의 입/출력이 이루어지지 않는 상태에서도 범프 패드와 연결된 신호입력회로의 상태를 테스트할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
DQ0, ..., DQn : 다수의 범프 패드
SDI, SDO, CAn, SEN[2:0], SCK, SSH_n, SCS_n : 다수의 프로브 패드
300, 310 : 구동부 330 : 신호입력회로
320 : 동작부 340 : 동작제어부
300 : 구동동작부 310 : 코드생성부
322 : 다수의 신호저장부 MX2 : 경로선택부
RX : 다수의 신호입력버퍼 TX : 다수의 신호출력버퍼
MX1 : 연결선택부 D-F/F1 : 지연 플립플롭
302 : 제1 구동동작부 304 : 제2 구동동작부
306 : 레벨판단구간 동작부 312 : 카운터
314 : 코드출력부

Claims (20)

  1. 레벨판단구간에서 다수의 범프 패드에 직접적으로 연결된 다수의 신호라인을 설정된 전압레벨로 구동하되, 상기 레벨판단구간이 반복될 때마다 예정된 순서대로 상기 설정된 전압레벨을 가변시키는 구동부; 및
    상기 레벨판단구간에서 상기 다수의 신호라인의 전압레벨을 신호입력회로를 통해 병렬로 입력받아 그 논리값을 래치한 후 설정된 프로브 패드를 통해 직렬로 출력하기 위한 동작부를 구비하며,
    상기 구동부는,
    파워업 시점에서 구동제어코드의 초기값을 설정하고, 상기 파워업 이후 상기 레벨판단구간이 반복될 때마다 예정된 순서대로 상기 구동제어코드의 값을 가변시켜 생성하는 코드 생성부; 및
    상기 레벨판단구간에서 상기 구동제어코드의 값에 대응하는 구동력으로 상기 다수의 신호라인을 각각 구동하는 구동동작부를 구비하는 반도체 장치.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 코드 생성부는,
    상기 파워업 시점에서 상기 구동제어코드를 최소값으로 설정하고,
    상기 파워업 이후 최대값이 될 때까지 상기 레벨판단구간이 반복될 때마다 설정된 간격으로 상기 구동제어코드의 값을 증가시키는 것을 특징으로 하는 반도체 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 코드 생성부는,
    상기 파워업 시점에서 상기 구동제어코드를 최대값으로 설정하고,
    상기 파워업 이후 최소값이 될 때까지 상기 레벨판단구간이 반복될 때마다 설정된 간격으로 상기 구동제어코드의 값을 감소시키는 것을 특징으로 하는 반도체 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 구동동작부는,
    상기 레벨판단구간에서 상기 구동제어코드 중 '0'의 개수에 정비례 및 '1'의 개수에 반비례하는 구동력으로 상기 다수의 신호라인 각각을 제1 전압레벨로 구동하기 위한 제1 구동동작부; 및
    상기 레벨판단구간에서 상기 구동제어코드 중 '1'의 개수에 정비례 및 '0'의 개수에 반비례하는 구동력으로 상기 다수의 신호라인 각각을 제2 전압레벨로 구동하기 위한 제2 구동동작부를 구비하는 반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 제1 전압레벨은 전원전압레벨이고,
    상기 제2 전압레벨은 접지전압레벨인 것을 특징으로 하는 반도체 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 제1 전압레벨은 접지전압레벨이고,
    상기 제2 전압레벨은 전원전압레벨인 것을 특징으로 하는 반도체 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 동작부는,
    상기 레벨판단구간 중 병렬입력구간에서 상기 신호입력회로에 병렬로 연결되어 상기 다수의 신호라인의 논리값을 병렬로 래치하고, 상기 레벨판단구간 중 직렬출력구간에서 서로간에 직렬로 연결되어 내부에 래치된 논리 값을 상기 설정된 프로브 패드를 통해 순차적으로 출력하는 다수의 신호저장부를 포함하는 반도체 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 다수의 신호저장부 각각은,
    상기 병렬입력구간에서 해당 신호저장부의 입력단을 상기 신호입력회로에 연결시키고, 상기 직렬출력구간에서 이전 신호저장부의 출력단과 해당 신호저장부의 입력단을 연결시키기 위한 연결선택부; 및
    동작클록의 설정된 에지마다 상기 연결선택부의 출력신호를 입력받아 출력하는 딜레이 플립플롭를 구비하는 반도체 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 구동부는,
    상기 병렬입력구간에서 인에이블되어 동작하고, 상기 직렬출력구간에서 디스에이블되어 동작하지 않으며,
    상기 병렬입력구간이 반복될 때마다 예정된 순서대로 상기 설정된 전압레벨을 가변시키는 것을 특징으로 하는 반도체 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    노말동작구간에서,
    내부회로에서 출력되는 신호는 상기 구동부를 통해 상기 다수의 신호라인에 구동된 뒤 상기 다수의 범프 패드를 통해 외부로 출력되고,
    상기 다수의 범프 패드를 통해 외부에서 인가되는 신호는 상기 다수의 신호라인으로 전달된 뒤 상기 신호입력회로를 통해 그 논리값이 판단되어 상기 내부회로로 입력되는 것을 특징으로 하는 반도체 장치.
  12. 다수의 범프 패드에 직접적으로 연결된 다수의 신호라인을 구동제어코드의 값에 대응하는 설정된 전압레벨로 구동한 뒤, 상기 다수의 신호라인의 전압레벨을 신호입력회로를 통해 병렬로 입력받아 그 논리값을 래치하는 단계;
    상기 래치하는 단계에서 병렬로 래치된 다수의 논리 값을 설정된 프로브 패드를 통해 직렬로 출력하는 단계; 및
    상기 래치하는 단계 및 상기 출력하는 단계를 설정된 횟수만큼 번갈아 가면서 수행하되, 상기 래치하는 단계가 반복될 때마다 상기 설정된 전압레벨을 예정된 순서대로 가변시키는 단계를 포함하며,
    상기 가변시키는 단계는,
    가변완료신호가 활성화될 때까지 상기 래치하는 단계와 상기 출력하는 단계를 반복하여 수행하는 단계; 및
    상기 래치하는 단계가 반복될 때마다 상기 구동제어코드의 값을 예정된 순서대로 가변시키되, 상기 구동제어코드의 값이 가변완료된 시점에서 상기 가변완료신호를 활성화시키는 단계를 포함하는 반도체 장치의 동작방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 래치하는 단계는,
    상기 구동제어코드의 값에 대응하는 구동력으로 상기 다수의 신호라인을 각각 구동하는 단계; 및
    상기 신호입력회로를 통해 상기 다수의 신호라인의 전압레벨을 논리레벨로 전환하여 래치하는 단계를 포함하는 반도체 장치의 동작방법.
  14. 삭제
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 활성화시키는 단계는,
    파워업 시점에서 상기 구동제어코드를 최소값으로 설정하는 단계; 및
    상기 파워업 시점 이후 상기 래치하는 단계가 반복될 때마다 상기 구동제어코드의 값을 일정간격으로 증가시키며, 최대값이 되는 것에 응답하여 상기 가변완료신호를 활성화시키는 단계를 포함하는 반도체 장치의 동작방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 활성화시키는 단계는,
    파워업 시점에서 상기 구동제어코드를 최대값으로 설정하는 단계; 및
    상기 파워업 시점 이후 상기 래치하는 단계가 반복될 때마다 상기 구동제어코드의 값을 일정간격으로 감소시키며, 최소값이 되는 것에 응답하여 상기 가변완료신호를 활성화시키는 단계를 포함하는 반도체 장치의 동작방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 구동하는 단계는,
    상기 구동제어코드 중 '0'의 개수에 정비례 및 '1'의 개수에 반비례하는 구동력으로 상기 다수의 신호라인 각각을 제1 전압레벨로 구동하는 단계; 및
    상기 구동제어코드 중 '1'의 개수에 정비례 및 '0'의 개수에 반비례하는 구동력으로 상기 다수의 신호라인 각각을 제2 전압레벨로 구동하는 단계를 포함하는 반도체 장치의 동작방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 제1 전압레벨은 전원전압레벨이고,
    상기 제2 전압레벨은 접지전압레벨인 것을 특징으로 하는 반도체 장치의 동작방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 제1 전압레벨은 접지전압레벨이고,
    상기 제2 전압레벨은 전원전압레벨인 것을 특징으로 하는 반도체 장치의 동작방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    노말동작구간에서 내부회로에서 출력되는 신호는 상기 다수의 신호라인에 구동된 뒤 상기 다수의 범프 패드를 통해 외부로 출력되는 단계; 및
    상기 노말동작구간에서 상기 다수의 범프 패드를 통해 외부에서 인가되는 신호는 상기 다수의 신호라인으로 전달된 뒤 상기 신호입력회로를 통해 그 논리값이 판단되어 상기 내부회로로 입력되는 단계를 더 포함하는 반도체 장치의 동작방법.
KR1020140014063A 2014-02-07 2014-02-07 반도체 장치 및 그 동작방법 KR102102341B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140014063A KR102102341B1 (ko) 2014-02-07 2014-02-07 반도체 장치 및 그 동작방법
US14/308,405 US9509311B2 (en) 2014-02-07 2014-06-18 Semiconductor device and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140014063A KR102102341B1 (ko) 2014-02-07 2014-02-07 반도체 장치 및 그 동작방법

Publications (2)

Publication Number Publication Date
KR20150093373A KR20150093373A (ko) 2015-08-18
KR102102341B1 true KR102102341B1 (ko) 2020-04-21

Family

ID=53775853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140014063A KR102102341B1 (ko) 2014-02-07 2014-02-07 반도체 장치 및 그 동작방법

Country Status (2)

Country Link
US (1) US9509311B2 (ko)
KR (1) KR102102341B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160034698A (ko) * 2014-09-22 2016-03-30 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템
KR102556469B1 (ko) * 2018-03-16 2023-07-17 에스케이하이닉스 주식회사 신호 전송 회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000314765A (ja) 1999-05-06 2000-11-14 Mitsubishi Electric Corp 半導体集積回路装置
US20120039413A1 (en) * 2010-08-12 2012-02-16 Broadcom Corporation Multiple Gigahertz Clock-Data Alignment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401505B1 (ko) 2001-05-10 2003-10-17 주식회사 하이닉스반도체 프로그램어블 쉬미트 트리거 회로
KR20110035750A (ko) 2009-09-30 2011-04-06 주식회사 하이닉스반도체 반도체 장치
KR101958394B1 (ko) * 2011-11-08 2019-03-14 에스케이하이닉스 주식회사 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000314765A (ja) 1999-05-06 2000-11-14 Mitsubishi Electric Corp 半導体集積回路装置
US6539511B1 (en) 1999-05-06 2003-03-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit devices with test circuit
US20120039413A1 (en) * 2010-08-12 2012-02-16 Broadcom Corporation Multiple Gigahertz Clock-Data Alignment

Also Published As

Publication number Publication date
US20150229299A1 (en) 2015-08-13
KR20150093373A (ko) 2015-08-18
US9509311B2 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
US8671320B2 (en) Integrated circuit comprising scan test circuitry with controllable number of capture pulses
KR102451650B1 (ko) 적층형 반도체 장치
KR20150097074A (ko) 테스트 회로 및 이를 포함하는 반도체 장치
US20100213965A1 (en) Method and apparatus of testing die to die interconnection for system in package
US8850280B2 (en) Scan enable timing control for testing of scan cells
US9720038B2 (en) Method and circuit of pulse-vanishing test
JP2008096422A (ja) チップテスト装置とシステム
TWI465744B (zh) 測試晶片外驅動器之阻抗的電路與方法
TW201830868A (zh) 正反器電路和掃描鏈
US20160349318A1 (en) Dynamic Clock Chain Bypass
KR102102341B1 (ko) 반도체 장치 및 그 동작방법
EP3153873A1 (en) On-chip test pattern generation
JP2020518826A (ja) 集積回路での動的スキャンチェーン再構成
CN104090225A (zh) 测试芯片管脚连通性的电路
TWI432757B (zh) 運用於高速輸出入埠上的內建自測試電路
KR20160018098A (ko) 반도체 장치의 테스트 회로 및 테스트 방법
TWI809160B (zh) 用於晶圓級測試之方法及用於測試半導體裝置之系統
KR20170108186A (ko) 반도체 장치 내 배선 구조체의 테스트 방법 및 테스트 장치
US20160299190A1 (en) Semiconductor apparatus and test method thereof
US8803558B2 (en) Integrated circuit
US10054632B2 (en) Semiconductor apparatus and characteristic measurement circuit therefor
JP5631600B2 (ja) 半導体装置及びパルス幅検出方法
US9435851B2 (en) Semiconductor apparatus
JP2021038982A (ja) 半導体装置
US20130234139A1 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant