JP2003302445A - ダイナミックバーンイン装置用アダプタ・カードおよびダイナミックバーンイン装置 - Google Patents
ダイナミックバーンイン装置用アダプタ・カードおよびダイナミックバーンイン装置Info
- Publication number
- JP2003302445A JP2003302445A JP2002103603A JP2002103603A JP2003302445A JP 2003302445 A JP2003302445 A JP 2003302445A JP 2002103603 A JP2002103603 A JP 2002103603A JP 2002103603 A JP2002103603 A JP 2002103603A JP 2003302445 A JP2003302445 A JP 2003302445A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- clock signal
- card
- connector
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 回路構成の簡単なアダプタ・カードを使用し
て、高速、高機能な半導体装置を短時間でバーンインす
ること。 【解決手段】 バーンイン装置に設けられた信号発生器
が出力するクロツク信号を、周波数の高いクロツク信号
に変換するクロツク信号変換回路１と、上記信号発生器
が出力する各バーンイン信号を、上記クロツク信号に同
期させるための複数の遅延回路２を具備するアダプタ・
カード１０を設け、該アダプタカード１０のコネクタ４
をバーンイン槽内に設けられたコネクタとバーンインカ
ード間に接続し、上記バーンインカードに装着された半
導体装置のバーンインを行う。またアダアプ・カード１
０の入力側のコネクタ４をバーンイン装置のバックボー
ドの例えば背面側に設けられたコネクタに接続し、上記
信号発生器の出力を上記アダプタ・カードのコネクタ４
から入力し、アダプタ・カード１０の出力をバーンイン
カードに装着された半導体装置に入力しバーンインを行
う。
て、高速、高機能な半導体装置を短時間でバーンインす
ること。 【解決手段】 バーンイン装置に設けられた信号発生器
が出力するクロツク信号を、周波数の高いクロツク信号
に変換するクロツク信号変換回路１と、上記信号発生器
が出力する各バーンイン信号を、上記クロツク信号に同
期させるための複数の遅延回路２を具備するアダプタ・
カード１０を設け、該アダプタカード１０のコネクタ４
をバーンイン槽内に設けられたコネクタとバーンインカ
ード間に接続し、上記バーンインカードに装着された半
導体装置のバーンインを行う。またアダアプ・カード１
０の入力側のコネクタ４をバーンイン装置のバックボー
ドの例えば背面側に設けられたコネクタに接続し、上記
信号発生器の出力を上記アダプタ・カードのコネクタ４
から入力し、アダプタ・カード１０の出力をバーンイン
カードに装着された半導体装置に入力しバーンインを行
う。
Description
【０００１】
【発明の属する技術分野】本発明は不良な半導体をスク
リーニングするためのバーンイン装置および該バーンイ
ン装置に用いられるアダプタ・カードに関し、特に高速
にダイナミック・バーンインを行うこと可能とするバー
ンイン装置および該バーンイン装置用のアダプタ・カー
ドおよびバーンイン装置に関するものである。
リーニングするためのバーンイン装置および該バーンイ
ン装置に用いられるアダプタ・カードに関し、特に高速
にダイナミック・バーンインを行うこと可能とするバー
ンイン装置および該バーンイン装置用のアダプタ・カー
ドおよびバーンイン装置に関するものである。
【０００２】
【従来の技術】従来から、半導体装置の受け入れ等に際
し、バーンイン槽内に半導体装置を収納し、半導体装置
に信号発生器からクロツク信号とバーンイン信号を入力
し、ダイナミックバーンインを行うことにより、不良品
をスクリーニングすることが行われている。図８に上記
バーンイン装置の概略構成を示す。同図に示すように、
バーンイン装置は信号発生器１１ａを備えたバックボー
ド１１と、バーンイン槽１２から構成され、バーンイン
用のカード１３（半導体装置を取り付けるためのプリン
ト基板、以下バーンインカードという）に被試験対象と
なるＬＳＩ等の半導体装置を取り付けてバーンイン槽１
２内に設けられたコネクタ１２ａに接続し、信号発生器
１１ａから半導体装置に、クロツク信号とバーンイン信
号を所定時間入力しバーンインを行う。図９に、ＤＲＡ
Ｍ、ＳＲＡＭ等の汎用メモリをバーンインする際のクロ
ツク信号とバーンイン信号の一例を示す。同図に示すよ
うに、上記汎用メモリをバーンインするには、クロック
信号ＣＬＫと、行アドレスストローブＲＡＳ（以下単に
ＲＡＳという）、列アドレスストローブＣＡＳ（以下単
にＣＡＳという）、ライトイネーブルＷＥと、データＤ
ＩＮ、行アドレスＡＤ（Ｒ），列アドレスＡＤ（Ｃ）か
らなる信号（ここでは、上記ＲＡＳ，ＣＡＳ，ＷＥ，Ｄ
ＩＮ，ＡＤ（Ｒ），ＡＤ（Ｃ）をまとめてバーンイン信
号という）を入力し、汎用メモリのバーンインを行う。
し、バーンイン槽内に半導体装置を収納し、半導体装置
に信号発生器からクロツク信号とバーンイン信号を入力
し、ダイナミックバーンインを行うことにより、不良品
をスクリーニングすることが行われている。図８に上記
バーンイン装置の概略構成を示す。同図に示すように、
バーンイン装置は信号発生器１１ａを備えたバックボー
ド１１と、バーンイン槽１２から構成され、バーンイン
用のカード１３（半導体装置を取り付けるためのプリン
ト基板、以下バーンインカードという）に被試験対象と
なるＬＳＩ等の半導体装置を取り付けてバーンイン槽１
２内に設けられたコネクタ１２ａに接続し、信号発生器
１１ａから半導体装置に、クロツク信号とバーンイン信
号を所定時間入力しバーンインを行う。図９に、ＤＲＡ
Ｍ、ＳＲＡＭ等の汎用メモリをバーンインする際のクロ
ツク信号とバーンイン信号の一例を示す。同図に示すよ
うに、上記汎用メモリをバーンインするには、クロック
信号ＣＬＫと、行アドレスストローブＲＡＳ（以下単に
ＲＡＳという）、列アドレスストローブＣＡＳ（以下単
にＣＡＳという）、ライトイネーブルＷＥと、データＤ
ＩＮ、行アドレスＡＤ（Ｒ），列アドレスＡＤ（Ｃ）か
らなる信号（ここでは、上記ＲＡＳ，ＣＡＳ，ＷＥ，Ｄ
ＩＮ，ＡＤ（Ｒ），ＡＤ（Ｃ）をまとめてバーンイン信
号という）を入力し、汎用メモリのバーンインを行う。
【０００３】
【発明が解決しようとする課題】近年、汎用メモリ等が
高速、高機能化しており、これに対応できるバーンイン
装置の実現が望まれている。しかし、従来から使用され
ていたバーンイン装置の信号発生器のクロック周波数の
上限は、１０ＭＨｚ程度であり、通常のバーンインで
は、例えばクロック周波数が１００ＭＨｚ以上の高速な
汎用メモリに対しバーンイン効果が期待できない。そこ
で、このような高速な汎用メモリに対してバーンインの
加速効果を得るため、バーンイン時間を長くしているの
が現状である。他方、バーンイン装置は比較的高価であ
り、高速なバーンイン装置を新規に導入することは困難
である。本発明は上記事情を考慮してなされたものであ
って、本発明の第１の目的は、高速、高機能な半導体装
置を短時間でバーンインすることができる比較的回路構
成の簡単なバーンイン装置用アダプタ・カードを提供す
ることである。また、本発明の第２の目的は、１枚のア
ダプタ・カードを使用するだけで、複数枚のバーンイン
カードに装着された高速、高機能な半導体装置を短時間
でバーンインすることができるバーンイン装置を提供す
ることである。
高速、高機能化しており、これに対応できるバーンイン
装置の実現が望まれている。しかし、従来から使用され
ていたバーンイン装置の信号発生器のクロック周波数の
上限は、１０ＭＨｚ程度であり、通常のバーンインで
は、例えばクロック周波数が１００ＭＨｚ以上の高速な
汎用メモリに対しバーンイン効果が期待できない。そこ
で、このような高速な汎用メモリに対してバーンインの
加速効果を得るため、バーンイン時間を長くしているの
が現状である。他方、バーンイン装置は比較的高価であ
り、高速なバーンイン装置を新規に導入することは困難
である。本発明は上記事情を考慮してなされたものであ
って、本発明の第１の目的は、高速、高機能な半導体装
置を短時間でバーンインすることができる比較的回路構
成の簡単なバーンイン装置用アダプタ・カードを提供す
ることである。また、本発明の第２の目的は、１枚のア
ダプタ・カードを使用するだけで、複数枚のバーンイン
カードに装着された高速、高機能な半導体装置を短時間
でバーンインすることができるバーンイン装置を提供す
ることである。
【０００４】
【課題を解決するための手段】上記課題を解決するた
め、本発明においては、バーンイン槽内に収納されたバ
ーンインカードに装着された半導体装置にクロツク信号
とバーンイン信号を入力し、半導体装置のバーンインを
行うダイナミックバーンイン装置において、図１に示す
ように、バーンイン装置のバックボードに設けられた信
号発生器が出力するクロツク信号もしくは外部発振器が
出力するクロツク信号と、上記信号発生器が出力するバ
ーンイン信号が入力される入力側コネクタ４と、バーン
インカードのクロツク入力端子と、バーンイン信号入力
端子に接続される出力側コネクタ４と、上記入力側コネ
クタのクロツク信号入力端子に接続され、該入力端子か
ら入力されるクロツク信号を、該クロツク信号より周波
数の高いクロツク信号に変換するクロツク信号変換回路
１と、上記入力端子から入力される各バーンイン信号
を、上記クロツク信号変換回路１が発生するクロツク信
号に同期させるための複数の遅延回路２を具備するアダ
プタ・カード１０を設ける。上記クロツク信号変換回路
は、例えば、入力されたクロツク信号の位相を１／ｎ
（ｎ＝１，２，…）ずつずらす移相回路と、１／ｎずつ
位相がずれたｎ個のクロツク信号から入力されるクロツ
ク信号のｎ倍のクロツク信号を生成するゲート回路から
構成され、上記遅延回路は、複数の反転回路から構成さ
れる。また、上記バーンイン装置のバックボードに、上
記バーンインカードが接続されるコネクタ１２ａに加
え、上記アダプタ・カード１０の出力側コネクタ５が接
続され、上記コネクタ１２ａと端子同士が接続される第
１のコネクタと、上記信号発生器が出力するクロック信
号とバーンイン信号を出力する第２のコネクタを設け
る。そして、上記アダプタ・カード１０を以下のように
使用して、バーンインカードに装着された半導体装置の
バーンインを行う。 (1) 上記アダプタ・カード１０をバックボードに設けら
れた信号発生器の出力と、バーンインカード間に接続
し、上記信号発生器が出力するクロツク信号とバーンイ
ン信号をアダプタ・カード１０を介して、バーンインカ
ード上に装着された半導体装置に入力し、バーンインを
行う。 (2) 上記アダプタ・カード１０の出力側コネクタ５を上
記第１のコネクタに接続し、上記アダプタ・カード１０
の入力側コネクタ４を上記第２のコネクタに接続し、バ
ックボードに設けられた信号発生器が出力するクロック
信号とバーンイン信号をアダプタ・カード１０に入力
し、アダプタ・カード１０の出力側コネクタ５から出力
されるクロツク信号およびバーンイン信号を上記第１の
コネクタおよび上記バックボードを介して、該バックボ
ードに設けられたバーンインカード接続用コネクタから
出力し、バーンインカード上に装着された半導体装置の
バーンインを行う。 (3) 上記アダプタ・カード１０の出力側コネクタ５を上
記第１のコネクタに接続し、上記第２のコネクタと上記
アダプタ・カード１０の入力側コネクタとの間に発振回
路を備えた発振回路カードを接続し、上記発振回路が出
力するクロック信号と、上記発振回路カードを介して供
給されるバーンイン信号をアダプタ・カード１０に入力
し、上記アダプタ・カードの出力側コネクタ５の出力を
上記第１のコネクタおよび上記バックボードを介して、
該バックボードに設けられたバーンインカード接続用コ
ネクタから出力し、バーンインカード上に装着された半
導体装置のバーンインを行う。
め、本発明においては、バーンイン槽内に収納されたバ
ーンインカードに装着された半導体装置にクロツク信号
とバーンイン信号を入力し、半導体装置のバーンインを
行うダイナミックバーンイン装置において、図１に示す
ように、バーンイン装置のバックボードに設けられた信
号発生器が出力するクロツク信号もしくは外部発振器が
出力するクロツク信号と、上記信号発生器が出力するバ
ーンイン信号が入力される入力側コネクタ４と、バーン
インカードのクロツク入力端子と、バーンイン信号入力
端子に接続される出力側コネクタ４と、上記入力側コネ
クタのクロツク信号入力端子に接続され、該入力端子か
ら入力されるクロツク信号を、該クロツク信号より周波
数の高いクロツク信号に変換するクロツク信号変換回路
１と、上記入力端子から入力される各バーンイン信号
を、上記クロツク信号変換回路１が発生するクロツク信
号に同期させるための複数の遅延回路２を具備するアダ
プタ・カード１０を設ける。上記クロツク信号変換回路
は、例えば、入力されたクロツク信号の位相を１／ｎ
（ｎ＝１，２，…）ずつずらす移相回路と、１／ｎずつ
位相がずれたｎ個のクロツク信号から入力されるクロツ
ク信号のｎ倍のクロツク信号を生成するゲート回路から
構成され、上記遅延回路は、複数の反転回路から構成さ
れる。また、上記バーンイン装置のバックボードに、上
記バーンインカードが接続されるコネクタ１２ａに加
え、上記アダプタ・カード１０の出力側コネクタ５が接
続され、上記コネクタ１２ａと端子同士が接続される第
１のコネクタと、上記信号発生器が出力するクロック信
号とバーンイン信号を出力する第２のコネクタを設け
る。そして、上記アダプタ・カード１０を以下のように
使用して、バーンインカードに装着された半導体装置の
バーンインを行う。 (1) 上記アダプタ・カード１０をバックボードに設けら
れた信号発生器の出力と、バーンインカード間に接続
し、上記信号発生器が出力するクロツク信号とバーンイ
ン信号をアダプタ・カード１０を介して、バーンインカ
ード上に装着された半導体装置に入力し、バーンインを
行う。 (2) 上記アダプタ・カード１０の出力側コネクタ５を上
記第１のコネクタに接続し、上記アダプタ・カード１０
の入力側コネクタ４を上記第２のコネクタに接続し、バ
ックボードに設けられた信号発生器が出力するクロック
信号とバーンイン信号をアダプタ・カード１０に入力
し、アダプタ・カード１０の出力側コネクタ５から出力
されるクロツク信号およびバーンイン信号を上記第１の
コネクタおよび上記バックボードを介して、該バックボ
ードに設けられたバーンインカード接続用コネクタから
出力し、バーンインカード上に装着された半導体装置の
バーンインを行う。 (3) 上記アダプタ・カード１０の出力側コネクタ５を上
記第１のコネクタに接続し、上記第２のコネクタと上記
アダプタ・カード１０の入力側コネクタとの間に発振回
路を備えた発振回路カードを接続し、上記発振回路が出
力するクロック信号と、上記発振回路カードを介して供
給されるバーンイン信号をアダプタ・カード１０に入力
し、上記アダプタ・カードの出力側コネクタ５の出力を
上記第１のコネクタおよび上記バックボードを介して、
該バックボードに設けられたバーンインカード接続用コ
ネクタから出力し、バーンインカード上に装着された半
導体装置のバーンインを行う。
【０００５】本発明においては、アダプタ・カードを上
記構成とし、上記(1) 〜(3) のようにアダプタカードを
接続してバーンインを行うようにしたので、比較的簡単
な回路構成のアダプタ・カードを用いて、高速・高機能
な半導体装置のバーンインを短時間で行うことができ
る。また、上記(2) のようにアダプタ・カードを接続す
ることにより、１枚のアダプタ・カードを用いて、複数
枚のバーンインカードに装着された半導体装置に高い周
波数のクロック信号を入力することができ、高速・高機
能な半導体装置であっても短時間でバーンインを行うこ
とができる。さらに、上記(3) のようにアダプタ・カー
ドと発振回路カードを接続することにより、発振回路カ
ード上に設けられた発振回路が出力する高い周波数のク
ロック信号を、バーンインカードに装着された半導体装
置に入力することができ、さらに高速・高機能な半導体
装置を短時間でバーンインすることができる。
記構成とし、上記(1) 〜(3) のようにアダプタカードを
接続してバーンインを行うようにしたので、比較的簡単
な回路構成のアダプタ・カードを用いて、高速・高機能
な半導体装置のバーンインを短時間で行うことができ
る。また、上記(2) のようにアダプタ・カードを接続す
ることにより、１枚のアダプタ・カードを用いて、複数
枚のバーンインカードに装着された半導体装置に高い周
波数のクロック信号を入力することができ、高速・高機
能な半導体装置であっても短時間でバーンインを行うこ
とができる。さらに、上記(3) のようにアダプタ・カー
ドと発振回路カードを接続することにより、発振回路カ
ード上に設けられた発振回路が出力する高い周波数のク
ロック信号を、バーンインカードに装着された半導体装
置に入力することができ、さらに高速・高機能な半導体
装置を短時間でバーンインすることができる。
【０００６】
【発明の実施の形態】図１に本発明の実施例のアダプタ
・カードの構成例を示す。なお、以下の説明では、汎用
メモリのバーンインを行うためのアダプタ・カードにつ
いて説明するが、本発明は、その他の半導体装置のバー
ンインにも適用することができる。図１に示すように、
アダプタ・カード１０上には、移相回路１ａとゲート回
路１ｂとを備えたクロツク信号変換回路１と、複数の反
転回路を直列に接続した遅延回路２とを具備する回路部
３と、コネクタ４とコネクタ５が設けられている。上記
コネクタ４から、信号発生器１１ａが出力する前記図９
に示したバーンイン信号が入力され、アダプタ・カード
１０の出力は、コネクタ５を介してバーンインカード１
３に供給される。アダプタ・カード１０に設けられたク
ロツク信号変換回路１は、入力されるクロック信号ＣＬ
Ｋ１を例えば３倍の周波数のクロック信号ＣＬＫ２に変
換する。
・カードの構成例を示す。なお、以下の説明では、汎用
メモリのバーンインを行うためのアダプタ・カードにつ
いて説明するが、本発明は、その他の半導体装置のバー
ンインにも適用することができる。図１に示すように、
アダプタ・カード１０上には、移相回路１ａとゲート回
路１ｂとを備えたクロツク信号変換回路１と、複数の反
転回路を直列に接続した遅延回路２とを具備する回路部
３と、コネクタ４とコネクタ５が設けられている。上記
コネクタ４から、信号発生器１１ａが出力する前記図９
に示したバーンイン信号が入力され、アダプタ・カード
１０の出力は、コネクタ５を介してバーンインカード１
３に供給される。アダプタ・カード１０に設けられたク
ロツク信号変換回路１は、入力されるクロック信号ＣＬ
Ｋ１を例えば３倍の周波数のクロック信号ＣＬＫ２に変
換する。
【０００７】図２に上記クロツク信号変換回路１の動作
を示す。クロツク信号変換回路１に設けられた移相回路
１ａは同図に示すように、信号発生器１１ａが出力する
半周期が３０ｎｓのクロック信号ＣＬＫ１の位相をずら
し、１０ｎｓずつ位相がずれたクロック信号ＣＬＫＡ，
ＣＬＫＢ，ＣＬＫＣを発生する。移相回路１ａが出力す
るクロック信号ＣＬＫＡ，ＣＬＫＢ，ＣＬＫＣは、ナン
ドゲートから構成されるゲート回路１ｂに入力され、ゲ
ート回路１ｂは上記クロック信号ＣＬＫＡ，ＣＬＫＢ，
ＣＬＫＣから図２に示す半周期が１０ｎｓのクロック信
号ＣＬＫ２を発生する。また、アダプタ・カード１０に
設けられた遅延回路２は、反転回路ＩＮＶを直列に複数
接続したものであり、アダプタ・カード１０に入力され
るＲＡＳ１、ＣＡＳ１、ＷＥ１、ＡＤ１（Ｒ）、ＡＤ１
（Ｃ）のバーンイン信号を所定量遅延させ、上記クロッ
ク信号ＣＬＫ２に同期させる。なお、図１、図２では信
号発生器１１ａが出力するクロック信号を、その３倍の
周波数のクロック信号に変換する場合について示した
が、移相回路１ａにより、入力されたクロツク信号の位
相を１／ｎ（ｎ＝１，２，…）ずつずらし、ゲート回路
１ｂにより１／ｎずつ位相がずれたｎ個のクロツク信号
から、入力されるクロツク信号のｎ倍のクロツク信号を
生成するように構成してもよい。また、上記遅延回路２
における反転回路ＩＮＶの数は、必要とされる遅延量に
応じて適宜選定される。
を示す。クロツク信号変換回路１に設けられた移相回路
１ａは同図に示すように、信号発生器１１ａが出力する
半周期が３０ｎｓのクロック信号ＣＬＫ１の位相をずら
し、１０ｎｓずつ位相がずれたクロック信号ＣＬＫＡ，
ＣＬＫＢ，ＣＬＫＣを発生する。移相回路１ａが出力す
るクロック信号ＣＬＫＡ，ＣＬＫＢ，ＣＬＫＣは、ナン
ドゲートから構成されるゲート回路１ｂに入力され、ゲ
ート回路１ｂは上記クロック信号ＣＬＫＡ，ＣＬＫＢ，
ＣＬＫＣから図２に示す半周期が１０ｎｓのクロック信
号ＣＬＫ２を発生する。また、アダプタ・カード１０に
設けられた遅延回路２は、反転回路ＩＮＶを直列に複数
接続したものであり、アダプタ・カード１０に入力され
るＲＡＳ１、ＣＡＳ１、ＷＥ１、ＡＤ１（Ｒ）、ＡＤ１
（Ｃ）のバーンイン信号を所定量遅延させ、上記クロッ
ク信号ＣＬＫ２に同期させる。なお、図１、図２では信
号発生器１１ａが出力するクロック信号を、その３倍の
周波数のクロック信号に変換する場合について示した
が、移相回路１ａにより、入力されたクロツク信号の位
相を１／ｎ（ｎ＝１，２，…）ずつずらし、ゲート回路
１ｂにより１／ｎずつ位相がずれたｎ個のクロツク信号
から、入力されるクロツク信号のｎ倍のクロツク信号を
生成するように構成してもよい。また、上記遅延回路２
における反転回路ＩＮＶの数は、必要とされる遅延量に
応じて適宜選定される。
【０００８】図３は上記回路部３の入力波形、出力波形
を示す図であり、ＣＬＫ１、ＲＡＳ１、ＣＡＳ１は信号
発生器１１ａの出力を示し、ＣＬＫ２、ＲＡＳ２、ＣＡ
Ｓ２、ＷＥ２、ＤＩＮ２、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２
は回路部３の出力を示している。なお、同図では、信号
発生器１の出力としてＣＬＫ１、ＲＡＳ、ＣＡＳのみを
示しているが、前記図７に示したタイミングでＷＥ１、
ＤＩＮ１、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２の信号も同様に
アダプタ・カード１０に入力される。
を示す図であり、ＣＬＫ１、ＲＡＳ１、ＣＡＳ１は信号
発生器１１ａの出力を示し、ＣＬＫ２、ＲＡＳ２、ＣＡ
Ｓ２、ＷＥ２、ＤＩＮ２、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２
は回路部３の出力を示している。なお、同図では、信号
発生器１の出力としてＣＬＫ１、ＲＡＳ、ＣＡＳのみを
示しているが、前記図７に示したタイミングでＷＥ１、
ＤＩＮ１、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２の信号も同様に
アダプタ・カード１０に入力される。
【０００９】図４は、本実施例のバックボード１１の構
成例を示す図である。同図において、１１ａはバックボ
ードに設けられた信号発生器、ＳＷは複数の接点が連動
して動く切り換えスイッチである。信号発生器１１ａが
出力するクロック信号ＣＬＫ１、および、ＲＡＳ１、Ｃ
ＡＳ１等のバーンイン信号は、上記切り換えスイッチＳ
Ｗのａ側接点に接続されるとともに、バックボード１１
の例えば背面側に設けられたコネクタ１１ｂの各端子に
接続される。また、切り換えスイッチＳＷ１のｂ側接点
は、バックボード１１の例えば裏面側に設けられたコネ
クタ１１ｃに接続される。さらに、切り換えスイッチＳ
Ｗのｃ端子は、ドライバ回路ＤＲＶを介して、バックボ
ード１１のバーンイン槽１２側に設けられたバーンイン
カード接続用の複数のコネクタ１２ａの各端子に接続さ
れる。
成例を示す図である。同図において、１１ａはバックボ
ードに設けられた信号発生器、ＳＷは複数の接点が連動
して動く切り換えスイッチである。信号発生器１１ａが
出力するクロック信号ＣＬＫ１、および、ＲＡＳ１、Ｃ
ＡＳ１等のバーンイン信号は、上記切り換えスイッチＳ
Ｗのａ側接点に接続されるとともに、バックボード１１
の例えば背面側に設けられたコネクタ１１ｂの各端子に
接続される。また、切り換えスイッチＳＷ１のｂ側接点
は、バックボード１１の例えば裏面側に設けられたコネ
クタ１１ｃに接続される。さらに、切り換えスイッチＳ
Ｗのｃ端子は、ドライバ回路ＤＲＶを介して、バックボ
ード１１のバーンイン槽１２側に設けられたバーンイン
カード接続用の複数のコネクタ１２ａの各端子に接続さ
れる。
【００１０】図５は、本実施例のバーンイン装置におけ
るアダプタ・カードの使用形態を示す図であり、同図
（ａ）はアダプタ・カード１０を使用しない場合、同図
（ｂ）はアダプタ・カード１０をバックボード１１に設
けられたコネクタ１２ａとバーンインカード１３の間に
取り付けた場合、同図（ｃ）はアダプタ・カード１０を
バックボード１１の背面側に設けたコネクタ１１ｂに接
続して使用した場合を示している。本実施例のバーンイ
ン装置およびアダプタ・カードを使用して、以下のよう
にして半導体装置のバーンインを行うことができる。 (1) 従来通りアダプタ・カード１０を使用せずに半導体
装置のバーンインを行う場合。 図４の切り換えスイッチＳＷをａ側に切り換え、図５
（ａ）に示すように、バーンインカード１３を直接バッ
クボード１１のコネクタ１２ａに接続する。これによ
り、信号発生器１１ａから出力されるクロック信号ＣＬ
Ｋ１、および、ＲＡＳ１、ＣＡＳ１等のバーンイン信号
が、ドライバ回路ＤＲＶ、コネクタ１２ａを介して、バ
ーンインカード１３に装着された半導体装置に供給さ
れ、半導体装置のバーンインが行われる。
るアダプタ・カードの使用形態を示す図であり、同図
（ａ）はアダプタ・カード１０を使用しない場合、同図
（ｂ）はアダプタ・カード１０をバックボード１１に設
けられたコネクタ１２ａとバーンインカード１３の間に
取り付けた場合、同図（ｃ）はアダプタ・カード１０を
バックボード１１の背面側に設けたコネクタ１１ｂに接
続して使用した場合を示している。本実施例のバーンイ
ン装置およびアダプタ・カードを使用して、以下のよう
にして半導体装置のバーンインを行うことができる。 (1) 従来通りアダプタ・カード１０を使用せずに半導体
装置のバーンインを行う場合。 図４の切り換えスイッチＳＷをａ側に切り換え、図５
（ａ）に示すように、バーンインカード１３を直接バッ
クボード１１のコネクタ１２ａに接続する。これによ
り、信号発生器１１ａから出力されるクロック信号ＣＬ
Ｋ１、および、ＲＡＳ１、ＣＡＳ１等のバーンイン信号
が、ドライバ回路ＤＲＶ、コネクタ１２ａを介して、バ
ーンインカード１３に装着された半導体装置に供給さ
れ、半導体装置のバーンインが行われる。
【００１１】(2) バックボード１１とバーンインカード
１３の間にアダプタ・カード１０を接続し、比較的高
速、高機能な半導体装置のバーンインを行う場合。 図４の切り換えスイッチＳＷをａ側に切り換え、図５
（ｂ）に示すように、図１に示したアダプタ・カード１
０のコネクタ４をバックボード１１のコネクタ１２ａに
接続し、アダプタ・カード１０のコネクタ５にバーンイ
ンカード１３を接続する。そして、バックボード１１に
設けられた信号発生器１１ａから、クロック信号ＣＬＫ
１およびＲＡＳ１等のバーンイン信号を、コネクタ１２
ａ、コネクタ４を介してアダプタ・カード１０に入力す
る。アダプタ・カード１０からは、前記図３に示したよ
うにクロック信号ＣＬＫ１より周波数が高い（図１の場
合には３倍）クロック信号ＣＬＫ２が出力されるととも
に、該クロック信号ＣＬＫ２に同期したＲＡＳ２、ＣＡ
Ｓ２等のバーンイン信号が出力される。これらの信号
が、アダプタ・カード１０のコネクタ５を介して、半導
体装置が装着されたバーンインカード１３に入力され
る。
１３の間にアダプタ・カード１０を接続し、比較的高
速、高機能な半導体装置のバーンインを行う場合。 図４の切り換えスイッチＳＷをａ側に切り換え、図５
（ｂ）に示すように、図１に示したアダプタ・カード１
０のコネクタ４をバックボード１１のコネクタ１２ａに
接続し、アダプタ・カード１０のコネクタ５にバーンイ
ンカード１３を接続する。そして、バックボード１１に
設けられた信号発生器１１ａから、クロック信号ＣＬＫ
１およびＲＡＳ１等のバーンイン信号を、コネクタ１２
ａ、コネクタ４を介してアダプタ・カード１０に入力す
る。アダプタ・カード１０からは、前記図３に示したよ
うにクロック信号ＣＬＫ１より周波数が高い（図１の場
合には３倍）クロック信号ＣＬＫ２が出力されるととも
に、該クロック信号ＣＬＫ２に同期したＲＡＳ２、ＣＡ
Ｓ２等のバーンイン信号が出力される。これらの信号
が、アダプタ・カード１０のコネクタ５を介して、半導
体装置が装着されたバーンインカード１３に入力され
る。
【００１２】(3) バックボード１１の背面側に設けられ
たコネクタ１１ｂ，１１ｃにアダプタ・カード１０を接
続して、比較的高速、高機能な半導体装置のバーンイン
を行う場合。 図４の切り換えスイッチＳＷをｂ側に切り換え、図５
（ｃ）に示すように、バックボード１１の背面側に設け
られたコネクタ１１ｃにアダプタ・カード１０のコネク
タ５を接続する。また、バックボード１１のバーンイン
槽１２側に設けられたコネクタ１２ａに半導体を装着し
たバーンインカードを接続する。さらに、図６（ａ）に
示すように、アダプタ・カード１０のコネクタ４を接続
コード１０ａを介してバックボード１１の背面側に設け
られたコネクタ１１ｂに接続する。これにより、信号発
生器１１ａから出力されるクロック信号、ＣＬＫ１およ
びＲＡＳ１等のバーンイン信号は、コネクタ１１ｂ、上
記接続コード１０ａ、アダプタ・カード１０のコネクタ
４を介して、アダプタ・カード１０に入力され、アダプ
タ・カード１０からは、前記図３に示したようにクロッ
ク信号ＣＬＫ１より周波数が高い（図１の場合には３
倍）クロック信号ＣＬＫ２が出力されるとともに、該ク
ロック信号ＣＬＫ２に同期したＲＡＳ２、ＣＡＳ２等の
バーンイン信号が出力される。アダプタ・カード１０か
ら出力される上記クロック信号ＣＬＫ２およびバーンイ
ン信号は、バックボード１１の内のスイッチＳＷのｂ側
接点、端子ｃ、ドライバ回路ＤＲＶ、コネクタ１２ａを
介して半導体装置が装着されたバーンインカード１３に
入力される。
たコネクタ１１ｂ，１１ｃにアダプタ・カード１０を接
続して、比較的高速、高機能な半導体装置のバーンイン
を行う場合。 図４の切り換えスイッチＳＷをｂ側に切り換え、図５
（ｃ）に示すように、バックボード１１の背面側に設け
られたコネクタ１１ｃにアダプタ・カード１０のコネク
タ５を接続する。また、バックボード１１のバーンイン
槽１２側に設けられたコネクタ１２ａに半導体を装着し
たバーンインカードを接続する。さらに、図６（ａ）に
示すように、アダプタ・カード１０のコネクタ４を接続
コード１０ａを介してバックボード１１の背面側に設け
られたコネクタ１１ｂに接続する。これにより、信号発
生器１１ａから出力されるクロック信号、ＣＬＫ１およ
びＲＡＳ１等のバーンイン信号は、コネクタ１１ｂ、上
記接続コード１０ａ、アダプタ・カード１０のコネクタ
４を介して、アダプタ・カード１０に入力され、アダプ
タ・カード１０からは、前記図３に示したようにクロッ
ク信号ＣＬＫ１より周波数が高い（図１の場合には３
倍）クロック信号ＣＬＫ２が出力されるとともに、該ク
ロック信号ＣＬＫ２に同期したＲＡＳ２、ＣＡＳ２等の
バーンイン信号が出力される。アダプタ・カード１０か
ら出力される上記クロック信号ＣＬＫ２およびバーンイ
ン信号は、バックボード１１の内のスイッチＳＷのｂ側
接点、端子ｃ、ドライバ回路ＤＲＶ、コネクタ１２ａを
介して半導体装置が装着されたバーンインカード１３に
入力される。
【００１３】(4) バックボード１１の背面側に設けられ
たコネクタ１１ｂ，１１ｃにアダプタ・カード１０、発
振回路カード１４を接続して、さらに高速、高機能な半
導体装置のバーンインを行う場合。 図４の切り換えスイッチＳＷをｂ側に切り換え、図５
（ｃ）に示すように、バックボード１１の背面側に設け
られたコネクタ１１ｃにアダプタ・カード１０のコネク
タ５を接続する。また、バックボード１１のバーンイン
槽１２側に設けられたコネクタ１２ａに半導体を装着し
たバーンインカードを接続する。さらに、図６（ｂ）に
示すように、バックボード１１の背面側に設けられたコ
ネクタ１１ｂに、発振回路カード１４の入力側のコネク
タ１４ａを接続し、発振回路カード１４の出力側のコネ
クタ１４ｂとアダプタ・カード１０のコネクタ４を接続
コード１０ａを介して接続する。発振回路カード１４
は、例えば図７に示すように同期発振回路１４ｃを備え
ており、該同期発振回路１４ｃは、入力側コネクタ１４
ａから入力される信号発生器１１ａが出力するクロック
信号ＣＬＫ１と同期し、クロック信号ＣＬＫ１より高い
周波数のクロック信号ＣＬＫ３を発生する。
たコネクタ１１ｂ，１１ｃにアダプタ・カード１０、発
振回路カード１４を接続して、さらに高速、高機能な半
導体装置のバーンインを行う場合。 図４の切り換えスイッチＳＷをｂ側に切り換え、図５
（ｃ）に示すように、バックボード１１の背面側に設け
られたコネクタ１１ｃにアダプタ・カード１０のコネク
タ５を接続する。また、バックボード１１のバーンイン
槽１２側に設けられたコネクタ１２ａに半導体を装着し
たバーンインカードを接続する。さらに、図６（ｂ）に
示すように、バックボード１１の背面側に設けられたコ
ネクタ１１ｂに、発振回路カード１４の入力側のコネク
タ１４ａを接続し、発振回路カード１４の出力側のコネ
クタ１４ｂとアダプタ・カード１０のコネクタ４を接続
コード１０ａを介して接続する。発振回路カード１４
は、例えば図７に示すように同期発振回路１４ｃを備え
ており、該同期発振回路１４ｃは、入力側コネクタ１４
ａから入力される信号発生器１１ａが出力するクロック
信号ＣＬＫ１と同期し、クロック信号ＣＬＫ１より高い
周波数のクロック信号ＣＬＫ３を発生する。
【００１４】このクロック信号ＣＬＫ３は、発振回路カ
ード１４の出力側コネクタ１４ｂ、接続コード１０ａ、
コネクタ４を介してアダプタ・カード１０に入力され
る。また、信号発生器１１ａが出力するＲＡＳ１，ＣＡ
Ｓ１等のバーンイン信号は、発振回路カード１４の入力
側コネクタ１４ａから入力され、発振回路カード１４を
介して出力側コネクタ１４ｂから出力され、接続コード
１０ａ、コネクタ４を介してアダプタ・カード１０に入
力される。これにより、アダプタ・カード１０には、信
号発生器１１ａが出力するクロック信号ＣＬＫ１より、
高い周波数のクロック信号ＣＬＫ３が入力される。アダ
プタ・カード１０は、上記クロック信号ＣＬＫ３が入力
されると、前記したように、該クロック信号ＣＬＫ３よ
り周波数が高い（図１の場合には３倍）クロック信号Ｃ
ＬＫ２を出力するとともに、該クロック信号ＣＬＫ２に
同期したＲＡＳ２、ＣＡＳ２等のバーンイン信号を出力
する。アダプタ・カード１０から出力される上記クロッ
ク信号ＣＬＫ２およびバーンイン信号は、バックボード
１１の内のスイッチＳＷのｂ側接点、端子ｃ、ドライバ
回路ＤＲＶ、コネクタ１２ａを介して半導体装置が装着
されたバーンインカード１３に入力される。
ード１４の出力側コネクタ１４ｂ、接続コード１０ａ、
コネクタ４を介してアダプタ・カード１０に入力され
る。また、信号発生器１１ａが出力するＲＡＳ１，ＣＡ
Ｓ１等のバーンイン信号は、発振回路カード１４の入力
側コネクタ１４ａから入力され、発振回路カード１４を
介して出力側コネクタ１４ｂから出力され、接続コード
１０ａ、コネクタ４を介してアダプタ・カード１０に入
力される。これにより、アダプタ・カード１０には、信
号発生器１１ａが出力するクロック信号ＣＬＫ１より、
高い周波数のクロック信号ＣＬＫ３が入力される。アダ
プタ・カード１０は、上記クロック信号ＣＬＫ３が入力
されると、前記したように、該クロック信号ＣＬＫ３よ
り周波数が高い（図１の場合には３倍）クロック信号Ｃ
ＬＫ２を出力するとともに、該クロック信号ＣＬＫ２に
同期したＲＡＳ２、ＣＡＳ２等のバーンイン信号を出力
する。アダプタ・カード１０から出力される上記クロッ
ク信号ＣＬＫ２およびバーンイン信号は、バックボード
１１の内のスイッチＳＷのｂ側接点、端子ｃ、ドライバ
回路ＤＲＶ、コネクタ１２ａを介して半導体装置が装着
されたバーンインカード１３に入力される。
【００１５】上記(2) のようにバックボード１１とバー
ンインカード１３の間にアダプタ・カード１０を接続す
れば、アダプタ・カード１０は複数枚必要となるが、各
バーンインカード毎にアダプタ・カード１０の使用を選
択することができる。例えば、比較的高速・高機能な半
導体装置を装着したバーンインカードについては、アダ
プタ・カード１０を使用してバーンインを行い、比較的
低速な半導体装置を装着したバーンインカードにつて
は、アダプタ・カードを使用せずにバーンインを行うこ
とが可能である。また、上記(3) のように、バックボー
ド１１の背面側に設けられたコネクタ１１ｂ，１１ｃに
アダプタ・カード１０を接続すれば、１枚のアダプタ・
カードを使用して、複数枚のバーンインカードに装着さ
れた比較的高速・高機能な半導体装置のバーンインを同
時に行うことができる。さらに、上記(4) のように、ア
ダプタ・カード１０と発振回路カードをバックボード１
１の背面側に設けられたコネクタ１１ｂ，１１ｃに接続
すれば、クロツク信号の周波数をさらに高くすることが
できるので、さらに高速・高機能な半導体装置のバーン
インを行うことができる。また、上記(3) と同様、１枚
のアダプタ・カードを使用して、複数枚のバーンインカ
ードに装着された高速・高機能な半導体装置のバーンイ
ンを同時に行うことができる。なお、上記(4) におい
て、上記クロック信号ＣＬＫ３と、ＲＡＳ１，ＣＡＳ１
等のバーンイン信号の同期を取るため、発振回路カード
１４上に前記図１の示したようにバーンイン信号を遅延
させるための遅延回路等を設けてもよい。
ンインカード１３の間にアダプタ・カード１０を接続す
れば、アダプタ・カード１０は複数枚必要となるが、各
バーンインカード毎にアダプタ・カード１０の使用を選
択することができる。例えば、比較的高速・高機能な半
導体装置を装着したバーンインカードについては、アダ
プタ・カード１０を使用してバーンインを行い、比較的
低速な半導体装置を装着したバーンインカードにつて
は、アダプタ・カードを使用せずにバーンインを行うこ
とが可能である。また、上記(3) のように、バックボー
ド１１の背面側に設けられたコネクタ１１ｂ，１１ｃに
アダプタ・カード１０を接続すれば、１枚のアダプタ・
カードを使用して、複数枚のバーンインカードに装着さ
れた比較的高速・高機能な半導体装置のバーンインを同
時に行うことができる。さらに、上記(4) のように、ア
ダプタ・カード１０と発振回路カードをバックボード１
１の背面側に設けられたコネクタ１１ｂ，１１ｃに接続
すれば、クロツク信号の周波数をさらに高くすることが
できるので、さらに高速・高機能な半導体装置のバーン
インを行うことができる。また、上記(3) と同様、１枚
のアダプタ・カードを使用して、複数枚のバーンインカ
ードに装着された高速・高機能な半導体装置のバーンイ
ンを同時に行うことができる。なお、上記(4) におい
て、上記クロック信号ＣＬＫ３と、ＲＡＳ１，ＣＡＳ１
等のバーンイン信号の同期を取るため、発振回路カード
１４上に前記図１の示したようにバーンイン信号を遅延
させるための遅延回路等を設けてもよい。
【００１６】
【発明の効果】以上説明したように、本発明において
は、以下の効果を得ることができる。 （１）比較的簡単な回路構成のアダプタ・カードにより
高速・高機能な半導体装置のバーンインを短時間で行う
ことができる。 （２）バーンイン装置のバックボードに、バーンインカ
ードが接続されるコネクタに加え、アダプタ・カードの
出力側コネクタが接続される第１のコネクタと、信号発
生器が出力するクロック信号とバーンイン信号を出力す
る第２のコネクタを設け、アダプタ・カードの出力側コ
ネクタを、上記第１のコネクタに接続し、上記アダプタ
・カードの入力側コネクタを上記第２のコネクタに接続
し、バックボードに設けられた信号発生器が出力するク
ロック信号とバーンイン信号をアダプタ・カードに入力
し、アダプタ・カードの出力側コネクタから出力される
クロツク信号およびバーンイン信号を上記第１のコネク
タおよび上記バックボードを介して、該バックボードに
設けられたバーンインカード接続用コネクタから出力
し、バーンインカード上に装着された半導体装置のバー
ンインを行うことにより、１枚のアダプタ・カードを用
いて、複数枚のバーンインカードに装着された半導体装
置に高い周波数のクロック信号を入力することができ、
高速・高機能な半導体装置であっても短時間でバーンイ
ンを行うことができる。 （３）さらに、アダプタ・カードの出力側コネクタを上
記第１のコネクタに接続し、上記第２のコネクタと上記
アダプタ・カードの入力側コネクタとの間に、発振回路
を備えた発振回路カードを接続し、上記発振回路が出力
するクロック信号と、上記発振回路カードを介して供給
されるバーンイン信号をアダプタ・カードに入力するこ
とにより、発振回路カード上に設けられた発振回路が出
力する高い周波数のクロック信号を、バーンインカード
に装着された半導体装置に入力することができ、さらに
高速・高機能な半導体装置を短時間でバーンインするこ
とができる。
は、以下の効果を得ることができる。 （１）比較的簡単な回路構成のアダプタ・カードにより
高速・高機能な半導体装置のバーンインを短時間で行う
ことができる。 （２）バーンイン装置のバックボードに、バーンインカ
ードが接続されるコネクタに加え、アダプタ・カードの
出力側コネクタが接続される第１のコネクタと、信号発
生器が出力するクロック信号とバーンイン信号を出力す
る第２のコネクタを設け、アダプタ・カードの出力側コ
ネクタを、上記第１のコネクタに接続し、上記アダプタ
・カードの入力側コネクタを上記第２のコネクタに接続
し、バックボードに設けられた信号発生器が出力するク
ロック信号とバーンイン信号をアダプタ・カードに入力
し、アダプタ・カードの出力側コネクタから出力される
クロツク信号およびバーンイン信号を上記第１のコネク
タおよび上記バックボードを介して、該バックボードに
設けられたバーンインカード接続用コネクタから出力
し、バーンインカード上に装着された半導体装置のバー
ンインを行うことにより、１枚のアダプタ・カードを用
いて、複数枚のバーンインカードに装着された半導体装
置に高い周波数のクロック信号を入力することができ、
高速・高機能な半導体装置であっても短時間でバーンイ
ンを行うことができる。 （３）さらに、アダプタ・カードの出力側コネクタを上
記第１のコネクタに接続し、上記第２のコネクタと上記
アダプタ・カードの入力側コネクタとの間に、発振回路
を備えた発振回路カードを接続し、上記発振回路が出力
するクロック信号と、上記発振回路カードを介して供給
されるバーンイン信号をアダプタ・カードに入力するこ
とにより、発振回路カード上に設けられた発振回路が出
力する高い周波数のクロック信号を、バーンインカード
に装着された半導体装置に入力することができ、さらに
高速・高機能な半導体装置を短時間でバーンインするこ
とができる。
【図１】本発明の実施例のアダプタ・カードの構成例を
示す図である。
示す図である。
【図２】アダプタ・カードに設けられたクロツク信号変
換回路の動作を説明する図である。
換回路の動作を説明する図である。
【図３】アダプタ・カードに設けられた回路部の入力波
形、出力波形の一例を示す図である。
形、出力波形の一例を示す図である。
【図４】本発明の実施例のバックボードの構成例を示す
図である。
図である。
【図５】本発明の実施例のアダプタ・カードの使用形態
を説明する図である。
を説明する図である。
【図６】アダプタ・カードをバックボードの背面側に設
けられたコネクタに接続する場合を説明する図である。
けられたコネクタに接続する場合を説明する図である。
【図７】発振回路カードの構成例を示す図である。
【図８】バーンイン装置の概略構成を示す図である。
【図９】汎用メモリをバーンインする際のバーンイン信
号の一例を示す図である。
号の一例を示す図である。
１ クロツク信号変換回路
１ａ 移相回路
１ｂ ゲート回路
２ 遅延回路
３ 回路部
４，５ コネクタ
１０ アダプタ・カード
１１ バックボード
１１ａ 信号発生器
１２ バーンイン槽
１３ バーンインカード
１４ 発振回路カード
１４ａ コネクタ
１４ｂ コネクタ
１４ｃ 同期発振回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 勅使河原 寛
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 石原 定男
神奈川県横浜市緑区白山１丁目16番１号
株式会社小野測器内
(72)発明者 田渕 行雄
神奈川県横浜市緑区白山１丁目16番１号
株式会社小野測器内
Ｆターム(参考） 2G003 AC01 AD01 AE06 AF06 AG08
AH00 AH04
2G132 AB03 AE00 AG08 AG09 AJ05
AL09 AL21
Claims (5)
- 【請求項１】 バーンイン装置に設けられた信号発生器
が出力するクロツク信号と、上記信号発生器が出力する
バーンイン用の信号を、バーンイン槽内に収納されたバ
ーンインカードに装着された半導体装置に入力し、半導
体装置のバーンインを行うダイナミックバーンイン装置
に用いられるアダプタ・カードであって、 上記アダプタ・カードは、上記信号発生器が出力するク
ロツク信号もしくは外部発振器が出力するクロツク信号
と、上記信号発生器が出力するバーンイン信号が入力さ
れる入力側コネクタと、上記バーンインカードのクロツ
ク入力端子と、バーンイン信号入力端子に接続される出
力側コネクタと、 上記入力側コネクタのクロツク信号入力端子に接続さ
れ、該入力端子から入力されるクロツク信号を、該クロ
ツク信号より周波数の高いクロツク信号に変換するクロ
ツク信号変換回路と、 上記入力端子から入力される各バーンイン信号を、上記
クロツク信号変換回路が発生するクロツク信号に同期さ
せるための複数の遅延回路を備え、 上記クロツク信号変換回路が出力するクロツク信号を、
上記バーンインカードのクロツク入力端子に接続される
出力側コネクタに出力するとともに、上記複数の遅延回
路の出力を、上記バーンインカードのバーンイン信号入
力端子に接続される出力側コネクタに出力することを特
徴とするダイナミックバーンイン装置用アダプタ・カー
ド。 - 【請求項２】 上記クロツク信号変換回路は、入力され
たクロツク信号の位相を１／ｎ（ｎ＝１，２，…）ずつ
ずらす移相回路と、１／ｎずつ位相がずれたｎ個のクロ
ツク信号から、入力されるクロツク信号のｎ倍のクロツ
ク信号を生成るゲート回路から構成され、 上記遅延回路は、複数の反転回路から構成されることを
特徴とする請求項１のダイナミックバーンイン装置用ア
ダプタ・カード。 - 【請求項３】 バーンイン装置に設けられたバーンイン
カード接続用のコネクタに、上記アダプタ・カードの入
力側コネクタを接続し、上記アダプタ・カードの出力側
コネクタにバーンインカードを接続し、該バーンインカ
ードに装着された半導体のバーンインを行うことを特徴
とする請求項１または請求項２のダイナミックバーンイ
ン装置用アダプタ・カード。 - 【請求項４】 バーンイン装置に設けられた信号発生器
が出力するクロツク信号と、上記信号発生器が出力する
バーンイン用の信号を、バーンイン槽内に収納されたバ
ーンインカードに装着された半導体装置に入力し、半導
体装置のバーンインを行うダイナミックバーンイン装置
であって、 上記信号発生器が出力するクロツク信号もしくは外部発
振器が出力するクロツク信号と、上記信号発生器が出力
するバーンイン信号が入力される入力側コネクタと、上
記バーンインカードのクロツク入力端子と、バーンイン
信号入力端子に接続される出力側コネクタと、 上記入力側コネクタのクロツク信号入力端子に接続さ
れ、該入力端子から入力されるクロツク信号を、該クロ
ツク信号より周波数の高いクロツク信号に変換するクロ
ツク信号変換回路と、 上記入力端子から入力される各バーンイン信号を上記ク
ロツク信号変換回路が発生するクロツク信号に同期させ
るための複数の遅延回路を備えたアダプタ・カードを設
け、 上記バーンイン装置のバックボードに、上記アダプタ・
カードの出力側コネクタが接続される第１のコネクタ
と、上記信号発生器が出力するクロック信号とバーンイ
ン信号を出力する第２のコネクタを設け、 上記アダプタ・カードの出力側コネクタを上記第１のコ
ネクタに接続し、 上記アダプタ・カードの入力側コネクタを上記第２のコ
ネクタに接続し、 上記第２のコネクタを介して、バックボードに設けられ
た信号発生器が出力するクロック信号と、バーンイン信
号をアダプタ・カードに入力し、 上記アダプタ・カードの出力側コネクタから出力される
クロツク信号およびバーンイン信号を上記第１のコネク
タおよび上記バックボードを介して、該バックボードに
設けられたバーンインカード接続用コネクタから出力す
ることを特徴とするダイナミックバーンイン装置。 - 【請求項５】 バーンイン装置のバックボードに設けら
れた信号発生器が出力するクロツク信号と、上記信号発
生器が出力するバーンイン用の信号を、バーンイン槽内
に収納されたバーンインカードに装着された半導体装置
に入力し、半導体装置のバーンインを行うダイナミック
バーンイン装置であって、 上記信号発生器が出力するクロツク信号もしくは外部発
振器が出力するクロツク信号と、上記信号発生器が出力
するバーンイン信号が入力される入力側コネクタと、上
記バーンインカードのクロツク入力端子と、バーンイン
信号入力端子に接続される出力側コネクタと、 上記入力側コネクタのクロツク信号入力端子に接続さ
れ、該入力端子から入力されるクロツク信号を、該クロ
ツク信号より周波数の高いクロツク信号に変換するクロ
ツク信号変換回路と、 上記入力端子から入力される各バーンイン信号を上記ク
ロツク信号変換回路が発生するクロツク信号に同期させ
るための複数の遅延回路を備えたアダプタ・カードを設
け、 また、上記バーンイン装置のバックボードに、上記アダ
プタ・カードの出力側コネクタが接続される第１のコネ
クタと、上記信号発生器が出力するクロック信号とバー
ンイン信号を出力する第２のコネクタを設け、 上記アダプタ・カードの出力側コネクタを上記第１のコ
ネクタに接続し、 上記第２のコネクタに、発振回路を備えた発振回路カー
ドを接続し、該発振回路カードの出力を上記アダプタ・
カードの入力側コネクタに接続し、 上記上記発振回路カードの発振回路が出力するクロック
信号と、第２のコネクタおよび上記発振回路カードを介
して供給されるバーンイン信号をアダプタ・カードに入
力し、 上記アダプタ・カードの出力側コネクタから出力される
クロツク信号およびバーンイン信号を上記第１のコネク
タおよび上記バックボードを介して、該バックボードに
設けられたバーンインカード接続用コネクタから出力す
ることを特徴とするダイナミックバーンイン装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002103603A JP4215443B2 (ja) | 2002-04-05 | 2002-04-05 | ダイナミックバーンイン装置用アダプタ・カードおよびダイナミックバーンイン装置 |
| US10/945,839 US6967495B2 (en) | 2002-04-05 | 2004-09-21 | Dynamic burn-in apparatus and adapter card for dynamic burn-in apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002103603A JP4215443B2 (ja) | 2002-04-05 | 2002-04-05 | ダイナミックバーンイン装置用アダプタ・カードおよびダイナミックバーンイン装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003302445A true JP2003302445A (ja) | 2003-10-24 |
| JP4215443B2 JP4215443B2 (ja) | 2009-01-28 |
Family
ID=29389329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002103603A Expired - Fee Related JP4215443B2 (ja) | 2002-04-05 | 2002-04-05 | ダイナミックバーンイン装置用アダプタ・カードおよびダイナミックバーンイン装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6967495B2 (ja) |
| JP (1) | JP4215443B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100800047B1 (ko) | 2007-09-14 | 2008-02-01 | 주식회사 두성기술 | 고속신호 인가가 가능한 반도체 칩 번인테스트 장치 |
| CN107782977A (zh) * | 2017-08-31 | 2018-03-09 | 苏州知声声学科技有限公司 | 多个usb数据采集卡输入信号延时测量装置及测量方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7915902B2 (en) * | 2006-10-18 | 2011-03-29 | Mongtage Technology Group Limited | Dynamic burn-in systems and apparatuses |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2001A (en) * | 1841-03-12 | Sawmill | ||
| JP2851354B2 (ja) | 1989-10-13 | 1999-01-27 | 富士通株式会社 | バーンイン回路を有する半導体装置 |
| JPH05258599A (ja) | 1991-11-12 | 1993-10-08 | Nec Corp | 半導体記憶装置 |
| JP3552774B2 (ja) | 1995-02-06 | 2004-08-11 | 富士通株式会社 | メモリ試験装置及びメモリ試験装置用アダプタ及びメモリ試験方法 |
| JPH10221411A (ja) | 1997-02-12 | 1998-08-21 | Hitachi Ltd | Ｌｓｉ付加回路 |
| US5794175A (en) * | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
| JP2001201533A (ja) | 2000-01-21 | 2001-07-27 | Mitsubishi Electric Corp | バーンイン回路内蔵半導体装置およびテスト方法 |
| TW518701B (en) * | 2000-04-19 | 2003-01-21 | Samsung Electronics Co Ltd | Interface board and method for testing semiconductor integrated circuit device by using the interface board |
| JP3645791B2 (ja) | 2000-05-29 | 2005-05-11 | エルピーダメモリ株式会社 | 同期型半導体記憶装置 |
| US6472895B2 (en) * | 2000-12-06 | 2002-10-29 | Advanced Micro Devices, Inc. | Method and system for adapting burn-in boards to multiple burn-in systems |
-
2002
- 2002-04-05 JP JP2002103603A patent/JP4215443B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-21 US US10/945,839 patent/US6967495B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100800047B1 (ko) | 2007-09-14 | 2008-02-01 | 주식회사 두성기술 | 고속신호 인가가 가능한 반도체 칩 번인테스트 장치 |
| CN107782977A (zh) * | 2017-08-31 | 2018-03-09 | 苏州知声声学科技有限公司 | 多个usb数据采集卡输入信号延时测量装置及测量方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4215443B2 (ja) | 2009-01-28 |
| US6967495B2 (en) | 2005-11-22 |
| US20050099197A1 (en) | 2005-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4812976B2 (ja) | レジスタ、メモリモジュール及びメモリシステム | |
| KR100813424B1 (ko) | 지연 라인 동기화 장치 및 방법 | |
| US7965568B2 (en) | Semiconductor integrated circuit device and method of testing same | |
| USRE46754E1 (en) | Integrated circuit for clock generation for memory devices | |
| JP2006331631A (ja) | 半導体メモリ装置及びその装置のデータの書き込み及び読み出し方法 | |
| JP3735696B2 (ja) | 半導体メモリ装置のテスト回路及びテスト方法 | |
| US7649802B2 (en) | Method for controlling time point for data output in synchronous memory device | |
| US7117404B2 (en) | Test circuit for testing a synchronous memory circuit | |
| JP2003302445A (ja) | ダイナミックバーンイン装置用アダプタ・カードおよびダイナミックバーンイン装置 | |
| JP2002245778A (ja) | 半導体装置 | |
| JPH11312400A (ja) | 半導体集積回路 | |
| JP4056236B2 (ja) | ダイナミック・バーンイン装置 | |
| JP4425260B2 (ja) | ダイナミックバーンイン装置 | |
| JP2002131394A (ja) | 半導体試験装置のテスト波形生成装置 | |
| JP4678471B2 (ja) | 均衡が取れたデュアルエッジでトリガーされたデータビットシフトの回路および方法 | |
| KR101004686B1 (ko) | 반도체 메모리 장치와 그의 구동 방법 | |
| JP3946033B2 (ja) | ダイナミックバーンイン装置用アダプタ・カード | |
| US6957373B2 (en) | Address generator for generating addresses for testing a circuit | |
| JP2006179144A (ja) | Ｉｃの高速試験方法及び装置 | |
| US20060107137A1 (en) | Chip testing methods and chips | |
| JP4246613B2 (ja) | メモリ試験方法 | |
| JP3719831B2 (ja) | 半導体記憶装置 | |
| JPH0391199A (ja) | メモリ回路 | |
| KR100656444B1 (ko) | 반도체 메모리 장치의 데이터 출력 회로 | |
| KR20050100457A (ko) | 동기식 디렘의 저주파수 동작을 위한 클럭 생성 장치 및방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |