JPH10221411A - Ｌｓｉ付加回路 - Google Patents
Ｌｓｉ付加回路Info
- Publication number
- JPH10221411A JPH10221411A JP9027478A JP2747897A JPH10221411A JP H10221411 A JPH10221411 A JP H10221411A JP 9027478 A JP9027478 A JP 9027478A JP 2747897 A JP2747897 A JP 2747897A JP H10221411 A JPH10221411 A JP H10221411A
- Authority
- JP
- Japan
- Prior art keywords
- tester
- test
- clock
- burn
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 テスタ/バーンイン装置の供給するクロック
周波数によらず高周波クロックでＬＳＩのテスト/バー
ンインを行うためのＬＳＩ内部の付加回路を提供する。 【解決手段】 テストモードを選択するためのモード選
択回路９、テスタ/バーンイン装置から供給されるクロ
ック周波数を任意の倍数に引き上げるクロックアップ回
路１０、テスタ/バーンイン装置から転送されるプログ
ラムを格納、実行し、テスト結果を格納するテストパタ
ン発生回路１１から構成される。
周波数によらず高周波クロックでＬＳＩのテスト/バー
ンインを行うためのＬＳＩ内部の付加回路を提供する。 【解決手段】 テストモードを選択するためのモード選
択回路９、テスタ/バーンイン装置から供給されるクロ
ック周波数を任意の倍数に引き上げるクロックアップ回
路１０、テスタ/バーンイン装置から転送されるプログ
ラムを格納、実行し、テスト結果を格納するテストパタ
ン発生回路１１から構成される。
Description
【０００１】
【発明の属する技術分野】本発明はＬＳＩ付加回路に関
する。
する。
【０００２】
【従来の技術】例えば日立製ＬＳＩ、ＨＤＬ２Ｄは動作
周波数が１４０〜１６０ＭＨｚであるが高周波テスト用
付加回路を持たないためＬＳＩテスト時の周波数はテス
タに依存している。
周波数が１４０〜１６０ＭＨｚであるが高周波テスト用
付加回路を持たないためＬＳＩテスト時の周波数はテス
タに依存している。
【０００３】
【発明が解決しようとする課題】従来のテスタからＬＳ
Ｉに供給されるクロックの周波数は、例えば、日立製テ
スタであるＬＳＬＴ−Ｙでは約４０ＭＨｚでありＬＳＩ
の実動作周波数、例えば、日立製ＬＳＩであるＨＤＬ２
Ｄの動作周波数１４０〜１６０ＭＨｚに対して低周波数
であるため、ＬＳＩの動作クロックに対するマージン不
足不良をテスタにより摘出しきれない。また、テスタ側
で高周波数に対応するには、配線の引き回しにより誘導
ノイズの影響を受けやすい点やテスタの開発はテストの
対象としているＬＳＩの前の世代までの技術でおこなう
点から困難である。
Ｉに供給されるクロックの周波数は、例えば、日立製テ
スタであるＬＳＬＴ−Ｙでは約４０ＭＨｚでありＬＳＩ
の実動作周波数、例えば、日立製ＬＳＩであるＨＤＬ２
Ｄの動作周波数１４０〜１６０ＭＨｚに対して低周波数
であるため、ＬＳＩの動作クロックに対するマージン不
足不良をテスタにより摘出しきれない。また、テスタ側
で高周波数に対応するには、配線の引き回しにより誘導
ノイズの影響を受けやすい点やテスタの開発はテストの
対象としているＬＳＩの前の世代までの技術でおこなう
点から困難である。
【０００４】また、ＬＳＩのバーンインは生産量を確保
するため、一度のバーンインで複数個実施するのが一般
的である。このため、従来技術でバーンイン中のテスト
を行うにはＬＳＩの個数分のテストパタンを入力し、結
果を同時に監視・判定する設備が必要となり、大掛かり
となることが予想される。
するため、一度のバーンインで複数個実施するのが一般
的である。このため、従来技術でバーンイン中のテスト
を行うにはＬＳＩの個数分のテストパタンを入力し、結
果を同時に監視・判定する設備が必要となり、大掛かり
となることが予想される。
【０００５】
【課題を解決するための手段】本発明はＬＳＩ内部にテ
スタからの供給周波数をＬＳＩの動作周波数まで上げる
ための回路とテストパタンを発生する回路を組み込み、
テスタ/バーンイン装置からあらかじめＬＳＩ内のテス
トパタン発生回路内のメモリ部に転送されるプログラム
を用いてテスタ/バーンイン装置側の動作速度によらず
ＬＳＩ動作周波数でテストを行う。
スタからの供給周波数をＬＳＩの動作周波数まで上げる
ための回路とテストパタンを発生する回路を組み込み、
テスタ/バーンイン装置からあらかじめＬＳＩ内のテス
トパタン発生回路内のメモリ部に転送されるプログラム
を用いてテスタ/バーンイン装置側の動作速度によらず
ＬＳＩ動作周波数でテストを行う。
【０００６】本発明によればあらかじめテスタ/バーン
イン装置から転送されるプログラムに従ってＬＳＩ内部
のテストパタン発生回路が動作し、テスタからの動作ク
ロック入力をＬＳＩの動作周波数まで上げたクロックに
同期したテストを行うことが可能となる。
イン装置から転送されるプログラムに従ってＬＳＩ内部
のテストパタン発生回路が動作し、テスタからの動作ク
ロック入力をＬＳＩの動作周波数まで上げたクロックに
同期したテストを行うことが可能となる。
【０００７】
【発明の実施の形態】以下、本発明の実施例を詳細に説
明する。図１は本発明をＬＳＩ内部に構成した場合のブ
ロック図であり、図２はテスト実行時のフローチャート
である。また、図３はバーンイン装置に適用する場合の
フローチャートである。
明する。図１は本発明をＬＳＩ内部に構成した場合のブ
ロック図であり、図２はテスト実行時のフローチャート
である。また、図３はバーンイン装置に適用する場合の
フローチャートである。
【０００８】図１で、１はＬＳＩであり、テスト/バー
ンイン実施時はテスタ/バーンイン装置２にクロック線
３、モード選択線４、クロック倍数線５、アドレスバス
/データバス６で接続されている。ＬＳＩ１はＬＳＩ内
部論理７とテスト用付加回路８で構成されている。ま
た、テスト用付加回路８はモード選択部９、クロックア
ップ回路１０、テストパタン発生回路１１で構成されて
いる。製品として使用する場合にはモード選択線４から
非選択の信号を送り、この場合、モード選択部９はクロ
ック線３からのクロックを直接ＬＳＩ内部論理７へ供給
する。
ンイン実施時はテスタ/バーンイン装置２にクロック線
３、モード選択線４、クロック倍数線５、アドレスバス
/データバス６で接続されている。ＬＳＩ１はＬＳＩ内
部論理７とテスト用付加回路８で構成されている。ま
た、テスト用付加回路８はモード選択部９、クロックア
ップ回路１０、テストパタン発生回路１１で構成されて
いる。製品として使用する場合にはモード選択線４から
非選択の信号を送り、この場合、モード選択部９はクロ
ック線３からのクロックを直接ＬＳＩ内部論理７へ供給
する。
【０００９】まず、図１を用いてテスト時の各部分の接
続を説明する。テストプログラムはテスタ/バーンイン
装置２からアドレスバス/データバス６を通してテスト
パタン発生回路１１へあらかじめ転送しておく。テスト
時にはテスタ/バーンイン装置はモード選択線４から選
択の信号を送る。これによりモード選択部９はクロック
アップ回路１０にクロック線３から供給されるクロック
を送る。クロックアップ回路１０ではテスタ/バーンイ
ン装置２からクロック倍数線５を通して送られてくる任
意の倍数値ｎによりクロック周波数を上げる。この時、
ＬＳＩ内部論理７へ供給されるクロック周波数はテスタ
/バーンイン装置２からクロック線３を通して供給する
クロック周波数ｆ[Ｈｚ]とすると、ｎ×ｆ[Ｈｚ]とな
る。テストパタン発生回路１１ではあらかじめ転送され
ていたテストプログラムが動作し、クロックアップ回路
１０で周波数を上げられたクロックに同期したテストパ
タンをＬＳＩ内部論理７へ供給する。テスト結果はテス
トパタン発生回路１１内のメモリ部にストアされ、アド
レスバス/データバス６を通してテスタ/バーンイン装置
２へ吸い上げる。
続を説明する。テストプログラムはテスタ/バーンイン
装置２からアドレスバス/データバス６を通してテスト
パタン発生回路１１へあらかじめ転送しておく。テスト
時にはテスタ/バーンイン装置はモード選択線４から選
択の信号を送る。これによりモード選択部９はクロック
アップ回路１０にクロック線３から供給されるクロック
を送る。クロックアップ回路１０ではテスタ/バーンイ
ン装置２からクロック倍数線５を通して送られてくる任
意の倍数値ｎによりクロック周波数を上げる。この時、
ＬＳＩ内部論理７へ供給されるクロック周波数はテスタ
/バーンイン装置２からクロック線３を通して供給する
クロック周波数ｆ[Ｈｚ]とすると、ｎ×ｆ[Ｈｚ]とな
る。テストパタン発生回路１１ではあらかじめ転送され
ていたテストプログラムが動作し、クロックアップ回路
１０で周波数を上げられたクロックに同期したテストパ
タンをＬＳＩ内部論理７へ供給する。テスト結果はテス
トパタン発生回路１１内のメモリ部にストアされ、アド
レスバス/データバス６を通してテスタ/バーンイン装置
２へ吸い上げる。
【００１０】次に図２を用いてテストシーケンスを説明
する。テストがスタートすると（ステップ１００）テス
タはＬＳＩへテストプログラムの転送を行う（１０
１）。転送が完了するとＬＳＩへ転送したプログラムを
起動する（１０２）。テスタはＬＳＩ側のテストプログ
ラムが終了するまではクロックのみを供給する。ＬＳＩ
側ではテストプログラムに従い、テストパタンをＬＳＩ
内部論理に供給する（１０３）。テストが終了すると結
果をテストパタン発生回路内のメモリにストアし（１０
４）、テストプログラムを終了する（１０５）。ＬＳＩ
側のテストプログラムが終了すると、テスタ側からテス
トパタン発生回路にストアされたテスト結果を吸い上げ
（１０６）、期待値と照合する（１０７）。別のテスト
を行うかどうかを判定し（１０８）、テストを行う場合
は別のテストプログラムを転送して（１０１）、一連の
動作を繰り返す。テストを終了する場合は期待値と照合
した結果を表示し（１０９）、テストを終了する（１１
０）。
する。テストがスタートすると（ステップ１００）テス
タはＬＳＩへテストプログラムの転送を行う（１０
１）。転送が完了するとＬＳＩへ転送したプログラムを
起動する（１０２）。テスタはＬＳＩ側のテストプログ
ラムが終了するまではクロックのみを供給する。ＬＳＩ
側ではテストプログラムに従い、テストパタンをＬＳＩ
内部論理に供給する（１０３）。テストが終了すると結
果をテストパタン発生回路内のメモリにストアし（１０
４）、テストプログラムを終了する（１０５）。ＬＳＩ
側のテストプログラムが終了すると、テスタ側からテス
トパタン発生回路にストアされたテスト結果を吸い上げ
（１０６）、期待値と照合する（１０７）。別のテスト
を行うかどうかを判定し（１０８）、テストを行う場合
は別のテストプログラムを転送して（１０１）、一連の
動作を繰り返す。テストを終了する場合は期待値と照合
した結果を表示し（１０９）、テストを終了する（１１
０）。
【００１１】また、図３を用いてテストを行いながらバ
ーンインをするシーケンスについて説明する。テストが
スタートすると（２００）、バーンイン装置はＬＳＩへ
テストプログラムとテスト結果の期待値の転送を行い
（２０１）、バーンインを開始する（２０２）。次にＬ
ＳＩへ転送したプログラムを起動する（２０３）。バー
ンイン装置はＬＳＩ側のテストプログラムが終了するま
ではクロックのみ供給する。ＬＳＩ側ではテストプログ
ラムに従い、テストパタンをＬＳＩ内部論理に供給する
（２０４）。テストが終了すると結果を期待値と照合し
た結果（１，０の１ｂｉｔ）をテストパタン発生回路内
のメモリにストアし（２０５）、テストプログラムを終
了する（２０６）。ＬＳＩ側のテストプログラムが終了
すると、バーンイン装置側からテストパタン発生回路に
ストアされたテスト結果を吸い上げ（２０７）、結果を
格納する（２０８）。バーンインが継続しているかを判
定し（２０９）、継続する場合はテストプログラムを再
起動して（２０３）、一連の動作を繰り返す。バーンイ
ンを終了する場合は格納している結果を表示し（２１
０）、テストを終了する（２１１）。
ーンインをするシーケンスについて説明する。テストが
スタートすると（２００）、バーンイン装置はＬＳＩへ
テストプログラムとテスト結果の期待値の転送を行い
（２０１）、バーンインを開始する（２０２）。次にＬ
ＳＩへ転送したプログラムを起動する（２０３）。バー
ンイン装置はＬＳＩ側のテストプログラムが終了するま
ではクロックのみ供給する。ＬＳＩ側ではテストプログ
ラムに従い、テストパタンをＬＳＩ内部論理に供給する
（２０４）。テストが終了すると結果を期待値と照合し
た結果（１，０の１ｂｉｔ）をテストパタン発生回路内
のメモリにストアし（２０５）、テストプログラムを終
了する（２０６）。ＬＳＩ側のテストプログラムが終了
すると、バーンイン装置側からテストパタン発生回路に
ストアされたテスト結果を吸い上げ（２０７）、結果を
格納する（２０８）。バーンインが継続しているかを判
定し（２０９）、継続する場合はテストプログラムを再
起動して（２０３）、一連の動作を繰り返す。バーンイ
ンを終了する場合は格納している結果を表示し（２１
０）、テストを終了する（２１１）。
【００１２】
【発明の効果】本発明によればＬＳＩテスタの供給クロ
ック周波数によらずＬＳＩの実動作周波数でテストを実
施することができ、動作周波数のマージン不足による不
足を摘出することが可能である。まだバーンイン中にも
実動作周波数でＬＳＩを動作、テストを行うことが可能
となる。
ック周波数によらずＬＳＩの実動作周波数でテストを実
施することができ、動作周波数のマージン不足による不
足を摘出することが可能である。まだバーンイン中にも
実動作周波数でＬＳＩを動作、テストを行うことが可能
となる。
【００１３】さらに、テストプログラムをＬＳＩ側へ転
送する形式をとっているので、柔軟なテストが可能であ
る。
送する形式をとっているので、柔軟なテストが可能であ
る。
【図１】本発明のＬＳＩのテスト用付加回路とＬＳＩの
内部論理、テスタ/バーンイン装置の接続関係の表すブ
ロック図。
内部論理、テスタ/バーンイン装置の接続関係の表すブ
ロック図。
【図２】本発明を用いてＬＳＩテスタでテストを行う場
合のテストシーケンスを表すフローチャート。
合のテストシーケンスを表すフローチャート。
【図３】本発明を用いてバーンイン装置でバーンイン中
のテストを行う場合のテストシーケンスを表すフローチ
ャート。
のテストを行う場合のテストシーケンスを表すフローチ
ャート。
１…ＬＳＩ、２…テスタ/バーンイン装置、８…ＬＳＩ
内部の付加回路、１０…クロックアップ回路、１１…テ
ストパタン発生回路。
内部の付加回路、１０…クロックアップ回路、１１…テ
ストパタン発生回路。
Claims (4)
- 【請求項１】ＬＳＩテスタからの供給クロックを任意の
周波数とするためのクロックアップ回路と、高周波クロ
ックでのテストに追従できプログラムによる動作が可能
な論理部と、プログラムやテスト結果を記憶するメモリ
部とで構成されるテストパタン発生回路からなり、上記
ＬＳＩの動作クロック周波数よりも低い周波数でのテス
タ/バーンイン装置を用いて高周波クロックでのテスト/
バーンインを行うことを特徴とするＬＳＩ付加回路。 - 【請求項２】請求項１において、上記テスタ/バーンイ
ン装置から転送されるプログラムにより高周波で上記Ｌ
ＳＩ内部のテスタ/バーンインを行い、その結果を上記
テストパターン発生回路の上記メモリ部に記憶し、上記
テスタ/バーンイン装置からテスト結果を読み出すこと
を可能とするＬＳＩ付加回路。 - 【請求項３】請求項１において、上記テスタ/バーンイ
ン装置から転送される上記テストパターンを上記クロッ
クアップ回路による上記高周波クロックと同期させて上
記ＬＳＩ内に送り、テスタ/バーンインを行い、その結
果を上記テストパターン発生回路の上記メモリ部に記憶
し、上記テスタ/バーンイン装置からテスト結果を読み
出すことを可能とするＬＳＩ付加回路。 - 【請求項４】請求項１において、上記テスタ/バーンイ
ン装置からプログラム及びテストの期待値を転送し、高
周波で上記ＬＳＩ内部のテスタ/バーンインを行い、テ
スト結果と期待値の一致/不一致を上記テストパターン
発生回路の上記メモリ部に記憶し、上記テスタ/バーン
イン装置から読み出すことを可能とするＬＳＩ付加回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9027478A JPH10221411A (ja) | 1997-02-12 | 1997-02-12 | Ｌｓｉ付加回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9027478A JPH10221411A (ja) | 1997-02-12 | 1997-02-12 | Ｌｓｉ付加回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10221411A true JPH10221411A (ja) | 1998-08-21 |
Family
ID=12222238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9027478A Pending JPH10221411A (ja) | 1997-02-12 | 1997-02-12 | Ｌｓｉ付加回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10221411A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6967495B2 (en) | 2002-04-05 | 2005-11-22 | Fujitsu Limited | Dynamic burn-in apparatus and adapter card for dynamic burn-in apparatus |
| US7023228B2 (en) | 2001-09-26 | 2006-04-04 | Fujitsu Limited | Dynamic burn-in method and apparatus |
-
1997
- 1997-02-12 JP JP9027478A patent/JPH10221411A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7023228B2 (en) | 2001-09-26 | 2006-04-04 | Fujitsu Limited | Dynamic burn-in method and apparatus |
| US6967495B2 (en) | 2002-04-05 | 2005-11-22 | Fujitsu Limited | Dynamic burn-in apparatus and adapter card for dynamic burn-in apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0342850A (ja) | 半導体集積回路装置 | |
| JPH0434109B2 (ja) | ||
| JPH09288153A (ja) | 半導体試験装置 | |
| JPH04278475A (ja) | 先読みパターン発生及びシミュレーションの方法及びシステム | |
| JP3871384B2 (ja) | 半導体メモリ試験装置用不良解析メモリ | |
| JP2001311766A (ja) | 半導体デバイス試験装置及び試験方法 | |
| US20060041807A1 (en) | Integrated circuit | |
| JPH10221411A (ja) | Ｌｓｉ付加回路 | |
| JP2000046916A (ja) | パタンデータ転送回路 | |
| JP2002214307A (ja) | 半導体試験装置及びその半導体試験方法 | |
| JPH0587890A (ja) | 半導体集積回路 | |
| JPH10253707A (ja) | 集積回路試験装置 | |
| JP2000081467A (ja) | 半導体試験装置の実行手順制御方式 | |
| US6795945B2 (en) | Method and arrangement for testing digital circuits | |
| JPH0921846A (ja) | 検査装置 | |
| JP2001004705A (ja) | 半導体デバイス試験装置及び試験方法 | |
| JP2720761B2 (ja) | 半導体集積回路試験装置 | |
| JPH08237141A (ja) | シリアル／パラレル変換装置 | |
| US6295239B1 (en) | Control apparatus for testing a random access memory | |
| JP2903890B2 (ja) | Ｉｃテスタ | |
| JP2000046918A (ja) | 半導体試験装置およびこれを用いた半導体試験方法 | |
| JP2000097994A (ja) | 半導体試験装置 | |
| JP2000088922A (ja) | 半導体集積回路検査装置 | |
| JP2933028B2 (ja) | 半導体集積回路検査装置 | |
| JP2004053411A (ja) | Ｉｃテスタ及びｉｃのテスト方法 |