JP2001201533A - バーンイン回路内蔵半導体装置およびテスト方法 - Google Patents
バーンイン回路内蔵半導体装置およびテスト方法Info
- Publication number
- JP2001201533A JP2001201533A JP2000012780A JP2000012780A JP2001201533A JP 2001201533 A JP2001201533 A JP 2001201533A JP 2000012780 A JP2000012780 A JP 2000012780A JP 2000012780 A JP2000012780 A JP 2000012780A JP 2001201533 A JP2001201533 A JP 2001201533A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- block
- semiconductor device
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 実使用に見合ったスクリーニングを行えるバ
ーンイン回路内蔵半導体装置およびテスト方法を得る 【解決手段】 半導体装置を構成する各ブロック１ａ，
１ｂ，１ｃ，…にバーンイン用信号を印加するようにし
たものにおいて、前記バーンイン用信号につき、各ブロ
ック１ａ，１ｂ，１ｃ，…毎に異なる発振周波数を設定
できるようにするため、半導体装置を構成する各ブロッ
ク１ａ，１ｂ，１ｃ，…毎にダイナミックバーンイン用
の発振回路２ａ，２ｂ，２ｃ，…を内蔵するようにし
た。
ーンイン回路内蔵半導体装置およびテスト方法を得る 【解決手段】 半導体装置を構成する各ブロック１ａ，
１ｂ，１ｃ，…にバーンイン用信号を印加するようにし
たものにおいて、前記バーンイン用信号につき、各ブロ
ック１ａ，１ｂ，１ｃ，…毎に異なる発振周波数を設定
できるようにするため、半導体装置を構成する各ブロッ
ク１ａ，１ｂ，１ｃ，…毎にダイナミックバーンイン用
の発振回路２ａ，２ｂ，２ｃ，…を内蔵するようにし
た。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の信
頼性をより向上させ、かつ、信頼性を保証するためのス
クリーニングコストを低減するための、バーンイン回路
内蔵半導体装置に関するものである。
頼性をより向上させ、かつ、信頼性を保証するためのス
クリーニングコストを低減するための、バーンイン回路
内蔵半導体装置に関するものである。
【０００２】
【従来の技術】従来の、選別テストとしての半導体スク
リーニング手法においては、多数のデバイスを搭載した
バーンイン基板を高温チャンバーに実装し、実動作より
高めの電圧を印加した状態で、動作クロックを外部から
印加した状態、あるいは、スタティック状態で、数時間
から数十時間ストレスを印加し続けることで、不良サン
プルをリジェクトしていた。
リーニング手法においては、多数のデバイスを搭載した
バーンイン基板を高温チャンバーに実装し、実動作より
高めの電圧を印加した状態で、動作クロックを外部から
印加した状態、あるいは、スタティック状態で、数時間
から数十時間ストレスを印加し続けることで、不良サン
プルをリジェクトしていた。
【０００３】従来の手法では、処理能力を上げるため、
多数個のデバイスを同一バーンイン基板上に実装してお
り、外部クロックで駆動しなければならない負荷容量が
大きく、外部から入力できるクロックは、周波数の低い
クロックしか入力できなかった。そのため、バーンイン
中のデバイスの動作は、実使用条件に比べ非常に遅いも
ので、潜在する初期不良を、実動作に近い形で加速する
という意味においては、不十分であった。
多数個のデバイスを同一バーンイン基板上に実装してお
り、外部クロックで駆動しなければならない負荷容量が
大きく、外部から入力できるクロックは、周波数の低い
クロックしか入力できなかった。そのため、バーンイン
中のデバイスの動作は、実使用条件に比べ非常に遅いも
ので、潜在する初期不良を、実動作に近い形で加速する
という意味においては、不十分であった。
【０００４】また、従来のバーンイン手法では、多くの
機能を搭載したマイクロコンピュータ（以下、マイコン
という）等においては、各ブロック毎で、実動作頻度が
異なることを十分考慮されていなかったため、各ブロッ
ク毎の、適正なスクリーニングが施されていない可能性
があった。
機能を搭載したマイクロコンピュータ（以下、マイコン
という）等においては、各ブロック毎で、実動作頻度が
異なることを十分考慮されていなかったため、各ブロッ
ク毎の、適正なスクリーニングが施されていない可能性
があった。
【０００５】更に、バーンイン電圧が外部印加電圧でデ
バイスの内部電圧が一意的に規定されるため、バーンイ
ン電圧も、各ブロック毎に詳細に設定できない問題があ
り、スクリーニングの効率と、ブロック毎のスクリーニ
ング精度のあわせ込みが十分ではなかった。
バイスの内部電圧が一意的に規定されるため、バーンイ
ン電圧も、各ブロック毎に詳細に設定できない問題があ
り、スクリーニングの効率と、ブロック毎のスクリーニ
ング精度のあわせ込みが十分ではなかった。
【０００６】
【発明が解決しようとする課題】この発明は、実使用に
見合ったスクリーニングを行えるバーンイン回路内蔵半
導体装置およびテスト方法を得ようとするものである。
見合ったスクリーニングを行えるバーンイン回路内蔵半
導体装置およびテスト方法を得ようとするものである。
【０００７】
【課題を解決するための手段】第１の発明に係るバーン
イン回路内蔵半導体装置では、半導体装置を構成する各
ブロックにバーンイン用信号を印加するようにしたもの
において、前記バーンイン用信号につき、各ブロック毎
に異なる発振周波数を設定できるようにしたものであ
る。
イン回路内蔵半導体装置では、半導体装置を構成する各
ブロックにバーンイン用信号を印加するようにしたもの
において、前記バーンイン用信号につき、各ブロック毎
に異なる発振周波数を設定できるようにしたものであ
る。
【０００８】第２の発明に係るバーンイン回路内蔵半導
体装置では、半導体装置を構成する各ブロック毎にダイ
ナミックバーンイン用の発振回路を内蔵したものであ
る。
体装置では、半導体装置を構成する各ブロック毎にダイ
ナミックバーンイン用の発振回路を内蔵したものであ
る。
【０００９】第３の発明に係るバーンイン回路内蔵半導
体装置では、半導体装置を構成する各ブロックに分周器
を介してバーンイン用信号を印加するようにしたものに
おいて、前記バーンイン用信号につき、各ブロック毎に
分周比を設定することにより、各ブロック毎に異なる発
振周波数を設定できるようにしたものである。
体装置では、半導体装置を構成する各ブロックに分周器
を介してバーンイン用信号を印加するようにしたものに
おいて、前記バーンイン用信号につき、各ブロック毎に
分周比を設定することにより、各ブロック毎に異なる発
振周波数を設定できるようにしたものである。
【００１０】第４の発明に係るバーンイン回路内蔵半導
体装置では、ポートからの入力によるモード設定によ
り、ブロック毎の分周比の設定を行えるようにしたもの
である。
体装置では、ポートからの入力によるモード設定によ
り、ブロック毎の分周比の設定を行えるようにしたもの
である。
【００１１】第５の発明に係るバーンイン回路内蔵半導
体装置では、半導体装置を構成する各ブロックにバーン
イン用信号を印加するようにしたものにおいて、前記バ
ーンイン用信号につき、各ブロック毎に異なるバーンイ
ン電圧を設定できるようにしたものである。
体装置では、半導体装置を構成する各ブロックにバーン
イン用信号を印加するようにしたものにおいて、前記バ
ーンイン用信号につき、各ブロック毎に異なるバーンイ
ン電圧を設定できるようにしたものである。
【００１２】第６の発明に係るバーンイン回路内蔵半導
体装置では、各ブロックにバーンイン用高電圧発生回路
を設けることにより、各ブロック毎にバーンイン電圧を
設定できるようにしたものである。
体装置では、各ブロックにバーンイン用高電圧発生回路
を設けることにより、各ブロック毎にバーンイン電圧を
設定できるようにしたものである。
【００１３】第７の発明に係るバーンイン回路内蔵半導
体装置では、ポートからの入力によるモード設定によ
り、各ブロックに印加するバーンイン電圧の値を設定で
きるようにしたものである。
体装置では、ポートからの入力によるモード設定によ
り、各ブロックに印加するバーンイン電圧の値を設定で
きるようにしたものである。
【００１４】第８の発明に係るバーンイン回路内蔵半導
体装置では、半導体装置を構成する各ブロックにバーン
イン用信号を印加するようにしたものにおいて、前記バ
ーンイン用信号につき、各ブロック毎に異なる発振周波
数および異なるバーンイン電圧を設定できるようにした
ものである。
体装置では、半導体装置を構成する各ブロックにバーン
イン用信号を印加するようにしたものにおいて、前記バ
ーンイン用信号につき、各ブロック毎に異なる発振周波
数および異なるバーンイン電圧を設定できるようにした
ものである。
【００１５】第９の発明に係るバーンイン回路内蔵半導
体装置では、半導体装置を構成する各ブロック毎にダイ
ナミックバーンイン用の発振回路およびバーンイン用高
電圧発生回路を内蔵したものである。
体装置では、半導体装置を構成する各ブロック毎にダイ
ナミックバーンイン用の発振回路およびバーンイン用高
電圧発生回路を内蔵したものである。
【００１６】第１１の発明に係るバーンイン回路内蔵半
導体装置では、半導体装置を構成する各ブロックに分周
器およびバーンイン用高電圧発生回路を介してバーンイ
ン用信号を印加するようにしたものにおいて、前記バー
ンイン用信号につき、各ブロック毎に分周比およびバー
ンイン電圧を設定することにより、各ブロック毎に異な
る発振周波数を設定できるようにしたものである。
導体装置では、半導体装置を構成する各ブロックに分周
器およびバーンイン用高電圧発生回路を介してバーンイ
ン用信号を印加するようにしたものにおいて、前記バー
ンイン用信号につき、各ブロック毎に分周比およびバー
ンイン電圧を設定することにより、各ブロック毎に異な
る発振周波数を設定できるようにしたものである。
【００１７】第１１の発明に係るバーンイン回路内蔵半
導体装置では、ポートからの入力によるモード設定によ
り、ブロック毎の分周比およびバーンイン電圧の設定を
行えるようにしたものである。
導体装置では、ポートからの入力によるモード設定によ
り、ブロック毎の分周比およびバーンイン電圧の設定を
行えるようにしたものである。
【００１８】第１２の発明に係るテスト方法では、半導
体装置を構成する各ブロックにバーンイン用信号を印加
して選別テストを行うにあたり、各ブロック毎に異なる
発振周波数を有するバーンイン用信号を印加するように
したものである。
体装置を構成する各ブロックにバーンイン用信号を印加
して選別テストを行うにあたり、各ブロック毎に異なる
発振周波数を有するバーンイン用信号を印加するように
したものである。
【００１９】第１３の発明に係るテスト方法では、半導
体装置を構成する各ブロックにバーンイン用信号を印加
して選別テストを行うにあたり、各ブロック毎に異なる
発振周波数を有するバーンイン用信号を各ブロックに同
期状態で印加するようにしたものである。
体装置を構成する各ブロックにバーンイン用信号を印加
して選別テストを行うにあたり、各ブロック毎に異なる
発振周波数を有するバーンイン用信号を各ブロックに同
期状態で印加するようにしたものである。
【００２０】第１４の発明に係るテスト方法では、半導
体装置を構成する各ブロックにバーンイン用信号を印加
して選別テストを行うにあたり、各ブロック毎に異なる
バーンイン電圧を有するバーンイン用信号を印加するよ
うにしたものである。
体装置を構成する各ブロックにバーンイン用信号を印加
して選別テストを行うにあたり、各ブロック毎に異なる
バーンイン電圧を有するバーンイン用信号を印加するよ
うにしたものである。
【００２１】第１５の発明に係るテスト方法では、半導
体装置を構成する各ブロックにバーンイン用信号を印加
して選別テストを行うにあたり、各ブロック毎に異なる
発振周波数および異なるバーンイン電圧を有するバーン
イン用信号を印加するようにしたものである。
体装置を構成する各ブロックにバーンイン用信号を印加
して選別テストを行うにあたり、各ブロック毎に異なる
発振周波数および異なるバーンイン電圧を有するバーン
イン用信号を印加するようにしたものである。
【００２２】
【発明の実施の形態】実施の形態１．この発明による実
施の形態１を、図１ないし図６について説明する。図１
ないし図４は、この発明による実施の形態における基本
構成に係るものである。図１は、この発明による実施の
形態における基本構成の模式図を示すものである。図２
および図３は、この発明による実施の形態における発振
器の構成を示す接続図である。図４は、この発明による
実施の形態におけるＰＬＬ回路の基本回路構成を示すブ
ロック図である。
施の形態１を、図１ないし図６について説明する。図１
ないし図４は、この発明による実施の形態における基本
構成に係るものである。図１は、この発明による実施の
形態における基本構成の模式図を示すものである。図２
および図３は、この発明による実施の形態における発振
器の構成を示す接続図である。図４は、この発明による
実施の形態におけるＰＬＬ回路の基本回路構成を示すブ
ロック図である。
【００２３】図において、１はデバイス本体、２はバー
ンイン用に搭載された発振器である。発振器２として
は、図２（ａ）および図２（ｂ）のようなゲートとＣＲ
を用いた発振器や、図３のようなリングオシレータ等が
ある。発振器２としては、電源のみで発振するものが理
想であるが、図４のＰＬＬ回路等のような、外部発振周
波数を逓倍する回路を搭載することも可能であり、現状
の非常に低い周波数のバーンインクロックを用いて、内
部で高速に動かすことも可能である。
ンイン用に搭載された発振器である。発振器２として
は、図２（ａ）および図２（ｂ）のようなゲートとＣＲ
を用いた発振器や、図３のようなリングオシレータ等が
ある。発振器２としては、電源のみで発振するものが理
想であるが、図４のＰＬＬ回路等のような、外部発振周
波数を逓倍する回路を搭載することも可能であり、現状
の非常に低い周波数のバーンインクロックを用いて、内
部で高速に動かすことも可能である。
【００２４】このようなバーンイン用発振器を搭載する
ことで、従来、実動作に比べ、非常に遅くしか動作させ
ていなかったデバイスを、高速に動作させることが可能
であり、実動作モードに近い形で、より効率よく初期不
良のスクリーニングができるようになる。
ことで、従来、実動作に比べ、非常に遅くしか動作させ
ていなかったデバイスを、高速に動作させることが可能
であり、実動作モードに近い形で、より効率よく初期不
良のスクリーニングができるようになる。
【００２５】図５および図６は、上述の図１ないし図４
に示した基本構成をもとに構成された、この発明による
実施の形態１における全体構成を示すものである。図５
は、この発明による実施の形態１における全体構成を示
す模式図である。図６は、この発明による実施の形態１
における回路構成を示すブロック図である。
に示した基本構成をもとに構成された、この発明による
実施の形態１における全体構成を示すものである。図５
は、この発明による実施の形態１における全体構成を示
す模式図である。図６は、この発明による実施の形態１
における回路構成を示すブロック図である。
【００２６】図において、１ａ，１ｂ，１ｃ，…は、そ
れぞれデバイス本体１における機能ブロックを構成する
ランダムロジック部（１），（２），（３），…，
（ｎ）、１ｘは、同じくデバイス本体１における機能ブ
ロックを構成する他のブロックである。２ａ，２ｂ，２
ｃ，…は、デバイス本体１における機能ブロックを構成
するランダムロジック部１ａ，１ｂ，１ｃ，…にそれぞ
れ異なる発振周波数のバーンイン用信号を印加すること
ができるバーンイン用発振器（１），（２），（３），
…，（ｎ）である。
れぞれデバイス本体１における機能ブロックを構成する
ランダムロジック部（１），（２），（３），…，
（ｎ）、１ｘは、同じくデバイス本体１における機能ブ
ロックを構成する他のブロックである。２ａ，２ｂ，２
ｃ，…は、デバイス本体１における機能ブロックを構成
するランダムロジック部１ａ，１ｂ，１ｃ，…にそれぞ
れ異なる発振周波数のバーンイン用信号を印加すること
ができるバーンイン用発振器（１），（２），（３），
…，（ｎ）である。
【００２７】図６に示すように、デバイス本体１におけ
る機能ブロックを構成するランダムロジック部１ａ，１
ｂ，１ｃ，…には、バーンイン用発振器２ａ，２ｂ，２
ｃ，…から、それぞれ異なる発振周波数ｆ１，ｆ２，ｆ
３，…，ｆｎのバーンイン用信号が各別に印加され、ラ
ンダムロジック部１ａ，１ｂ，１ｃ，…において、バー
ンイン用信号による選別テストとしてのスクリーニング
が行われる。
る機能ブロックを構成するランダムロジック部１ａ，１
ｂ，１ｃ，…には、バーンイン用発振器２ａ，２ｂ，２
ｃ，…から、それぞれ異なる発振周波数ｆ１，ｆ２，ｆ
３，…，ｆｎのバーンイン用信号が各別に印加され、ラ
ンダムロジック部１ａ，１ｂ，１ｃ，…において、バー
ンイン用信号による選別テストとしてのスクリーニング
が行われる。
【００２８】図５に示すバーンイン回路内蔵半導体装置
は、図２および図３で示したような発振器を、発振器２
ａ，２ｂ，２ｃ，…として各機能ブロック１ａ，１ｂ，
１ｃ，…毎に、搭載したものである。この場合、各機能
ブロック１ａ，１ｂ，１ｃ，…の実使用に見合ったスク
リーニングを実施するために、ブロック１ａ，１ｂ，１
ｃ，…毎に発振周波数を変えたものを搭載したものであ
る。各ブロック１ａ，１ｂ，１ｃ，…毎に異なる発振器
２ａ，２ｂ，２ｃ，…を持つことにより、各ブロック１
ａ，１ｂ，１ｃ，…毎の実使用に見合ったスクリーニン
グが可能になる。
は、図２および図３で示したような発振器を、発振器２
ａ，２ｂ，２ｃ，…として各機能ブロック１ａ，１ｂ，
１ｃ，…毎に、搭載したものである。この場合、各機能
ブロック１ａ，１ｂ，１ｃ，…の実使用に見合ったスク
リーニングを実施するために、ブロック１ａ，１ｂ，１
ｃ，…毎に発振周波数を変えたものを搭載したものであ
る。各ブロック１ａ，１ｂ，１ｃ，…毎に異なる発振器
２ａ，２ｂ，２ｃ，…を持つことにより、各ブロック１
ａ，１ｂ，１ｃ，…毎の実使用に見合ったスクリーニン
グが可能になる。
【００２９】このようなＦｒｅｅＲＵＮ的な動作を前提
とした、他ブロックとの同期を無視したクロックでは、
ランダムロジック回路部での適応が有効であると考えら
れる。このような同期を考慮しない場合、回路構成も簡
単になるため、面積的には、非常に小さい領域ですみ、
コストの低減に有効である。
とした、他ブロックとの同期を無視したクロックでは、
ランダムロジック回路部での適応が有効であると考えら
れる。このような同期を考慮しない場合、回路構成も簡
単になるため、面積的には、非常に小さい領域ですみ、
コストの低減に有効である。
【００３０】この発明による実施の形態１によれば、半
導体装置を構成する各ブロック１ａ，１ｂ，１ｃ，…に
バーンイン用信号を印加するようにしたものにおいて、
前記バーンイン用信号につき、各ブロック１ａ，１ｂ，
１ｃ，…毎に異なる発振周波数を設定できるようにする
ため、半導体装置を構成する各ブロック１ａ，１ｂ，１
ｃ，…毎にダイナミックバーンイン用の発振回路２ａ，
２ｂ，２ｃ，…を内蔵したので、各ブロック１ａ，１
ｂ，１ｃ，…毎に設けたダイナミックバーンイン用の発
振回路２ａ，２ｂ，２ｃ，…により、実使用に見合った
スクリーニングを行えるバーンイン回路内蔵半導体装置
を得ることができる。
導体装置を構成する各ブロック１ａ，１ｂ，１ｃ，…に
バーンイン用信号を印加するようにしたものにおいて、
前記バーンイン用信号につき、各ブロック１ａ，１ｂ，
１ｃ，…毎に異なる発振周波数を設定できるようにする
ため、半導体装置を構成する各ブロック１ａ，１ｂ，１
ｃ，…毎にダイナミックバーンイン用の発振回路２ａ，
２ｂ，２ｃ，…を内蔵したので、各ブロック１ａ，１
ｂ，１ｃ，…毎に設けたダイナミックバーンイン用の発
振回路２ａ，２ｂ，２ｃ，…により、実使用に見合った
スクリーニングを行えるバーンイン回路内蔵半導体装置
を得ることができる。
【００３１】また、この発明による実施の形態１によれ
ば、半導体装置を構成する各ブロックにバーンイン用信
号を印加して選別テストを行うにあたり、各ブロック毎
に異なる発振周波数を有するバーンイン用信号を印加す
るようにしたので、実使用に見合ったスクリーニングを
行えるテスト方法を得ることができる。
ば、半導体装置を構成する各ブロックにバーンイン用信
号を印加して選別テストを行うにあたり、各ブロック毎
に異なる発振周波数を有するバーンイン用信号を印加す
るようにしたので、実使用に見合ったスクリーニングを
行えるテスト方法を得ることができる。
【００３２】実施の形態２．この発明による実施の形態
２を、図７および図８について説明する。図７は、この
発明による実施の形態２における全体構成を示す模式図
である。図８は、この発明による実施の形態２における
回路構成を示すブロック図である。
２を、図７および図８について説明する。図７は、この
発明による実施の形態２における全体構成を示す模式図
である。図８は、この発明による実施の形態２における
回路構成を示すブロック図である。
【００３３】図において、１ａ，１ｂ，１ｃ，１ｄ，１
ｅ，１ｆ，１ｇ，…，１ｎは、それぞれデバイス本体１
を構成する機能ブロック、２は発振器、３は分周器、４
はバーンイン用クロックを供給するＰＬＬ回路、ＣＬＫ
は分周されたクロック信号である。
ｅ，１ｆ，１ｇ，…，１ｎは、それぞれデバイス本体１
を構成する機能ブロック、２は発振器、３は分周器、４
はバーンイン用クロックを供給するＰＬＬ回路、ＣＬＫ
は分周されたクロック信号である。
【００３４】図８に示すように、バーンイン用発振器２
には電圧印加が行われて、バーンイン用発振器２から分
周器３へ所定周波数を有するバーンイン用信号が供給さ
れる。また、ＰＬＬ回路４には外部から入力されるバー
ンインクロックが印加され、ＰＬＬ回路４から分周器３
へ分周用クロックが供給される。
には電圧印加が行われて、バーンイン用発振器２から分
周器３へ所定周波数を有するバーンイン用信号が供給さ
れる。また、ＰＬＬ回路４には外部から入力されるバー
ンインクロックが印加され、ＰＬＬ回路４から分周器３
へ分周用クロックが供給される。
【００３５】図７は、実施の形態１において図２および
図３で示したような発振器でつくられたクロックを用
い、各機能ブロックの実使用に見合ったスクリーニング
を実施するために、ブロック毎に分周器で適当に分周さ
れたクロックを設定したものである。この場合、他のモ
ジュールとの同期がとれるため、ＲＯＭやＲＡＭなどが
内蔵されているマイコン等においては、内蔵プログラム
での動作が容易になる。また、このような、同期がとれ
た、クロックを用いることにより、マイコンにおいて
は、ＣＰＵを用いて、様々なモードでのスクリーニング
が可能であり、より実使用に近いモードでのスクリーニ
ングが可能になる
図３で示したような発振器でつくられたクロックを用
い、各機能ブロックの実使用に見合ったスクリーニング
を実施するために、ブロック毎に分周器で適当に分周さ
れたクロックを設定したものである。この場合、他のモ
ジュールとの同期がとれるため、ＲＯＭやＲＡＭなどが
内蔵されているマイコン等においては、内蔵プログラム
での動作が容易になる。また、このような、同期がとれ
た、クロックを用いることにより、マイコンにおいて
は、ＣＰＵを用いて、様々なモードでのスクリーニング
が可能であり、より実使用に近いモードでのスクリーニ
ングが可能になる
【００３６】この発明による実施の形態２によれば、半
導体装置を構成する各ブロック１ａ，１ｂ，１ｃ，１
ｄ，１ｅ，１ｆ，１ｇ，…，１ｎに分周器３を介してバ
ーンイン用信号を印加するようにしたものにおいて、前
記バーンイン用信号につき、各ブロック１ａ，１ｂ，１
ｃ，１ｄ，１ｅ，１ｆ，１ｇ，…，１ｎ毎に分周比を設
定することにより、各ブロック１ａ，１ｂ，１ｃ，１
ｄ，１ｅ，１ｆ，１ｇ，…，１ｎ毎に異なる発振周波数
ｆ，ｆ／２，ｆ／３，…，ｆ／ｎを設定できるようにし
たので、各ブロック１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１
ｆ，１ｇ，…，１ｎ毎の分周比の設定により、実使用に
見合ったスクリーニングを行えるバーンイン回路内蔵半
導体装置を得ることができる。
導体装置を構成する各ブロック１ａ，１ｂ，１ｃ，１
ｄ，１ｅ，１ｆ，１ｇ，…，１ｎに分周器３を介してバ
ーンイン用信号を印加するようにしたものにおいて、前
記バーンイン用信号につき、各ブロック１ａ，１ｂ，１
ｃ，１ｄ，１ｅ，１ｆ，１ｇ，…，１ｎ毎に分周比を設
定することにより、各ブロック１ａ，１ｂ，１ｃ，１
ｄ，１ｅ，１ｆ，１ｇ，…，１ｎ毎に異なる発振周波数
ｆ，ｆ／２，ｆ／３，…，ｆ／ｎを設定できるようにし
たので、各ブロック１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１
ｆ，１ｇ，…，１ｎ毎の分周比の設定により、実使用に
見合ったスクリーニングを行えるバーンイン回路内蔵半
導体装置を得ることができる。
【００３７】また、この発明による実施の形態２によれ
ば、半導体装置を構成する各ブロックにバーンイン用信
号を印加して選別テストを行うにあたり、各ブロック毎
に異なる発振周波数を有するバーンイン用信号を各ブロ
ックに同期状態で印加するようにしたので、各ブロック
を同期させて実使用に見合ったスクリーニングを行える
テスト方法を得ることができる。
ば、半導体装置を構成する各ブロックにバーンイン用信
号を印加して選別テストを行うにあたり、各ブロック毎
に異なる発振周波数を有するバーンイン用信号を各ブロ
ックに同期状態で印加するようにしたので、各ブロック
を同期させて実使用に見合ったスクリーニングを行える
テスト方法を得ることができる。
【００３８】実施の形態３．この発明による実施の形態
３を、図９について説明する。図９は、この発明による
実施の形態３における回路構成を示すブロック図であ
る。
３を、図９について説明する。図９は、この発明による
実施の形態３における回路構成を示すブロック図であ
る。
【００３９】図において、１ａ，１ｂ，１ｃ，…，１ｎ
は、それぞれデバイス本体１を構成する機能ブロック、
２は発振器、３は分周器、４はＰＬＬ回路、５は外部か
らの入力を印加される入力ポート、ＣＬＫは分周された
クロック信号である。
は、それぞれデバイス本体１を構成する機能ブロック、
２は発振器、３は分周器、４はＰＬＬ回路、５は外部か
らの入力を印加される入力ポート、ＣＬＫは分周された
クロック信号である。
【００４０】図９に示すように、バーンイン用発振器２
には電圧印加が行われて、バーンイン用発振器２から分
周器３へ所定周波数を有するバーンイン用信号が供給さ
れる。また、ＰＬＬ回路４には外部から入力されるバー
ンインクロックが印加され、ＰＬＬ回路４から分周器３
へ分周用クロックが供給される。そして、ポート５に印
加される外部からの入力により、ブロック１ａ，１ｂ，
１ｃ，…，１ｎ毎のモード設定が行われ、ブロック１
ａ，１ｂ，１ｃ，…，１ｎには、それぞれ異なる周波数
ｆ，ｆ／２，ｆ／３，…，ｆ／ｎを持つバーンイン用信
号が供給される。
には電圧印加が行われて、バーンイン用発振器２から分
周器３へ所定周波数を有するバーンイン用信号が供給さ
れる。また、ＰＬＬ回路４には外部から入力されるバー
ンインクロックが印加され、ＰＬＬ回路４から分周器３
へ分周用クロックが供給される。そして、ポート５に印
加される外部からの入力により、ブロック１ａ，１ｂ，
１ｃ，…，１ｎ毎のモード設定が行われ、ブロック１
ａ，１ｂ，１ｃ，…，１ｎには、それぞれ異なる周波数
ｆ，ｆ／２，ｆ／３，…，ｆ／ｎを持つバーンイン用信
号が供給される。
【００４１】図９では、実施の形態２で示した分周器を
持ったバーンイン用発信器を搭載したマイコンにおい
て、ブロック毎の分周比を、外部からの入力により、モ
ード設定できるようにしたものである。外部から分周比
を自由に設定できるようになると、プロセス的にマージ
ンが無いブロックや、信頼性的に厳しいブロックなどを
選択的にスクリーニングの強化が可能になり、より、効
率的なスクリーニングが可能になる。
持ったバーンイン用発信器を搭載したマイコンにおい
て、ブロック毎の分周比を、外部からの入力により、モ
ード設定できるようにしたものである。外部から分周比
を自由に設定できるようになると、プロセス的にマージ
ンが無いブロックや、信頼性的に厳しいブロックなどを
選択的にスクリーニングの強化が可能になり、より、効
率的なスクリーニングが可能になる。
【００４２】この発明による実施の形態３によれば、半
導体装置を構成する各ブロック１ａ，１ｂ，１ｃ，…，
１ｎに分周器を介してバーンイン用信号を印加するよう
にしたものにおいて、前記バーンイン用信号につき、各
ブロック１ａ，１ｂ，１ｃ，…，１ｎ毎に分周比を設定
することにより、各ブロック毎に異なる発振周波数を設
定できるようにするとともに、ポート５からの入力によ
るモード設定により、ブロック１ａ，１ｂ，１ｃ，…，
１ｎ毎の分周比の設定を行えるようにしたので、ポート
５からの入力によるモード設定により、実使用に見合っ
たスクリーニングを行えるバーンイン回路内蔵半導体装
置を得ることができる。
導体装置を構成する各ブロック１ａ，１ｂ，１ｃ，…，
１ｎに分周器を介してバーンイン用信号を印加するよう
にしたものにおいて、前記バーンイン用信号につき、各
ブロック１ａ，１ｂ，１ｃ，…，１ｎ毎に分周比を設定
することにより、各ブロック毎に異なる発振周波数を設
定できるようにするとともに、ポート５からの入力によ
るモード設定により、ブロック１ａ，１ｂ，１ｃ，…，
１ｎ毎の分周比の設定を行えるようにしたので、ポート
５からの入力によるモード設定により、実使用に見合っ
たスクリーニングを行えるバーンイン回路内蔵半導体装
置を得ることができる。
【００４３】実施の形態４．この発明による実施の形態
４を、図１０ないし図１３について説明する。図１０
は、この発明による実施の形態４における全体構成を示
す模式図である。図１１は、この発明による実施の形態
４における回路構成の例を示すブロック図である。図１
２は、この発明による実施の形態４における回路構成の
他の例を示すブロック図である。図１３はこの発明によ
る実施の形態４におけるバーンイン用高電圧発生回路の
例を示す接続図である。
４を、図１０ないし図１３について説明する。図１０
は、この発明による実施の形態４における全体構成を示
す模式図である。図１１は、この発明による実施の形態
４における回路構成の例を示すブロック図である。図１
２は、この発明による実施の形態４における回路構成の
他の例を示すブロック図である。図１３はこの発明によ
る実施の形態４におけるバーンイン用高電圧発生回路の
例を示す接続図である。
【００４４】図において、１ａ，１ｂ，１ｃ，１ｄ，１
ｅ，１ｆ，１ｇ，…，１ｘは、それぞれデバイス本体１
における機能ブロック、２はバーンイン用発振器、３は
分周器、６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ，６ｇ，
…，６ｘは、バーンイン用高電圧発生回路としてのＶＰ
Ｐ発生回路である。
ｅ，１ｆ，１ｇ，…，１ｘは、それぞれデバイス本体１
における機能ブロック、２はバーンイン用発振器、３は
分周器、６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ，６ｇ，
…，６ｘは、バーンイン用高電圧発生回路としてのＶＰ
Ｐ発生回路である。
【００４５】図１１に示すように、バーンイン用発振器
２には電圧印加が行われて、バーンイン用発振器２から
分周器３へ所定周波数を有するバーンイン用信号が供給
される。また、ＰＬＬ回路４には外部から入力されるバ
ーンインクロックが印加され、ＰＬＬ回路４から分周器
３へ分周用クロックが供給される。そして、ブロック１
ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘには、それ
ぞれ周波数ｆ，ｆ／２，ｆ／３，…，ｆ／ｎを持つバー
ンイン用信号が供給される。さらに、分周器３とブロッ
ク１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘとの間
には、バーンイン用高電圧発生回路としてのＶＰＰ発生
回路６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ，６ｇ，…，
６ｘがそれぞれ接続され、バーンイン用高電圧としての
バーンインＶＰＰ電圧ＶＰＰ１，ＶＰＰ２，ＶＰＰ３，
…，ＶＰＰｎがブロック１ａ，１ｂ，１ｃ，…，１ｎ，
１ｍ，…，１ｘに印加される。
２には電圧印加が行われて、バーンイン用発振器２から
分周器３へ所定周波数を有するバーンイン用信号が供給
される。また、ＰＬＬ回路４には外部から入力されるバ
ーンインクロックが印加され、ＰＬＬ回路４から分周器
３へ分周用クロックが供給される。そして、ブロック１
ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘには、それ
ぞれ周波数ｆ，ｆ／２，ｆ／３，…，ｆ／ｎを持つバー
ンイン用信号が供給される。さらに、分周器３とブロッ
ク１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘとの間
には、バーンイン用高電圧発生回路としてのＶＰＰ発生
回路６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ，６ｇ，…，
６ｘがそれぞれ接続され、バーンイン用高電圧としての
バーンインＶＰＰ電圧ＶＰＰ１，ＶＰＰ２，ＶＰＰ３，
…，ＶＰＰｎがブロック１ａ，１ｂ，１ｃ，…，１ｎ，
１ｍ，…，１ｘに印加される。
【００４６】図１０では、各ブロック１ａ，１ｂ，１
ｃ，…，１ｎ，１ｍ，…，１ｘにバーンイン用高電圧発
生回路としてのＶＰＰ発生回路６ａ，６ｂ，６ｃ，６
ｄ，６ｅ，６ｆ，６ｇ，…，６ｘを設け、各ブロック１
ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘ毎にバーン
イン電圧を変え、実使用に見合ったスクリーニングを可
能にしたものである。バーンイン電圧ＶＰＰ１，ＶＰＰ
２，ＶＰＰ３，…，ＶＰＰｎをブロック１ａ，１ｂ，１
ｃ，…，１ｎ，１ｍ，…，１ｘ毎に設定することによ
り、各ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，
…，１ｘ毎の実使用に見合ったスクリーニングが可能に
なる。
ｃ，…，１ｎ，１ｍ，…，１ｘにバーンイン用高電圧発
生回路としてのＶＰＰ発生回路６ａ，６ｂ，６ｃ，６
ｄ，６ｅ，６ｆ，６ｇ，…，６ｘを設け、各ブロック１
ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘ毎にバーン
イン電圧を変え、実使用に見合ったスクリーニングを可
能にしたものである。バーンイン電圧ＶＰＰ１，ＶＰＰ
２，ＶＰＰ３，…，ＶＰＰｎをブロック１ａ，１ｂ，１
ｃ，…，１ｎ，１ｍ，…，１ｘ毎に設定することによ
り、各ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，
…，１ｘ毎の実使用に見合ったスクリーニングが可能に
なる。
【００４７】ＶＰＰ発生回路の構成例として、図１１，
図１２に示すようなものがある。図１１は、ＶＰＰ発生
回路が、動作クロック周波数に依存するため、あらかじ
め、分周したクロックを高圧発生回路に入力した例であ
る。図１２は、各機能ブロック毎に、異なる特性のＶＰ
Ｐ発生回路を設け、動作クロックは同一のものを用いた
例である。ＶＰＰ発生回路自体の例としては、図１３に
示すようなものがある。
図１２に示すようなものがある。図１１は、ＶＰＰ発生
回路が、動作クロック周波数に依存するため、あらかじ
め、分周したクロックを高圧発生回路に入力した例であ
る。図１２は、各機能ブロック毎に、異なる特性のＶＰ
Ｐ発生回路を設け、動作クロックは同一のものを用いた
例である。ＶＰＰ発生回路自体の例としては、図１３に
示すようなものがある。
【００４８】この発明による実施の形態４によれば、各
ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘ
にバーンイン用高電圧発生回路６ａ，６ｂ，６ｃ，６
ｄ，６ｅ，６ｆ，６ｇ，…，６ｘを設けることにより、
各ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１
ｘ毎に異なるバーンイン電圧ＶＰＰ１，ＶＰＰ２，ＶＰ
Ｐ３，…，ＶＰＰｎを設定できるようにしたので、各ブ
ロック１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，
…，１ｎ毎のバーンイン電圧ＶＰＰ１，ＶＰＰ２，ＶＰ
Ｐ３，…，ＶＰＰｎの設定により、実使用に見合ったス
クリーニングを行えるバーンイン回路内蔵半導体装置を
得ることができる。
ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘ
にバーンイン用高電圧発生回路６ａ，６ｂ，６ｃ，６
ｄ，６ｅ，６ｆ，６ｇ，…，６ｘを設けることにより、
各ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１
ｘ毎に異なるバーンイン電圧ＶＰＰ１，ＶＰＰ２，ＶＰ
Ｐ３，…，ＶＰＰｎを設定できるようにしたので、各ブ
ロック１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，
…，１ｎ毎のバーンイン電圧ＶＰＰ１，ＶＰＰ２，ＶＰ
Ｐ３，…，ＶＰＰｎの設定により、実使用に見合ったス
クリーニングを行えるバーンイン回路内蔵半導体装置を
得ることができる。
【００４９】また、この発明による実施の形態４によれ
ば、半導体装置を構成する各ブロック１ａ，１ｂ，１
ｃ，…，１ｎ，１ｍ，…，１ｘにバーンイン信号を印加
して選別テストを行うにあたり、各ブロック１ａ，１
ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘ毎に異なるバーン
イン電圧ＶＰＰ１，ＶＰＰ２，ＶＰＰ３，…，ＶＰＰｎ
を有するバーンイン信号を印加するようにしたので、各
ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘ
毎の異なるバーンイン電圧ＶＰＰ１，ＶＰＰ２，ＶＰＰ
３，…，ＶＰＰｎを有するバーンイン信号の印加によ
り、実使用に見合ったスクリーニングを行えるテスト方
法を得ることができる。
ば、半導体装置を構成する各ブロック１ａ，１ｂ，１
ｃ，…，１ｎ，１ｍ，…，１ｘにバーンイン信号を印加
して選別テストを行うにあたり、各ブロック１ａ，１
ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘ毎に異なるバーン
イン電圧ＶＰＰ１，ＶＰＰ２，ＶＰＰ３，…，ＶＰＰｎ
を有するバーンイン信号を印加するようにしたので、各
ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘ
毎の異なるバーンイン電圧ＶＰＰ１，ＶＰＰ２，ＶＰＰ
３，…，ＶＰＰｎを有するバーンイン信号の印加によ
り、実使用に見合ったスクリーニングを行えるテスト方
法を得ることができる。
【００５０】実施の形態５．この発明による実施の形態
５を、図１４について説明する。図１４は、この発明に
よる実施の形態５における回路構成を示すブロック図で
ある。
５を、図１４について説明する。図１４は、この発明に
よる実施の形態５における回路構成を示すブロック図で
ある。
【００５１】図において、１ａ，１ｂ，１ｃ，…，１
ｎ，１ｍ，…，１ｘは、それぞれデバイス本体１におけ
る機能ブロック、２はバーンイン用発振器、３は分周
器、４はＰＬＬ回路、５は外部からの入力を印加される
ポート、６ａ，６ｂ，６ｃ，…，６ｎは、バーンイン用
高電圧発生回路としてのＶＰＰ発生回路である。
ｎ，１ｍ，…，１ｘは、それぞれデバイス本体１におけ
る機能ブロック、２はバーンイン用発振器、３は分周
器、４はＰＬＬ回路、５は外部からの入力を印加される
ポート、６ａ，６ｂ，６ｃ，…，６ｎは、バーンイン用
高電圧発生回路としてのＶＰＰ発生回路である。
【００５２】図１４に示すように、バーンイン用発振器
２には電圧印加が行われて、バーンイン用発振器２から
分周器３へ所定周波数を有するバーンイン用信号が供給
される。また、ＰＬＬ回路４には外部から入力されるバ
ーンインクロックが印加され、ＰＬＬ回路４から分周器
３へ分周用クロックが供給される。そして、ブロック１
ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘには、それ
ぞれ周波数ｆ，ｆ／２，ｆ／３，…，ｆ／ｎを持つバー
ンイン用信号が供給される。さらに、分周器３とブロッ
ク１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘとの間
には、バーンイン用高電圧発生回路としてのＶＰＰ発生
回路６ａ，６ｂ，６ｃ，…，６ｎがそれぞれ接続され、
バーンイン用高電圧としてのバーンインＶＰＰ電圧ＶＰ
Ｐ１，ＶＰＰ２，ＶＰＰ３，…，ＶＰＰｎがブロック１
ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘに印加され
る。さらにまた、ポート５に印加される外部からの入力
により、ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ〜
１ｘ毎のモード設定が行われ、それぞれ異なる周波数を
持つバーンイン用信号が供給されるとともに、ＶＰＰ発
生回路６ａ，６ｂ，６ｃ，…，６ｎをそれぞれ経由する
ことによって、バーンインＶＰＰ電圧ＶＰＰ１，ＶＰＰ
２，ＶＰＰ３，…，ＶＰＰｎがブロック１ａ，１ｂ，１
ｃ，…，１ｎ，１ｍ〜１ｘ毎に印加される。
２には電圧印加が行われて、バーンイン用発振器２から
分周器３へ所定周波数を有するバーンイン用信号が供給
される。また、ＰＬＬ回路４には外部から入力されるバ
ーンインクロックが印加され、ＰＬＬ回路４から分周器
３へ分周用クロックが供給される。そして、ブロック１
ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘには、それ
ぞれ周波数ｆ，ｆ／２，ｆ／３，…，ｆ／ｎを持つバー
ンイン用信号が供給される。さらに、分周器３とブロッ
ク１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘとの間
には、バーンイン用高電圧発生回路としてのＶＰＰ発生
回路６ａ，６ｂ，６ｃ，…，６ｎがそれぞれ接続され、
バーンイン用高電圧としてのバーンインＶＰＰ電圧ＶＰ
Ｐ１，ＶＰＰ２，ＶＰＰ３，…，ＶＰＰｎがブロック１
ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘに印加され
る。さらにまた、ポート５に印加される外部からの入力
により、ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ〜
１ｘ毎のモード設定が行われ、それぞれ異なる周波数を
持つバーンイン用信号が供給されるとともに、ＶＰＰ発
生回路６ａ，６ｂ，６ｃ，…，６ｎをそれぞれ経由する
ことによって、バーンインＶＰＰ電圧ＶＰＰ１，ＶＰＰ
２，ＶＰＰ３，…，ＶＰＰｎがブロック１ａ，１ｂ，１
ｃ，…，１ｎ，１ｍ〜１ｘ毎に印加される。
【００５３】図１４では、実施の形態４で示したバーン
イン用高電圧発生回路を搭載したマイコンにおいて、各
ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ〜１ｘに印
加するバーンイン用電圧ＶＰＰ１，ＶＰＰ２，ＶＰＰ
３，…，ＶＰＰｎの値を、ポート５からの入力により、
モード設定できるようにしたものである。基本的には、
図１０の分周比を各機能ブロック１ａ，１ｂ，１ｃ，
…，１ｎ，１ｍ〜１ｘ毎に設定することによって、実現
できる。
イン用高電圧発生回路を搭載したマイコンにおいて、各
ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ〜１ｘに印
加するバーンイン用電圧ＶＰＰ１，ＶＰＰ２，ＶＰＰ
３，…，ＶＰＰｎの値を、ポート５からの入力により、
モード設定できるようにしたものである。基本的には、
図１０の分周比を各機能ブロック１ａ，１ｂ，１ｃ，
…，１ｎ，１ｍ〜１ｘ毎に設定することによって、実現
できる。
【００５４】このように、バーンイン電圧をブロック毎
に設定することにより、実施の形態４と同様に、プロセ
ス的にマージンが無いブロックや、信頼的に厳しいブロ
ックなどを選択的にスクリーニングの強化が可能にな
り、より、効率的なスクリーニングが可能になる。
に設定することにより、実施の形態４と同様に、プロセ
ス的にマージンが無いブロックや、信頼的に厳しいブロ
ックなどを選択的にスクリーニングの強化が可能にな
り、より、効率的なスクリーニングが可能になる。
【００５５】この発明による実施の形態５によれば、ポ
ート５からの入力によるモード設定により、各ブロック
１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ〜１ｘに印加するバ
ーンイン電圧ＶＰＰ１，ＶＰＰ２，ＶＰＰ３，…，ＶＰ
Ｐｎの値を設定できるようにしたので、ポート５からの
入力によるモード設定により、実使用に見合ったスクリ
ーニングを行えるバーンイン回路内蔵半導体装置を得る
ことができる。
ート５からの入力によるモード設定により、各ブロック
１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ〜１ｘに印加するバ
ーンイン電圧ＶＰＰ１，ＶＰＰ２，ＶＰＰ３，…，ＶＰ
Ｐｎの値を設定できるようにしたので、ポート５からの
入力によるモード設定により、実使用に見合ったスクリ
ーニングを行えるバーンイン回路内蔵半導体装置を得る
ことができる。
【００５６】実施の形態６．この発明による実施の形態
６を、図１５について説明する図１５は、この発明によ
る実施の形態６における回路構成を示すブロック図であ
る。
６を、図１５について説明する図１５は、この発明によ
る実施の形態６における回路構成を示すブロック図であ
る。
【００５７】図において、１ａ，１ｂ，１ｃ，…，１
ｎ，１ｍ，…，１ｘは、それぞれデバイス本体１におけ
る機能ブロック、２はバーンイン用発振器、３は分周
器、４はＰＬＬ回路、５は外部からの入力を印加される
ポート、６ａ，６ｂ，６ｃ，…，６ｎは、バーンイン用
高電圧発生回路としてのＶＰＰ発生回路である。
ｎ，１ｍ，…，１ｘは、それぞれデバイス本体１におけ
る機能ブロック、２はバーンイン用発振器、３は分周
器、４はＰＬＬ回路、５は外部からの入力を印加される
ポート、６ａ，６ｂ，６ｃ，…，６ｎは、バーンイン用
高電圧発生回路としてのＶＰＰ発生回路である。
【００５８】図１５に示すように、バーンイン用発振器
２には電圧印加が行われて、バーンイン用発振器２から
分周器３へ所定周波数を有するバーンイン用信号が供給
される。また、ＰＬＬ回路４には外部から入力されるバ
ーンインクロックが印加され、ＰＬＬ回路４から分周器
３へ分周用クロックが供給される。さらに、分周器３と
ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘ
との間には、バーンイン用高電圧発生回路としてのＶＰ
Ｐ発生回路６ａ，６ｂ，６ｃ，…，６ｎがそれぞれ接続
され、バーンイン用高電圧としてのバーンインＶＰＰ電
圧ＶＰＰ１，ＶＰＰ２，ＶＰＰ３，…，ＶＰＰｎがブロ
ック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘに印
加される。そして、ブロック１ａ，１ｂ，１ｃ，…，１
ｎ，１ｍ，…，１ｘには、ＶＰＰ発生回路６ａ，６ｂ，
６ｃ，…，６ｎを経由するものと、別ルートで、これと
並列に、それぞれ周波数ｆ，ｆ／２，ｆ／３，…，ｆ／
ｎを持つバーンイン用信号が供給される。さらにまた、
ポート５に印加される外部からの入力により、ブロック
１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ〜１ｘ毎のモード設
定が行われ、それぞれ異なる周波数を持つバーンイン用
信号が供給されるとともに、ＶＰＰ発生回路６ａ，６
ｂ，６ｃ，…，６ｎをそれぞれ経由することによって、
バーンインＶＰＰ電圧ＶＰＰ１，ＶＰＰ２，ＶＰＰ３，
…，ＶＰＰｎがブロック１ａ，１ｂ，１ｃ，…，１ｎ，
１ｍ〜１ｘ毎に印加される。ＶＰＰ発生回路６ａ，６
ｂ，６ｃ，…，６ｎを経由する周波数ｆ１，ｆ２，ｆ
３，…，ｆｎおよびバーンインＶＰＰ電圧ＶＰＰ１，Ｖ
ＰＰ２，ＶＰＰ３，…，ＶＰＰｎを有するバーンイン用
信号がブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ〜１
ｘに印加されるか、分周器３から周波数ｆ１’，ｆ
２’，ｆ３’，…，ｆｎ’を有するバーンイン用信号が
ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ〜１ｘに直
接印加されるかは、ポート５に印加される外部からの入
力によるモード設定により選択される。
２には電圧印加が行われて、バーンイン用発振器２から
分周器３へ所定周波数を有するバーンイン用信号が供給
される。また、ＰＬＬ回路４には外部から入力されるバ
ーンインクロックが印加され、ＰＬＬ回路４から分周器
３へ分周用クロックが供給される。さらに、分周器３と
ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘ
との間には、バーンイン用高電圧発生回路としてのＶＰ
Ｐ発生回路６ａ，６ｂ，６ｃ，…，６ｎがそれぞれ接続
され、バーンイン用高電圧としてのバーンインＶＰＰ電
圧ＶＰＰ１，ＶＰＰ２，ＶＰＰ３，…，ＶＰＰｎがブロ
ック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ，…，１ｘに印
加される。そして、ブロック１ａ，１ｂ，１ｃ，…，１
ｎ，１ｍ，…，１ｘには、ＶＰＰ発生回路６ａ，６ｂ，
６ｃ，…，６ｎを経由するものと、別ルートで、これと
並列に、それぞれ周波数ｆ，ｆ／２，ｆ／３，…，ｆ／
ｎを持つバーンイン用信号が供給される。さらにまた、
ポート５に印加される外部からの入力により、ブロック
１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ〜１ｘ毎のモード設
定が行われ、それぞれ異なる周波数を持つバーンイン用
信号が供給されるとともに、ＶＰＰ発生回路６ａ，６
ｂ，６ｃ，…，６ｎをそれぞれ経由することによって、
バーンインＶＰＰ電圧ＶＰＰ１，ＶＰＰ２，ＶＰＰ３，
…，ＶＰＰｎがブロック１ａ，１ｂ，１ｃ，…，１ｎ，
１ｍ〜１ｘ毎に印加される。ＶＰＰ発生回路６ａ，６
ｂ，６ｃ，…，６ｎを経由する周波数ｆ１，ｆ２，ｆ
３，…，ｆｎおよびバーンインＶＰＰ電圧ＶＰＰ１，Ｖ
ＰＰ２，ＶＰＰ３，…，ＶＰＰｎを有するバーンイン用
信号がブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ〜１
ｘに印加されるか、分周器３から周波数ｆ１’，ｆ
２’，ｆ３’，…，ｆｎ’を有するバーンイン用信号が
ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ〜１ｘに直
接印加されるかは、ポート５に印加される外部からの入
力によるモード設定により選択される。
【００５９】図１５は、上述した実施の形態におけるバ
ーンイン用発振器２および分周器３とバーンイン用高電
圧発生回路６ａ，６ｂ，６ｃ，…，６ｎとの組み合わせ
である。両機能をデバイスに搭載することにより、更に
精度よく、効率の良いスクリーニングが可能になる。
ーンイン用発振器２および分周器３とバーンイン用高電
圧発生回路６ａ，６ｂ，６ｃ，…，６ｎとの組み合わせ
である。両機能をデバイスに搭載することにより、更に
精度よく、効率の良いスクリーニングが可能になる。
【００６０】なお、ここでは、共通の分周器３により各
ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ〜１ｘ毎に
分周比を設定し、異なる周波数を有するバーンイン用信
号を印加するものについて述べたが、各ブロック１ａ，
１ｂ，１ｃ，…，１ｎ，１ｍ〜１ｘ毎に個別に発振器を
設けるようにしてもよい。
ブロック１ａ，１ｂ，１ｃ，…，１ｎ，１ｍ〜１ｘ毎に
分周比を設定し、異なる周波数を有するバーンイン用信
号を印加するものについて述べたが、各ブロック１ａ，
１ｂ，１ｃ，…，１ｎ，１ｍ〜１ｘ毎に個別に発振器を
設けるようにしてもよい。
【００６１】この発明による実施の形態６によれば、半
導体装置を構成する各ブロック毎にダイナミックバーン
イン用の発振回路およびバーンイン用高電圧発生回路を
内蔵したので、各ブロック毎に設けたダイナミックバー
ンイン用の発振回路およびバーンイン用高電圧発生回路
により、実使用に見合ったスクリーニングを行えるバー
ンイン回路内蔵半導体装置を得ることができる。
導体装置を構成する各ブロック毎にダイナミックバーン
イン用の発振回路およびバーンイン用高電圧発生回路を
内蔵したので、各ブロック毎に設けたダイナミックバー
ンイン用の発振回路およびバーンイン用高電圧発生回路
により、実使用に見合ったスクリーニングを行えるバー
ンイン回路内蔵半導体装置を得ることができる。
【００６２】また、この発明による実施の形態６によれ
ば、半導体装置を構成する各ブロックに分周器およびバ
ーンイン用高電圧発生回路を介してバーンイン用信号を
印加するようにしたものにおいて、前記バーンイン用信
号につき、各ブロック毎に分周比およびバーンイン電圧
を設定することにより、各ブロック毎に異なる発振周波
数を設定できるようにしたので、実使用に見合ったスク
リーニングを行えるバーンイン回路内蔵半導体装置を得
ることができる。
ば、半導体装置を構成する各ブロックに分周器およびバ
ーンイン用高電圧発生回路を介してバーンイン用信号を
印加するようにしたものにおいて、前記バーンイン用信
号につき、各ブロック毎に分周比およびバーンイン電圧
を設定することにより、各ブロック毎に異なる発振周波
数を設定できるようにしたので、実使用に見合ったスク
リーニングを行えるバーンイン回路内蔵半導体装置を得
ることができる。
【００６３】また、この発明による実施の形態６によれ
ば、半導体装置を構成する各ブロックに分周器およびバ
ーンイン用高電圧発生回路を介してバーンイン用信号を
印加するようにしたものにおいて、前記バーンイン用信
号につき、各ブロック毎に分周比およびバーンイン電圧
を設定することにより、各ブロック毎に異なる発振周波
数を設定できるようにしたので、各ブロック毎の分周比
およびバーンイン電圧の設定により、実使用に見合った
スクリーニングを行えるバーンイン回路内蔵半導体装置
を得ることができる。
ば、半導体装置を構成する各ブロックに分周器およびバ
ーンイン用高電圧発生回路を介してバーンイン用信号を
印加するようにしたものにおいて、前記バーンイン用信
号につき、各ブロック毎に分周比およびバーンイン電圧
を設定することにより、各ブロック毎に異なる発振周波
数を設定できるようにしたので、各ブロック毎の分周比
およびバーンイン電圧の設定により、実使用に見合った
スクリーニングを行えるバーンイン回路内蔵半導体装置
を得ることができる。
【００６４】さらに、この発明による実施の形態６によ
れば、ポートからの入力によるモード設定により、ブロ
ック毎の分周比およびバーンイン電圧の設定を行えるよ
うにしたので、ポートからの入力によるブロック毎の分
周比およびバーンイン電圧の設定により、実使用に見合
ったスクリーニングを行えるバーンイン回路内蔵半導体
装置を得ることができる。
れば、ポートからの入力によるモード設定により、ブロ
ック毎の分周比およびバーンイン電圧の設定を行えるよ
うにしたので、ポートからの入力によるブロック毎の分
周比およびバーンイン電圧の設定により、実使用に見合
ったスクリーニングを行えるバーンイン回路内蔵半導体
装置を得ることができる。
【００６５】そして、この発明による実施の形態６によ
れば、半導体装置を構成する各ブロックにバーンイン用
信号を印加して選別テストを行うにあたり、各ブロック
毎に異なる発振周波数および異なるバーンイン電圧を有
するバーンイン用信号を印加するようにしたので、各ブ
ロック毎に異なる発振周波数および異なるバーンイン電
圧を有するバーンイン用信号の印加により、実使用に見
合ったスクリーニングを行えるテスト方法を得ることが
できる。
れば、半導体装置を構成する各ブロックにバーンイン用
信号を印加して選別テストを行うにあたり、各ブロック
毎に異なる発振周波数および異なるバーンイン電圧を有
するバーンイン用信号を印加するようにしたので、各ブ
ロック毎に異なる発振周波数および異なるバーンイン電
圧を有するバーンイン用信号の印加により、実使用に見
合ったスクリーニングを行えるテスト方法を得ることが
できる。
【００６６】これまでは、バーンインボードおよび実装
デバイス自身の容量のせいで、非常に低周波でのダイナ
ミックバーンインしかできなかったが、以上の実施の形
態に示すように、バーンイン回路内蔵半導体装置を用い
ることにより、電源を供給するだけの簡便なバーンイン
装置で、従来以上の効率で、スクリーニングができ、か
つ、実使用に見合った精度良いスクリーニングが実現で
き、短時間で、効率良く、高信頼性デバイスを市場に供
給することが可能である。
デバイス自身の容量のせいで、非常に低周波でのダイナ
ミックバーンインしかできなかったが、以上の実施の形
態に示すように、バーンイン回路内蔵半導体装置を用い
ることにより、電源を供給するだけの簡便なバーンイン
装置で、従来以上の効率で、スクリーニングができ、か
つ、実使用に見合った精度良いスクリーニングが実現で
き、短時間で、効率良く、高信頼性デバイスを市場に供
給することが可能である。
【００６７】
【発明の効果】第１の発明によれば、半導体装置を構成
する各ブロックにバーンイン用信号を印加するようにし
たものにおいて、前記バーンイン用信号につき、各ブロ
ック毎に異なる発振周波数を設定できるようにしたの
で、実使用に見合ったスクリーニングを行えるバーンイ
ン回路内蔵半導体装置を得ることができる。
する各ブロックにバーンイン用信号を印加するようにし
たものにおいて、前記バーンイン用信号につき、各ブロ
ック毎に異なる発振周波数を設定できるようにしたの
で、実使用に見合ったスクリーニングを行えるバーンイ
ン回路内蔵半導体装置を得ることができる。
【００６８】第２の発明によれば、半導体装置を構成す
る各ブロック毎にダイナミックバーンイン用の発振回路
を内蔵したので、各ブロック毎にダイナミックバーンイ
ン用の発振回路を設けることにより、実使用に見合った
スクリーニングを行えるバーンイン回路内蔵半導体装置
を得ることができる。
る各ブロック毎にダイナミックバーンイン用の発振回路
を内蔵したので、各ブロック毎にダイナミックバーンイ
ン用の発振回路を設けることにより、実使用に見合った
スクリーニングを行えるバーンイン回路内蔵半導体装置
を得ることができる。
【００６９】第３の発明によれば、半導体装置を構成す
る各ブロックに分周器を介してバーンイン用信号を印加
するようにしたものにおいて、前記バーンイン用信号に
つき、各ブロック毎に分周比を設定することにより、各
ブロック毎に異なる発振周波数を設定できるようにした
ので、各ブロック毎の分周比の設定により、実使用に見
合ったスクリーニングを行えるバーンイン回路内蔵半導
体装置を得ることができる。
る各ブロックに分周器を介してバーンイン用信号を印加
するようにしたものにおいて、前記バーンイン用信号に
つき、各ブロック毎に分周比を設定することにより、各
ブロック毎に異なる発振周波数を設定できるようにした
ので、各ブロック毎の分周比の設定により、実使用に見
合ったスクリーニングを行えるバーンイン回路内蔵半導
体装置を得ることができる。
【００７０】第４の発明によれば、ポートからの入力に
よるモード設定により、ブロック毎の分周比の設定を行
えるようにしたので、実使用に見合ったスクリーニング
を行えるバーンイン回路内蔵半導体装置を得ることがで
きる。
よるモード設定により、ブロック毎の分周比の設定を行
えるようにしたので、実使用に見合ったスクリーニング
を行えるバーンイン回路内蔵半導体装置を得ることがで
きる。
【００７１】第５の発明によれば、半導体装置を構成す
る各ブロックにバーンイン用信号を印加するようにした
ものにおいて、前記バーンイン用信号につき、各ブロッ
ク毎に異なるバーンイン電圧を設定できるようにしたの
で、各ブロック毎の異なるバーンイン電圧の設定によ
り、実使用に見合ったスクリーニングを行えるバーンイ
ン回路内蔵半導体装置を得ることができる。
る各ブロックにバーンイン用信号を印加するようにした
ものにおいて、前記バーンイン用信号につき、各ブロッ
ク毎に異なるバーンイン電圧を設定できるようにしたの
で、各ブロック毎の異なるバーンイン電圧の設定によ
り、実使用に見合ったスクリーニングを行えるバーンイ
ン回路内蔵半導体装置を得ることができる。
【００７２】第６の発明によれば、各ブロックにバーン
イン用高電圧発生回路を設けることにより、各ブロック
毎にバーンイン電圧を設定できるようにしたので、各ブ
ロックに設けたバーンイン用高電圧発生回路により、実
使用に見合ったスクリーニングを行えるバーンイン回路
内蔵半導体装置を得ることができる。
イン用高電圧発生回路を設けることにより、各ブロック
毎にバーンイン電圧を設定できるようにしたので、各ブ
ロックに設けたバーンイン用高電圧発生回路により、実
使用に見合ったスクリーニングを行えるバーンイン回路
内蔵半導体装置を得ることができる。
【００７３】第７の発明によれば、ポートからの入力に
よるモード設定により、各ブロックに印加するバーンイ
ン電圧の値を設定できるようにしたので、実使用に見合
ったスクリーニングを行えるバーンイン回路内蔵半導体
装置を得ることができる。
よるモード設定により、各ブロックに印加するバーンイ
ン電圧の値を設定できるようにしたので、実使用に見合
ったスクリーニングを行えるバーンイン回路内蔵半導体
装置を得ることができる。
【００７４】第８の発明によれば、半導体装置を構成す
る各ブロックにバーンイン用信号を印加するようにした
ものにおいて、前記バーンイン用信号につき、各ブロッ
ク毎に異なる発振周波数および異なるバーンイン電圧を
設定できるようにしたので、各ブロック毎の異なる発振
周波数および異なるバーンイン電圧の印加により、実使
用に見合ったスクリーニングを行えるバーンイン回路内
蔵半導体装置を得ることができる。
る各ブロックにバーンイン用信号を印加するようにした
ものにおいて、前記バーンイン用信号につき、各ブロッ
ク毎に異なる発振周波数および異なるバーンイン電圧を
設定できるようにしたので、各ブロック毎の異なる発振
周波数および異なるバーンイン電圧の印加により、実使
用に見合ったスクリーニングを行えるバーンイン回路内
蔵半導体装置を得ることができる。
【００７５】第９の発明によれば、半導体装置を構成す
る各ブロック毎にダイナミックバーンイン用の発振回路
およびバーンイン用高電圧発生回路を内蔵したので、各
ブロック毎に設けたダイナミックバーンイン用の発振回
路およびバーンイン用高電圧発生回路により、実使用に
見合ったスクリーニングを行えるバーンイン回路内蔵半
導体装置を得ることができる。
る各ブロック毎にダイナミックバーンイン用の発振回路
およびバーンイン用高電圧発生回路を内蔵したので、各
ブロック毎に設けたダイナミックバーンイン用の発振回
路およびバーンイン用高電圧発生回路により、実使用に
見合ったスクリーニングを行えるバーンイン回路内蔵半
導体装置を得ることができる。
【００７６】第１０の発明によれば、半導体装置を構成
する各ブロックに分周器およびバーンイン用高電圧発生
回路を介してバーンイン用信号を印加するようにしたも
のにおいて、前記バーンイン用信号につき、各ブロック
毎に分周比およびバーンイン電圧を設定することによ
り、各ブロック毎に異なる発振周波数を設定できるよう
にしたので、実使用に見合ったスクリーニングを行える
バーンイン回路内蔵半導体装置を得ることができる。
する各ブロックに分周器およびバーンイン用高電圧発生
回路を介してバーンイン用信号を印加するようにしたも
のにおいて、前記バーンイン用信号につき、各ブロック
毎に分周比およびバーンイン電圧を設定することによ
り、各ブロック毎に異なる発振周波数を設定できるよう
にしたので、実使用に見合ったスクリーニングを行える
バーンイン回路内蔵半導体装置を得ることができる。
【００７７】第１１の発明によれば、ポートからの入力
によりモード設定により、ブロック毎の分周比およびバ
ーンイン電圧の設定を行えるようにしたので、実使用に
見合ったスクリーニングを行えるバーンイン回路内蔵半
導体装置を得ることができる。
によりモード設定により、ブロック毎の分周比およびバ
ーンイン電圧の設定を行えるようにしたので、実使用に
見合ったスクリーニングを行えるバーンイン回路内蔵半
導体装置を得ることができる。
【００７８】第１２の発明によれば、半導体装置を構成
する各ブロックにバーンイン用信号を印加して選別テス
トを行うにあたり、各ブロック毎に異なる発振周波数を
有するバーンイン用信号を印加するようにしたので、実
使用に見合ったスクリーニングを行えるテスト方法を得
ることができる。
する各ブロックにバーンイン用信号を印加して選別テス
トを行うにあたり、各ブロック毎に異なる発振周波数を
有するバーンイン用信号を印加するようにしたので、実
使用に見合ったスクリーニングを行えるテスト方法を得
ることができる。
【００７９】第１３の発明によれば、半導体装置を構成
する各ブロックにバーンイン用信号を印加して選別テス
トを行うにあたり、各ブロック毎に異なる発振周波数を
有するバーンイン用信号を各ブロックに同期状態で印加
するようにしたので、バーンイン用信号の同期状態での
印加により、実使用に見合ったスクリーニングを行える
テスト方法を得ることができる。
する各ブロックにバーンイン用信号を印加して選別テス
トを行うにあたり、各ブロック毎に異なる発振周波数を
有するバーンイン用信号を各ブロックに同期状態で印加
するようにしたので、バーンイン用信号の同期状態での
印加により、実使用に見合ったスクリーニングを行える
テスト方法を得ることができる。
【００８０】第１４の発明によれば、半導体装置を構成
する各ブロックにバーンイン用信号を印加して選別テス
トを行うにあたり、各ブロック毎に異なるバーンイン電
圧を有するバーンイン用信号を印加するようにしたの
で、各ブロック毎の異なるバーンイン電圧を有するバー
ンイン用信号の印加により、実使用に見合ったスクリー
ニングを行えるテスト方法を得ることができる。
する各ブロックにバーンイン用信号を印加して選別テス
トを行うにあたり、各ブロック毎に異なるバーンイン電
圧を有するバーンイン用信号を印加するようにしたの
で、各ブロック毎の異なるバーンイン電圧を有するバー
ンイン用信号の印加により、実使用に見合ったスクリー
ニングを行えるテスト方法を得ることができる。
【００８１】第１５の発明によれば、半導体装置を構成
する各ブロックにバーンイン用信号を印加して選別テス
トを行うにあたり、各ブロック毎に異なる発振周波数お
よび異なるバーンイン電圧を有するバーンイン用信号を
印加するようにしたので、各ブロック毎の異なる発振周
波数および異なるバーンイン電圧を有するバーンイン用
信号の印加により、実使用に見合ったスクリーニングを
行えるテスト方法を得ることができる。
する各ブロックにバーンイン用信号を印加して選別テス
トを行うにあたり、各ブロック毎に異なる発振周波数お
よび異なるバーンイン電圧を有するバーンイン用信号を
印加するようにしたので、各ブロック毎の異なる発振周
波数および異なるバーンイン電圧を有するバーンイン用
信号の印加により、実使用に見合ったスクリーニングを
行えるテスト方法を得ることができる。
【図１】 この発明による実施の形態における基本構成
を示す模式図である。
を示す模式図である。
【図２】 この発明による実施の形態における発振器の
構成例を示す接続図である。
構成例を示す接続図である。
【図３】 この発明による実施の形態における発振器の
他の構成例を示す接続図である。
他の構成例を示す接続図である。
【図４】 この発明による実施の形態におけるＰＬＬ回
路の基本構成回路を示すブロック図である。
路の基本構成回路を示すブロック図である。
【図５】 この発明による実施の形態１における全体構
成を示す模式図である。
成を示す模式図である。
【図６】 この発明による実施の形態１における回路構
成を示すブロック図である。
成を示すブロック図である。
【図７】 この発明による実施の形態２における全体構
成を示す模式図である。
成を示す模式図である。
【図８】 この発明による実施の形態２における回路構
成を示すブロック図である。
成を示すブロック図である。
【図９】 この発明による実施の形態３における回路構
成を示すブロック図である。
成を示すブロック図である。
【図１０】 この発明による実施の形態４における全体
構成を示す模式図である。
構成を示す模式図である。
【図１１】 この発明による実施の形態４における回路
構成を示すブロック図である。
構成を示すブロック図である。
【図１２】 この発明による実施の形態４における他の
回路構成を示すブロック図である。
回路構成を示すブロック図である。
【図１３】 この発明による実施の形態４におけるバー
ンイン用高電圧発生回路を示す接続図である。
ンイン用高電圧発生回路を示す接続図である。
【図１４】 この発明による実施の形態５における回路
構成を示すブロック図である。
構成を示すブロック図である。
【図１５】 この発明による実施の形態６における回路
構成を示すブロック図である。
構成を示すブロック図である。
１ デバイス本体、１ａ，１ｂ，１ｃ，…，１ｎ，…１
ｘ 機能ブロック、２，２ａ，２ｂ，２ｃ，…，２ｎ
発振器、３ 分周器、４ ＰＬＬ回路、５ ポート、６
ａ，６ｂ，６ｃ，…，６ｎ ＶＰＰ発生回路。
ｘ 機能ブロック、２，２ａ，２ｂ，２ｃ，…，２ｎ
発振器、３ 分周器、４ ＰＬＬ回路、５ ポート、６
ａ，６ｂ，６ｃ，…，６ｎ ＶＰＰ発生回路。
Claims (15)
- 【請求項１】 半導体装置を構成する各ブロックにバー
ンイン用信号を印加するようにしたものにおいて、前記
バーンイン用信号につき、各ブロック毎に異なる発振周
波数を設定できるようにしたことを特徴とするバーンイ
ン回路内蔵半導体装置。 - 【請求項２】 半導体装置を構成する各ブロック毎にダ
イナミックバーンイン用の発振回路を内蔵したことを特
徴とする請求項１に記載のバーンイン回路内蔵半導体装
置。 - 【請求項３】 半導体装置を構成する各ブロックに分周
器を介してバーンイン用信号を印加するようにしたもの
において、前記バーンイン用信号につき、各ブロック毎
に分周比を設定することにより、各ブロック毎に異なる
発振周波数を設定できるようにしたことを特徴とするバ
ーンイン回路内蔵半導体装置。 - 【請求項４】 ポートからの入力によるモード設定によ
り、ブロック毎の分周比の設定を行えるようにしたこと
を特徴とする請求項３に記載のバーンイン回路内蔵半導
体装置。 - 【請求項５】 半導体装置を構成する各ブロックにバー
ンイン用信号を印加するようにしたものにおいて、前記
バーンイン用信号につき、各ブロック毎に異なるバーン
イン電圧を設定できるようにしたことを特徴とするバー
ンイン回路内蔵半導体装置。 - 【請求項６】 各ブロックにバーンイン用高電圧発生回
路を設けることにより、各ブロック毎にバーンイン電圧
を設定できるようにしたことを特徴とする請求項５に記
載のバーンイン回路内蔵半導体装置。 - 【請求項７】 ポートからの入力によるモード設定によ
り、各ブロックに印加するバーンイン電圧の値を設定で
きるようにしたことを特徴とする請求項５に記載のバー
ンイン回路内蔵半導体装置。 - 【請求項８】 半導体装置を構成する各ブロックにバー
ンイン用信号を印加するようにしたものにおいて、前記
バーンイン用信号につき、各ブロック毎に異なる発振周
波数および異なるバーンイン電圧を設定できるようにし
たことを特徴とするバーンイン回路内蔵半導体装置。 - 【請求項９】 半導体装置を構成する各ブロック毎にダ
イナミックバーンイン用の発振回路およびバーンイン用
高電圧発生回路を内蔵したことを特徴とする請求項８に
記載のバーンイン回路内蔵半導体装置。 - 【請求項１０】 半導体装置を構成する各ブロックに分
周器およびバーンイン用高電圧発生回路を介してバーン
イン用信号を印加するようにしたものにおいて、前記バ
ーンイン用信号につき、各ブロック毎に分周比およびバ
ーンイン電圧を設定することにより、各ブロック毎に異
なる発振周波数を設定できるようにしたことを特徴とす
るバーンイン回路内蔵半導体装置。 - 【請求項１１】 ポートからの入力によりモード設定に
より、ブロック毎の分周比およびバーンイン電圧の設定
を行えるようにしたことを特徴とする請求項１０に記載
のバーンイン回路内蔵半導体装置。 - 【請求項１２】 半導体装置を構成する各ブロックにバ
ーンイン用信号を印加して選別テストを行うにあたり、
各ブロック毎に異なる発振周波数を有するバーンイン用
信号を印加するようにしたことを特徴とするテスト方
法。 - 【請求項１３】 半導体装置を構成する各ブロックにバ
ーンイン用信号を印加して選別テストを行うにあたり、
各ブロック毎に異なる発振周波数を有するバーンイン用
信号を各ブロックに同期状態で印加するようにしたこと
を特徴とするテスト方法。 - 【請求項１４】 半導体装置を構成する各ブロックにバ
ーンイン用信号を印加して選別テストを行うにあたり、
各ブロック毎に異なるバーンイン電圧を有するバーンイ
ン用信号を印加するようにしたことを特徴とするテスト
方法。 - 【請求項１５】 半導体装置を構成する各ブロックにバ
ーンイン用信号を印加して選別テストを行うにあたり、
各ブロック毎に異なる発振周波数および異なるバーンイ
ン電圧を有するバーンイン用信号を印加するようにした
ことを特徴とするテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000012780A JP2001201533A (ja) | 2000-01-21 | 2000-01-21 | バーンイン回路内蔵半導体装置およびテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000012780A JP2001201533A (ja) | 2000-01-21 | 2000-01-21 | バーンイン回路内蔵半導体装置およびテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001201533A true JP2001201533A (ja) | 2001-07-27 |
Family
ID=18540456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000012780A Pending JP2001201533A (ja) | 2000-01-21 | 2000-01-21 | バーンイン回路内蔵半導体装置およびテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001201533A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003062843A1 (fr) * | 2002-01-18 | 2003-07-31 | Advantest Corporation | Testeur |
| US6967495B2 (en) | 2002-04-05 | 2005-11-22 | Fujitsu Limited | Dynamic burn-in apparatus and adapter card for dynamic burn-in apparatus |
-
2000
- 2000-01-21 JP JP2000012780A patent/JP2001201533A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003062843A1 (fr) * | 2002-01-18 | 2003-07-31 | Advantest Corporation | Testeur |
| US6967495B2 (en) | 2002-04-05 | 2005-11-22 | Fujitsu Limited | Dynamic burn-in apparatus and adapter card for dynamic burn-in apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6480045B2 (en) | Digital frequency multiplier | |
| US6121849A (en) | Oscillator amplifier with frequency based digital multi-discrete-level gain control and method of operation | |
| EP1266235B1 (en) | Controllable and testable oscillator apparatus for an integrated circuit | |
| US6378098B1 (en) | Semiconductor test system | |
| US5365204A (en) | CMOS voltage controlled ring oscillator | |
| JP2001201533A (ja) | バーンイン回路内蔵半導体装置およびテスト方法 | |
| JP3597961B2 (ja) | 半導体集積回路装置 | |
| JPH10325854A (ja) | 半導体装置 | |
| CN114201435B (zh) | 时钟发生器、检测系统以及信号输出方法 | |
| WO2017135061A1 (ja) | 半導体集積回路および信号処理方法 | |
| KR100323370B1 (ko) | 클럭 출력 회로를 갖는 장치 | |
| JPS6148726B2 (ja) | ||
| US6777921B2 (en) | Analog filter with built-in self test | |
| JP2000050621A (ja) | 半導体集積回路用電源回路 | |
| JP3120352B2 (ja) | クロック供給システム、リアルタイムクロックモジュール、動作クロック供給ユニットおよび情報処理装置 | |
| JP3463666B2 (ja) | 半導体集積回路とその検査方法 | |
| JPH1065526A (ja) | 低消費電力モード用ｐｌｌ回路及びその試験方法 | |
| JP2004012175A (ja) | Ｐｌｌ内蔵回路の評価方法、ｐｌｌ内蔵回路の評価システム、及びｐｌｌ内蔵回路 | |
| JPH07294602A (ja) | 発振用集積回路 | |
| JPH08316831A (ja) | 遅延信号発生装置 | |
| JPH1114715A (ja) | 半導体集積回路装置 | |
| JPH03195978A (ja) | 内部クロック作成用回路を備えた半導体装置 | |
| JPH02180428A (ja) | リセット回路 | |
| JP2004153642A (ja) | 大規模集積回路の初期化回路 | |
| JPH11220366A (ja) | 内部クロック信号生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |