JP4215443B2 - ダイナミックバーンイン装置用アダプタ・カードおよびダイナミックバーンイン装置 - Google Patents
ダイナミックバーンイン装置用アダプタ・カードおよびダイナミックバーンイン装置 Download PDFInfo
- Publication number
- JP4215443B2 JP4215443B2 JP2002103603A JP2002103603A JP4215443B2 JP 4215443 B2 JP4215443 B2 JP 4215443B2 JP 2002103603 A JP2002103603 A JP 2002103603A JP 2002103603 A JP2002103603 A JP 2002103603A JP 4215443 B2 JP4215443 B2 JP 4215443B2
- Authority
- JP
- Japan
- Prior art keywords
- burn
- clock signal
- connector
- card
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は不良な半導体をスクリーニングするためのバーンイン装置および該バーンイン装置に用いられるアダプタ・カードに関し、特に高速にダイナミック・バーンインを行うこと可能とするバーンイン装置および該バーンイン装置用のアダプタ・カードおよびバーンイン装置に関するものである。
【０００２】
【従来の技術】
従来から、半導体装置の受け入れ等に際し、バーンイン槽内に半導体装置を収納し、半導体装置に信号発生器からクロツク信号とバーンイン信号を入力し、ダイナミックバーンインを行うことにより、不良品をスクリーニングすることが行われている。
図８に上記バーンイン装置の概略構成を示す。同図に示すように、バーンイン装置は信号発生器１１ａを備えたバックボード１１と、バーンイン槽１２から構成され、バーンイン用のカード１３（半導体装置を取り付けるためのプリント基板、以下バーンインカードという）に被試験対象となるＬＳＩ等の半導体装置を取り付けてバーンイン槽１２内に設けられたコネクタ１２ａに接続し、信号発生器１１ａから半導体装置に、クロツク信号とバーンイン信号を所定時間入力しバーンインを行う。
図９に、ＤＲＡＭ、ＳＲＡＭ等の汎用メモリをバーンインする際のクロツク信号とバーンイン信号の一例を示す。同図に示すように、上記汎用メモリをバーンインするには、クロック信号ＣＬＫと、行アドレスストローブＲＡＳ（以下単にＲＡＳという）、列アドレスストローブＣＡＳ（以下単にＣＡＳという）、ライトイネーブルＷＥと、データＤＩＮ、行アドレスＡＤ（Ｒ），列アドレスＡＤ（Ｃ）からなる信号（ここでは、上記ＲＡＳ，ＣＡＳ，ＷＥ，ＤＩＮ，ＡＤ（Ｒ），ＡＤ（Ｃ）をまとめてバーンイン信号という）を入力し、汎用メモリのバーンインを行う。
【０００３】
【発明が解決しようとする課題】
近年、汎用メモリ等が高速、高機能化しており、これに対応できるバーンイン装置の実現が望まれている。しかし、従来から使用されていたバーンイン装置の信号発生器のクロック周波数の上限は、１０ＭＨｚ程度であり、通常のバーンインでは、例えばクロック周波数が１００ＭＨｚ以上の高速な汎用メモリに対しバーンイン効果が期待できない。
そこで、このような高速な汎用メモリに対してバーンインの加速効果を得るため、バーンイン時間を長くしているのが現状である。他方、バーンイン装置は比較的高価であり、高速なバーンイン装置を新規に導入することは困難である。
本発明は上記事情を考慮してなされたものであって、本発明の第１の目的は、高速、高機能な半導体装置を短時間でバーンインすることができる比較的回路構成の簡単なバーンイン装置用アダプタ・カードを提供することである。
また、本発明の第２の目的は、１枚のアダプタ・カードを使用するだけで、複数枚のバーンインカードに装着された高速、高機能な半導体装置を短時間でバーンインすることができるバーンイン装置を提供することである。
【０００４】
【課題を解決するための手段】
上記課題を解決するため、本発明においては、バーンイン槽内に収納されたバーンインカードに装着された半導体装置にクロツク信号とバーンイン信号を入力し、半導体装置のバーンインを行うダイナミック・バーンイン装置において、図１に示すように、バーンイン装置のバックボードに設けられた信号発生器が出力するクロツク信号もしくは外部発振器が出力するクロツク信号と、上記信号発生器が出力するバーンイン信号が入力される入力側コネクタ４と、バーンインカードのクロツク入力端子と、バーンイン信号入力端子に接続される出力側コネクタ４と、上記入力側コネクタのクロツク信号入力端子に接続され、該入力端子から入力されるクロツク信号を、該クロツク信号より周波数の高いクロツク信号に変換するクロツク信号変換回路１と、上記入力端子から入力される各バーンイン信号を、上記クロツク信号変換回路１が発生するクロツク信号に同期させるための複数の遅延回路２を具備するアダプタ・カード１０を設ける。
上記クロツク信号変換回路は、例えば、入力されたクロツク信号の位相を１／ｎ（ｎ＝２，３，…）ずつずらす移相回路と、１／ｎずつ位相がずれたｎ個のクロツク信号から入力されるクロツク信号のｎ倍のクロツク信号を生成するゲート回路から構成され、上記遅延回路は、複数の反転回路から構成される。
また、上記バーンイン装置のバックボードに、上記バーンインカードが接続されるコネクタ１２ａに加え、上記アダプタ・カード１０の出力側コネクタ５が接続され、上記コネクタ１２ａと端子同士が接続される第１のコネクタと、上記信号発生器が出力するクロック信号とバーンイン信号を出力する第２のコネクタを設ける。
そして、上記アダプタ・カード１０を以下のように使用して、バーンインカードに装着された半導体装置のバーンインを行う。
(1) 上記アダプタ・カード１０をバックボードに設けられた信号発生器の出力と、バーンインカード間に接続し、上記信号発生器が出力するクロツク信号とバーンイン信号をアダプタ・カード１０を介して、バーンインカード上に装着された半導体装置に入力し、バーンインを行う。
(2) 上記アダプタ・カード１０の出力側コネクタ５を上記第１のコネクタに接続し、上記アダプタ・カード１０の入力側コネクタ４を上記第２のコネクタに接続し、バックボードに設けられた信号発生器が出力するクロック信号とバーンイン信号をアダプタ・カード１０に入力し、アダプタ・カード１０の出力側コネクタ５から出力されるクロツク信号およびバーンイン信号を上記第１のコネクタおよび上記バックボードを介して、該バックボードに設けられたバーンインカード接続用コネクタから出力し、バーンインカード上に装着された半導体装置のバーンインを行う。
(3) 上記アダプタ・カード１０の出力側コネクタ５を上記第１のコネクタに接続し、上記第２のコネクタと上記アダプタ・カード１０の入力側コネクタとの間に発振回路を備えた発振回路カードを接続し、上記発振回路が出力するクロック信号と、上記発振回路カードを介して供給されるバーンイン信号をアダプタ・カード１０に入力し、上記アダプタ・カードの出力側コネクタ５の出力を上記第１のコネクタおよび上記バックボードを介して、該バックボードに設けられたバーンインカード接続用コネクタから出力し、バーンインカード上に装着された半導体装置のバーンインを行う。
【０００５】
本発明においては、アダプタ・カードを上記構成とし、上記(1) 〜(3) のようにアダプタカードを接続してバーンインを行うようにしたので、比較的簡単な回路構成のアダプタ・カードを用いて、高速・高機能な半導体装置のバーンインを短時間で行うことができる。
また、上記(2) のようにアダプタ・カードを接続することにより、１枚のアダプタ・カードを用いて、複数枚のバーンインカードに装着された半導体装置に高い周波数のクロック信号を入力することができ、高速・高機能な半導体装置であっても短時間でバーンインを行うことができる。
さらに、上記(3) のようにアダプタ・カードと発振回路カードを接続することにより、発振回路カード上に設けられた発振回路が出力する高い周波数のクロック信号を、バーンインカードに装着された半導体装置に入力することができ、さらに高速・高機能な半導体装置を短時間でバーンインすることができる。
【０００６】
【発明の実施の形態】
図１に本発明の実施例のアダプタ・カードの構成例を示す。なお、以下の説明では、汎用メモリのバーンインを行うためのアダプタ・カードについて説明するが、本発明は、その他の半導体装置のバーンインにも適用することができる。
図１に示すように、アダプタ・カード１０上には、移相回路１ａとゲート回路１ｂとを備えたクロツク信号変換回路１と、複数の反転回路を直列に接続した遅延回路２とを具備する回路部３と、コネクタ４とコネクタ５が設けられている。上記コネクタ４から、信号発生器１１ａが出力する前記図９に示したバーンイン信号が入力され、アダプタ・カード１０の出力は、コネクタ５を介してバーンインカード１３に供給される。
アダプタ・カード１０に設けられたクロツク信号変換回路１は、入力されるクロック信号ＣＬＫ１を例えば３倍の周波数のクロック信号ＣＬＫ２に変換する。
【０００７】
図２に上記クロツク信号変換回路１の動作を示す。クロツク信号変換回路１に設けられた移相回路１ａは同図に示すように、信号発生器１１ａが出力する半周期が３０ｎｓのクロック信号ＣＬＫ１の位相をずらし、１０ｎｓずつ位相がずれたクロック信号ＣＬＫＡ，ＣＬＫＢ，ＣＬＫＣを発生する。
移相回路１ａが出力するクロック信号ＣＬＫＡ，ＣＬＫＢ，ＣＬＫＣは、ナンドゲートから構成されるゲート回路１ｂに入力され、ゲート回路１ｂは上記クロック信号ＣＬＫＡ，ＣＬＫＢ，ＣＬＫＣから図２に示す半周期が１０ｎｓのクロック信号ＣＬＫ２を発生する。
また、アダプタ・カード１０に設けられた遅延回路２は、反転回路ＩＮＶを直列に複数接続したものであり、アダプタ・カード１０に入力されるＲＡＳ１、ＣＡＳ１、ＷＥ１、ＡＤ１（Ｒ）、ＡＤ１（Ｃ）のバーンイン信号を所定量遅延させ、上記クロック信号ＣＬＫ２に同期させる。
なお、図１、図２では信号発生器１１ａが出力するクロック信号を、その３倍の周波数のクロック信号に変換する場合について示したが、移相回路１ａにより、入力されたクロツク信号の位相を１／ｎ（ｎ＝２，３，…）ずつずらし、ゲート回路１ｂにより１／ｎずつ位相がずれたｎ個のクロツク信号から、入力されるクロツク信号のｎ倍のクロツク信号を生成するように構成してもよい。
また、上記遅延回路２における反転回路ＩＮＶの数は、必要とされる遅延量に応じて適宜選定される。
【０００８】
図３は上記回路部３の入力波形、出力波形を示す図であり、ＣＬＫ１、ＲＡＳ１、ＣＡＳ１は信号発生器１１ａの出力を示し、ＣＬＫ２、ＲＡＳ２、ＣＡＳ２、ＷＥ２、ＤＩＮ２、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２は回路部３の出力を示している。なお、同図では、信号発生器１の出力としてＣＬＫ１、ＲＡＳ、ＣＡＳのみを示しているが、前記図７に示したタイミングでＷＥ１、ＤＩＮ１、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２の信号も同様にアダプタ・カード１０に入力される。
【０００９】
図４は、本実施例のバックボード１１の構成例を示す図である。
同図において、１１ａはバックボードに設けられた信号発生器、ＳＷは複数の接点が連動して動く切り換えスイッチである。
信号発生器１１ａが出力するクロック信号ＣＬＫ１、および、ＲＡＳ１、ＣＡＳ１等のバーンイン信号は、上記切り換えスイッチＳＷのａ側接点に接続されるとともに、バックボード１１の例えば背面側に設けられたコネクタ１１ｂの各端子に接続される。また、切り換えスイッチＳＷ１のｂ側接点は、バックボード１１の例えば裏面側に設けられたコネクタ１１ｃに接続される。さらに、切り換えスイッチＳＷのｃ端子は、ドライバ回路ＤＲＶを介して、バックボード１１のバーンイン槽１２側に設けられたバーンインカード接続用の複数のコネクタ１２ａの各端子に接続される。
【００１０】
図５は、本実施例のバーンイン装置におけるアダプタ・カードの使用形態を示す図であり、同図（ａ）はアダプタ・カード１０を使用しない場合、同図（ｂ）はアダプタ・カード１０をバックボード１１に設けられたコネクタ１２ａとバーンインカード１３の間に取り付けた場合、同図（ｃ）はアダプタ・カード１０をバックボード１１の背面側に設けたコネクタ１１ｂに接続して使用した場合を示している。
本実施例のバーンイン装置およびアダプタ・カードを使用して、以下のようにして半導体装置のバーンインを行うことができる。
(1) 従来通りアダプタ・カード１０を使用せずに半導体装置のバーンインを行う場合。
図４の切り換えスイッチＳＷをａ側に切り換え、図５（ａ）に示すように、バーンインカード１３を直接バックボード１１のコネクタ１２ａに接続する。
これにより、信号発生器１１ａから出力されるクロック信号ＣＬＫ１、および、ＲＡＳ１、ＣＡＳ１等のバーンイン信号が、ドライバ回路ＤＲＶ、コネクタ１２ａを介して、バーンインカード１３に装着された半導体装置に供給され、半導体装置のバーンインが行われる。
【００１１】
(2) バックボード１１とバーンインカード１３の間にアダプタ・カード１０を接続し、比較的高速、高機能な半導体装置のバーンインを行う場合。
図４の切り換えスイッチＳＷをａ側に切り換え、図５（ｂ）に示すように、図１に示したアダプタ・カード１０のコネクタ４をバックボード１１のコネクタ１２ａに接続し、アダプタ・カード１０のコネクタ５にバーンインカード１３を接続する。
そして、バックボード１１に設けられた信号発生器１１ａから、クロック信号ＣＬＫ１およびＲＡＳ１等のバーンイン信号を、コネクタ１２ａ、コネクタ４を介してアダプタ・カード１０に入力する。
アダプタ・カード１０からは、前記図３に示したようにクロック信号ＣＬＫ１より周波数が高い（図１の場合には３倍）クロック信号ＣＬＫ２が出力されるとともに、該クロック信号ＣＬＫ２に同期したＲＡＳ２、ＣＡＳ２等のバーンイン信号が出力される。これらの信号が、アダプタ・カード１０のコネクタ５を介して、半導体装置が装着されたバーンインカード１３に入力される。
【００１２】
(3) バックボード１１の背面側に設けられたコネクタ１１ｂ，１１ｃにアダプタ・カード１０を接続して、比較的高速、高機能な半導体装置のバーンインを行う場合。
図４の切り換えスイッチＳＷをｂ側に切り換え、図５（ｃ）に示すように、バックボード１１の背面側に設けられたコネクタ１１ｃにアダプタ・カード１０のコネクタ５を接続する。また、バックボード１１のバーンイン槽１２側に設けられたコネクタ１２ａに半導体を装着したバーンインカードを接続する。
さらに、図６（ａ）に示すように、アダプタ・カード１０のコネクタ４を接続コード１０ａを介してバックボード１１の背面側に設けられたコネクタ１１ｂに接続する。
これにより、信号発生器１１ａから出力されるクロック信号、ＣＬＫ１およびＲＡＳ１等のバーンイン信号は、コネクタ１１ｂ、上記接続コード１０ａ、アダプタ・カード１０のコネクタ４を介して、アダプタ・カード１０に入力され、アダプタ・カード１０からは、前記図３に示したようにクロック信号ＣＬＫ１より周波数が高い（図１の場合には３倍）クロック信号ＣＬＫ２が出力されるとともに、該クロック信号ＣＬＫ２に同期したＲＡＳ２、ＣＡＳ２等のバーンイン信号が出力される。
アダプタ・カード１０から出力される上記クロック信号ＣＬＫ２およびバーンイン信号は、バックボード１１の内のスイッチＳＷのｂ側接点、端子ｃ、ドライバ回路ＤＲＶ、コネクタ１２ａを介して半導体装置が装着されたバーンインカード１３に入力される。
【００１３】
(4) バックボード１１の背面側に設けられたコネクタ１１ｂ，１１ｃにアダプタ・カード１０、発振回路カード１４を接続して、さらに高速、高機能な半導体装置のバーンインを行う場合。
図４の切り換えスイッチＳＷをｂ側に切り換え、図５（ｃ）に示すように、バックボード１１の背面側に設けられたコネクタ１１ｃにアダプタ・カード１０のコネクタ５を接続する。また、バックボード１１のバーンイン槽１２側に設けられたコネクタ１２ａに半導体を装着したバーンインカードを接続する。
さらに、図６（ｂ）に示すように、バックボード１１の背面側に設けられたコネクタ１１ｂに、発振回路カード１４の入力側のコネクタ１４ａを接続し、発振回路カード１４の出力側のコネクタ１４ｂとアダプタ・カード１０のコネクタ４を接続コード１０ａを介して接続する。
発振回路カード１４は、例えば図７に示すように同期発振回路１４ｃを備えており、該同期発振回路１４ｃは、入力側コネクタ１４ａから入力される信号発生器１１ａが出力するクロック信号ＣＬＫ１と同期し、クロック信号ＣＬＫ１より高い周波数のクロック信号ＣＬＫ３を発生する。
【００１４】
このクロック信号ＣＬＫ３は、発振回路カード１４の出力側コネクタ１４ｂ、接続コード１０ａ、コネクタ４を介してアダプタ・カード１０に入力される。
また、信号発生器１１ａが出力するＲＡＳ１，ＣＡＳ１等のバーンイン信号は、発振回路カード１４の入力側コネクタ１４ａから入力され、発振回路カード１４を介して出力側コネクタ１４ｂから出力され、接続コード１０ａ、コネクタ４を介してアダプタ・カード１０に入力される。
これにより、アダプタ・カード１０には、信号発生器１１ａが出力するクロック信号ＣＬＫ１より、高い周波数のクロック信号ＣＬＫ３が入力される。アダプタ・カード１０は、上記クロック信号ＣＬＫ３が入力されると、前記したように、該クロック信号ＣＬＫ３より周波数が高い（図１の場合には３倍）クロック信号ＣＬＫ２を出力するとともに、該クロック信号ＣＬＫ２に同期したＲＡＳ２、ＣＡＳ２等のバーンイン信号を出力する。
アダプタ・カード１０から出力される上記クロック信号ＣＬＫ２およびバーンイン信号は、バックボード１１の内のスイッチＳＷのｂ側接点、端子ｃ、ドライバ回路ＤＲＶ、コネクタ１２ａを介して半導体装置が装着されたバーンインカード１３に入力される。
【００１５】
上記(2) のようにバックボード１１とバーンインカード１３の間にアダプタ・カード１０を接続すれば、アダプタ・カード１０は複数枚必要となるが、各バーンインカード毎にアダプタ・カード１０の使用を選択することができる。例えば、比較的高速・高機能な半導体装置を装着したバーンインカードについては、アダプタ・カード１０を使用してバーンインを行い、比較的低速な半導体装置を装着したバーンインカードにつては、アダプタ・カードを使用せずにバーンインを行うことが可能である。
また、上記(3) のように、バックボード１１の背面側に設けられたコネクタ１１ｂ，１１ｃにアダプタ・カード１０を接続すれば、１枚のアダプタ・カードを使用して、複数枚のバーンインカードに装着された比較的高速・高機能な半導体装置のバーンインを同時に行うことができる。
さらに、上記(4) のように、アダプタ・カード１０と発振回路カードをバックボード１１の背面側に設けられたコネクタ１１ｂ，１１ｃに接続すれば、クロツク信号の周波数をさらに高くすることができるので、さらに高速・高機能な半導体装置のバーンインを行うことができる。また、上記(3) と同様、１枚のアダプタ・カードを使用して、複数枚のバーンインカードに装着された高速・高機能な半導体装置のバーンインを同時に行うことができる。
なお、上記(4) において、上記クロック信号ＣＬＫ３と、ＲＡＳ１，ＣＡＳ１等のバーンイン信号の同期を取るため、発振回路カード１４上に前記図１の示したようにバーンイン信号を遅延させるための遅延回路等を設けてもよい。
【００１６】
【発明の効果】
以上説明したように、本発明においては、以下の効果を得ることができる。
（１）比較的簡単な回路構成のアダプタ・カードにより高速・高機能な半導体装置のバーンインを短時間で行うことができる。
（２）バーンイン装置のバックボードに、バーンインカードが接続されるコネクタに加え、アダプタ・カードの出力側コネクタが接続される第１のコネクタと、信号発生器が出力するクロック信号とバーンイン信号を出力する第２のコネクタを設け、アダプタ・カードの出力側コネクタを、上記第１のコネクタに接続し、上記アダプタ・カードの入力側コネクタを上記第２のコネクタに接続し、バックボードに設けられた信号発生器が出力するクロック信号とバーンイン信号をアダプタ・カードに入力し、アダプタ・カードの出力側コネクタから出力されるクロツク信号およびバーンイン信号を上記第１のコネクタおよび上記バックボードを介して、該バックボードに設けられたバーンインカード接続用コネクタから出力し、バーンインカード上に装着された半導体装置のバーンインを行うことにより、１枚のアダプタ・カードを用いて、複数枚のバーンインカードに装着された半導体装置に高い周波数のクロック信号を入力することができ、高速・高機能な半導体装置であっても短時間でバーンインを行うことができる。
（３）さらに、アダプタ・カードの出力側コネクタを上記第１のコネクタに接続し、上記第２のコネクタと上記アダプタ・カードの入力側コネクタとの間に、発振回路を備えた発振回路カードを接続し、上記発振回路が出力するクロック信号と、上記発振回路カードを介して供給されるバーンイン信号をアダプタ・カードに入力することにより、発振回路カード上に設けられた発振回路が出力する高い周波数のクロック信号を、バーンインカードに装着された半導体装置に入力することができ、さらに高速・高機能な半導体装置を短時間でバーンインすることができる。
【図面の簡単な説明】
【図１】本発明の実施例のアダプタ・カードの構成例を示す図である。
【図２】アダプタ・カードに設けられたクロツク信号変換回路の動作を説明する図である。
【図３】アダプタ・カードに設けられた回路部の入力波形、出力波形の一例を示す図である。
【図４】本発明の実施例のバックボードの構成例を示す図である。
【図５】本発明の実施例のアダプタ・カードの使用形態を説明する図である。
【図６】アダプタ・カードをバックボードの背面側に設けられたコネクタに接続する場合を説明する図である。
【図７】発振回路カードの構成例を示す図である。
【図８】バーンイン装置の概略構成を示す図である。
【図９】汎用メモリをバーンインする際のバーンイン信号の一例を示す図である。
【符号の説明】
１ クロツク信号変換回路
１ａ 移相回路
１ｂ ゲート回路
２ 遅延回路
３ 回路部
４，５ コネクタ
１０ アダプタ・カード
１１ バックボード
１１ａ 信号発生器
１２ バーンイン槽
１３ バーンインカード
１４ 発振回路カード
１４ａ コネクタ
１４ｂ コネクタ
１４ｃ 同期発振回路
【発明の属する技術分野】
本発明は不良な半導体をスクリーニングするためのバーンイン装置および該バーンイン装置に用いられるアダプタ・カードに関し、特に高速にダイナミック・バーンインを行うこと可能とするバーンイン装置および該バーンイン装置用のアダプタ・カードおよびバーンイン装置に関するものである。
【０００２】
【従来の技術】
従来から、半導体装置の受け入れ等に際し、バーンイン槽内に半導体装置を収納し、半導体装置に信号発生器からクロツク信号とバーンイン信号を入力し、ダイナミックバーンインを行うことにより、不良品をスクリーニングすることが行われている。
図８に上記バーンイン装置の概略構成を示す。同図に示すように、バーンイン装置は信号発生器１１ａを備えたバックボード１１と、バーンイン槽１２から構成され、バーンイン用のカード１３（半導体装置を取り付けるためのプリント基板、以下バーンインカードという）に被試験対象となるＬＳＩ等の半導体装置を取り付けてバーンイン槽１２内に設けられたコネクタ１２ａに接続し、信号発生器１１ａから半導体装置に、クロツク信号とバーンイン信号を所定時間入力しバーンインを行う。
図９に、ＤＲＡＭ、ＳＲＡＭ等の汎用メモリをバーンインする際のクロツク信号とバーンイン信号の一例を示す。同図に示すように、上記汎用メモリをバーンインするには、クロック信号ＣＬＫと、行アドレスストローブＲＡＳ（以下単にＲＡＳという）、列アドレスストローブＣＡＳ（以下単にＣＡＳという）、ライトイネーブルＷＥと、データＤＩＮ、行アドレスＡＤ（Ｒ），列アドレスＡＤ（Ｃ）からなる信号（ここでは、上記ＲＡＳ，ＣＡＳ，ＷＥ，ＤＩＮ，ＡＤ（Ｒ），ＡＤ（Ｃ）をまとめてバーンイン信号という）を入力し、汎用メモリのバーンインを行う。
【０００３】
【発明が解決しようとする課題】
近年、汎用メモリ等が高速、高機能化しており、これに対応できるバーンイン装置の実現が望まれている。しかし、従来から使用されていたバーンイン装置の信号発生器のクロック周波数の上限は、１０ＭＨｚ程度であり、通常のバーンインでは、例えばクロック周波数が１００ＭＨｚ以上の高速な汎用メモリに対しバーンイン効果が期待できない。
そこで、このような高速な汎用メモリに対してバーンインの加速効果を得るため、バーンイン時間を長くしているのが現状である。他方、バーンイン装置は比較的高価であり、高速なバーンイン装置を新規に導入することは困難である。
本発明は上記事情を考慮してなされたものであって、本発明の第１の目的は、高速、高機能な半導体装置を短時間でバーンインすることができる比較的回路構成の簡単なバーンイン装置用アダプタ・カードを提供することである。
また、本発明の第２の目的は、１枚のアダプタ・カードを使用するだけで、複数枚のバーンインカードに装着された高速、高機能な半導体装置を短時間でバーンインすることができるバーンイン装置を提供することである。
【０００４】
【課題を解決するための手段】
上記課題を解決するため、本発明においては、バーンイン槽内に収納されたバーンインカードに装着された半導体装置にクロツク信号とバーンイン信号を入力し、半導体装置のバーンインを行うダイナミック・バーンイン装置において、図１に示すように、バーンイン装置のバックボードに設けられた信号発生器が出力するクロツク信号もしくは外部発振器が出力するクロツク信号と、上記信号発生器が出力するバーンイン信号が入力される入力側コネクタ４と、バーンインカードのクロツク入力端子と、バーンイン信号入力端子に接続される出力側コネクタ４と、上記入力側コネクタのクロツク信号入力端子に接続され、該入力端子から入力されるクロツク信号を、該クロツク信号より周波数の高いクロツク信号に変換するクロツク信号変換回路１と、上記入力端子から入力される各バーンイン信号を、上記クロツク信号変換回路１が発生するクロツク信号に同期させるための複数の遅延回路２を具備するアダプタ・カード１０を設ける。
上記クロツク信号変換回路は、例えば、入力されたクロツク信号の位相を１／ｎ（ｎ＝２，３，…）ずつずらす移相回路と、１／ｎずつ位相がずれたｎ個のクロツク信号から入力されるクロツク信号のｎ倍のクロツク信号を生成するゲート回路から構成され、上記遅延回路は、複数の反転回路から構成される。
また、上記バーンイン装置のバックボードに、上記バーンインカードが接続されるコネクタ１２ａに加え、上記アダプタ・カード１０の出力側コネクタ５が接続され、上記コネクタ１２ａと端子同士が接続される第１のコネクタと、上記信号発生器が出力するクロック信号とバーンイン信号を出力する第２のコネクタを設ける。
そして、上記アダプタ・カード１０を以下のように使用して、バーンインカードに装着された半導体装置のバーンインを行う。
(1) 上記アダプタ・カード１０をバックボードに設けられた信号発生器の出力と、バーンインカード間に接続し、上記信号発生器が出力するクロツク信号とバーンイン信号をアダプタ・カード１０を介して、バーンインカード上に装着された半導体装置に入力し、バーンインを行う。
(2) 上記アダプタ・カード１０の出力側コネクタ５を上記第１のコネクタに接続し、上記アダプタ・カード１０の入力側コネクタ４を上記第２のコネクタに接続し、バックボードに設けられた信号発生器が出力するクロック信号とバーンイン信号をアダプタ・カード１０に入力し、アダプタ・カード１０の出力側コネクタ５から出力されるクロツク信号およびバーンイン信号を上記第１のコネクタおよび上記バックボードを介して、該バックボードに設けられたバーンインカード接続用コネクタから出力し、バーンインカード上に装着された半導体装置のバーンインを行う。
(3) 上記アダプタ・カード１０の出力側コネクタ５を上記第１のコネクタに接続し、上記第２のコネクタと上記アダプタ・カード１０の入力側コネクタとの間に発振回路を備えた発振回路カードを接続し、上記発振回路が出力するクロック信号と、上記発振回路カードを介して供給されるバーンイン信号をアダプタ・カード１０に入力し、上記アダプタ・カードの出力側コネクタ５の出力を上記第１のコネクタおよび上記バックボードを介して、該バックボードに設けられたバーンインカード接続用コネクタから出力し、バーンインカード上に装着された半導体装置のバーンインを行う。
【０００５】
本発明においては、アダプタ・カードを上記構成とし、上記(1) 〜(3) のようにアダプタカードを接続してバーンインを行うようにしたので、比較的簡単な回路構成のアダプタ・カードを用いて、高速・高機能な半導体装置のバーンインを短時間で行うことができる。
また、上記(2) のようにアダプタ・カードを接続することにより、１枚のアダプタ・カードを用いて、複数枚のバーンインカードに装着された半導体装置に高い周波数のクロック信号を入力することができ、高速・高機能な半導体装置であっても短時間でバーンインを行うことができる。
さらに、上記(3) のようにアダプタ・カードと発振回路カードを接続することにより、発振回路カード上に設けられた発振回路が出力する高い周波数のクロック信号を、バーンインカードに装着された半導体装置に入力することができ、さらに高速・高機能な半導体装置を短時間でバーンインすることができる。
【０００６】
【発明の実施の形態】
図１に本発明の実施例のアダプタ・カードの構成例を示す。なお、以下の説明では、汎用メモリのバーンインを行うためのアダプタ・カードについて説明するが、本発明は、その他の半導体装置のバーンインにも適用することができる。
図１に示すように、アダプタ・カード１０上には、移相回路１ａとゲート回路１ｂとを備えたクロツク信号変換回路１と、複数の反転回路を直列に接続した遅延回路２とを具備する回路部３と、コネクタ４とコネクタ５が設けられている。上記コネクタ４から、信号発生器１１ａが出力する前記図９に示したバーンイン信号が入力され、アダプタ・カード１０の出力は、コネクタ５を介してバーンインカード１３に供給される。
アダプタ・カード１０に設けられたクロツク信号変換回路１は、入力されるクロック信号ＣＬＫ１を例えば３倍の周波数のクロック信号ＣＬＫ２に変換する。
【０００７】
図２に上記クロツク信号変換回路１の動作を示す。クロツク信号変換回路１に設けられた移相回路１ａは同図に示すように、信号発生器１１ａが出力する半周期が３０ｎｓのクロック信号ＣＬＫ１の位相をずらし、１０ｎｓずつ位相がずれたクロック信号ＣＬＫＡ，ＣＬＫＢ，ＣＬＫＣを発生する。
移相回路１ａが出力するクロック信号ＣＬＫＡ，ＣＬＫＢ，ＣＬＫＣは、ナンドゲートから構成されるゲート回路１ｂに入力され、ゲート回路１ｂは上記クロック信号ＣＬＫＡ，ＣＬＫＢ，ＣＬＫＣから図２に示す半周期が１０ｎｓのクロック信号ＣＬＫ２を発生する。
また、アダプタ・カード１０に設けられた遅延回路２は、反転回路ＩＮＶを直列に複数接続したものであり、アダプタ・カード１０に入力されるＲＡＳ１、ＣＡＳ１、ＷＥ１、ＡＤ１（Ｒ）、ＡＤ１（Ｃ）のバーンイン信号を所定量遅延させ、上記クロック信号ＣＬＫ２に同期させる。
なお、図１、図２では信号発生器１１ａが出力するクロック信号を、その３倍の周波数のクロック信号に変換する場合について示したが、移相回路１ａにより、入力されたクロツク信号の位相を１／ｎ（ｎ＝２，３，…）ずつずらし、ゲート回路１ｂにより１／ｎずつ位相がずれたｎ個のクロツク信号から、入力されるクロツク信号のｎ倍のクロツク信号を生成するように構成してもよい。
また、上記遅延回路２における反転回路ＩＮＶの数は、必要とされる遅延量に応じて適宜選定される。
【０００８】
図３は上記回路部３の入力波形、出力波形を示す図であり、ＣＬＫ１、ＲＡＳ１、ＣＡＳ１は信号発生器１１ａの出力を示し、ＣＬＫ２、ＲＡＳ２、ＣＡＳ２、ＷＥ２、ＤＩＮ２、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２は回路部３の出力を示している。なお、同図では、信号発生器１の出力としてＣＬＫ１、ＲＡＳ、ＣＡＳのみを示しているが、前記図７に示したタイミングでＷＥ１、ＤＩＮ１、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２の信号も同様にアダプタ・カード１０に入力される。
【０００９】
図４は、本実施例のバックボード１１の構成例を示す図である。
同図において、１１ａはバックボードに設けられた信号発生器、ＳＷは複数の接点が連動して動く切り換えスイッチである。
信号発生器１１ａが出力するクロック信号ＣＬＫ１、および、ＲＡＳ１、ＣＡＳ１等のバーンイン信号は、上記切り換えスイッチＳＷのａ側接点に接続されるとともに、バックボード１１の例えば背面側に設けられたコネクタ１１ｂの各端子に接続される。また、切り換えスイッチＳＷ１のｂ側接点は、バックボード１１の例えば裏面側に設けられたコネクタ１１ｃに接続される。さらに、切り換えスイッチＳＷのｃ端子は、ドライバ回路ＤＲＶを介して、バックボード１１のバーンイン槽１２側に設けられたバーンインカード接続用の複数のコネクタ１２ａの各端子に接続される。
【００１０】
図５は、本実施例のバーンイン装置におけるアダプタ・カードの使用形態を示す図であり、同図（ａ）はアダプタ・カード１０を使用しない場合、同図（ｂ）はアダプタ・カード１０をバックボード１１に設けられたコネクタ１２ａとバーンインカード１３の間に取り付けた場合、同図（ｃ）はアダプタ・カード１０をバックボード１１の背面側に設けたコネクタ１１ｂに接続して使用した場合を示している。
本実施例のバーンイン装置およびアダプタ・カードを使用して、以下のようにして半導体装置のバーンインを行うことができる。
(1) 従来通りアダプタ・カード１０を使用せずに半導体装置のバーンインを行う場合。
図４の切り換えスイッチＳＷをａ側に切り換え、図５（ａ）に示すように、バーンインカード１３を直接バックボード１１のコネクタ１２ａに接続する。
これにより、信号発生器１１ａから出力されるクロック信号ＣＬＫ１、および、ＲＡＳ１、ＣＡＳ１等のバーンイン信号が、ドライバ回路ＤＲＶ、コネクタ１２ａを介して、バーンインカード１３に装着された半導体装置に供給され、半導体装置のバーンインが行われる。
【００１１】
(2) バックボード１１とバーンインカード１３の間にアダプタ・カード１０を接続し、比較的高速、高機能な半導体装置のバーンインを行う場合。
図４の切り換えスイッチＳＷをａ側に切り換え、図５（ｂ）に示すように、図１に示したアダプタ・カード１０のコネクタ４をバックボード１１のコネクタ１２ａに接続し、アダプタ・カード１０のコネクタ５にバーンインカード１３を接続する。
そして、バックボード１１に設けられた信号発生器１１ａから、クロック信号ＣＬＫ１およびＲＡＳ１等のバーンイン信号を、コネクタ１２ａ、コネクタ４を介してアダプタ・カード１０に入力する。
アダプタ・カード１０からは、前記図３に示したようにクロック信号ＣＬＫ１より周波数が高い（図１の場合には３倍）クロック信号ＣＬＫ２が出力されるとともに、該クロック信号ＣＬＫ２に同期したＲＡＳ２、ＣＡＳ２等のバーンイン信号が出力される。これらの信号が、アダプタ・カード１０のコネクタ５を介して、半導体装置が装着されたバーンインカード１３に入力される。
【００１２】
(3) バックボード１１の背面側に設けられたコネクタ１１ｂ，１１ｃにアダプタ・カード１０を接続して、比較的高速、高機能な半導体装置のバーンインを行う場合。
図４の切り換えスイッチＳＷをｂ側に切り換え、図５（ｃ）に示すように、バックボード１１の背面側に設けられたコネクタ１１ｃにアダプタ・カード１０のコネクタ５を接続する。また、バックボード１１のバーンイン槽１２側に設けられたコネクタ１２ａに半導体を装着したバーンインカードを接続する。
さらに、図６（ａ）に示すように、アダプタ・カード１０のコネクタ４を接続コード１０ａを介してバックボード１１の背面側に設けられたコネクタ１１ｂに接続する。
これにより、信号発生器１１ａから出力されるクロック信号、ＣＬＫ１およびＲＡＳ１等のバーンイン信号は、コネクタ１１ｂ、上記接続コード１０ａ、アダプタ・カード１０のコネクタ４を介して、アダプタ・カード１０に入力され、アダプタ・カード１０からは、前記図３に示したようにクロック信号ＣＬＫ１より周波数が高い（図１の場合には３倍）クロック信号ＣＬＫ２が出力されるとともに、該クロック信号ＣＬＫ２に同期したＲＡＳ２、ＣＡＳ２等のバーンイン信号が出力される。
アダプタ・カード１０から出力される上記クロック信号ＣＬＫ２およびバーンイン信号は、バックボード１１の内のスイッチＳＷのｂ側接点、端子ｃ、ドライバ回路ＤＲＶ、コネクタ１２ａを介して半導体装置が装着されたバーンインカード１３に入力される。
【００１３】
(4) バックボード１１の背面側に設けられたコネクタ１１ｂ，１１ｃにアダプタ・カード１０、発振回路カード１４を接続して、さらに高速、高機能な半導体装置のバーンインを行う場合。
図４の切り換えスイッチＳＷをｂ側に切り換え、図５（ｃ）に示すように、バックボード１１の背面側に設けられたコネクタ１１ｃにアダプタ・カード１０のコネクタ５を接続する。また、バックボード１１のバーンイン槽１２側に設けられたコネクタ１２ａに半導体を装着したバーンインカードを接続する。
さらに、図６（ｂ）に示すように、バックボード１１の背面側に設けられたコネクタ１１ｂに、発振回路カード１４の入力側のコネクタ１４ａを接続し、発振回路カード１４の出力側のコネクタ１４ｂとアダプタ・カード１０のコネクタ４を接続コード１０ａを介して接続する。
発振回路カード１４は、例えば図７に示すように同期発振回路１４ｃを備えており、該同期発振回路１４ｃは、入力側コネクタ１４ａから入力される信号発生器１１ａが出力するクロック信号ＣＬＫ１と同期し、クロック信号ＣＬＫ１より高い周波数のクロック信号ＣＬＫ３を発生する。
【００１４】
このクロック信号ＣＬＫ３は、発振回路カード１４の出力側コネクタ１４ｂ、接続コード１０ａ、コネクタ４を介してアダプタ・カード１０に入力される。
また、信号発生器１１ａが出力するＲＡＳ１，ＣＡＳ１等のバーンイン信号は、発振回路カード１４の入力側コネクタ１４ａから入力され、発振回路カード１４を介して出力側コネクタ１４ｂから出力され、接続コード１０ａ、コネクタ４を介してアダプタ・カード１０に入力される。
これにより、アダプタ・カード１０には、信号発生器１１ａが出力するクロック信号ＣＬＫ１より、高い周波数のクロック信号ＣＬＫ３が入力される。アダプタ・カード１０は、上記クロック信号ＣＬＫ３が入力されると、前記したように、該クロック信号ＣＬＫ３より周波数が高い（図１の場合には３倍）クロック信号ＣＬＫ２を出力するとともに、該クロック信号ＣＬＫ２に同期したＲＡＳ２、ＣＡＳ２等のバーンイン信号を出力する。
アダプタ・カード１０から出力される上記クロック信号ＣＬＫ２およびバーンイン信号は、バックボード１１の内のスイッチＳＷのｂ側接点、端子ｃ、ドライバ回路ＤＲＶ、コネクタ１２ａを介して半導体装置が装着されたバーンインカード１３に入力される。
【００１５】
上記(2) のようにバックボード１１とバーンインカード１３の間にアダプタ・カード１０を接続すれば、アダプタ・カード１０は複数枚必要となるが、各バーンインカード毎にアダプタ・カード１０の使用を選択することができる。例えば、比較的高速・高機能な半導体装置を装着したバーンインカードについては、アダプタ・カード１０を使用してバーンインを行い、比較的低速な半導体装置を装着したバーンインカードにつては、アダプタ・カードを使用せずにバーンインを行うことが可能である。
また、上記(3) のように、バックボード１１の背面側に設けられたコネクタ１１ｂ，１１ｃにアダプタ・カード１０を接続すれば、１枚のアダプタ・カードを使用して、複数枚のバーンインカードに装着された比較的高速・高機能な半導体装置のバーンインを同時に行うことができる。
さらに、上記(4) のように、アダプタ・カード１０と発振回路カードをバックボード１１の背面側に設けられたコネクタ１１ｂ，１１ｃに接続すれば、クロツク信号の周波数をさらに高くすることができるので、さらに高速・高機能な半導体装置のバーンインを行うことができる。また、上記(3) と同様、１枚のアダプタ・カードを使用して、複数枚のバーンインカードに装着された高速・高機能な半導体装置のバーンインを同時に行うことができる。
なお、上記(4) において、上記クロック信号ＣＬＫ３と、ＲＡＳ１，ＣＡＳ１等のバーンイン信号の同期を取るため、発振回路カード１４上に前記図１の示したようにバーンイン信号を遅延させるための遅延回路等を設けてもよい。
【００１６】
【発明の効果】
以上説明したように、本発明においては、以下の効果を得ることができる。
（１）比較的簡単な回路構成のアダプタ・カードにより高速・高機能な半導体装置のバーンインを短時間で行うことができる。
（２）バーンイン装置のバックボードに、バーンインカードが接続されるコネクタに加え、アダプタ・カードの出力側コネクタが接続される第１のコネクタと、信号発生器が出力するクロック信号とバーンイン信号を出力する第２のコネクタを設け、アダプタ・カードの出力側コネクタを、上記第１のコネクタに接続し、上記アダプタ・カードの入力側コネクタを上記第２のコネクタに接続し、バックボードに設けられた信号発生器が出力するクロック信号とバーンイン信号をアダプタ・カードに入力し、アダプタ・カードの出力側コネクタから出力されるクロツク信号およびバーンイン信号を上記第１のコネクタおよび上記バックボードを介して、該バックボードに設けられたバーンインカード接続用コネクタから出力し、バーンインカード上に装着された半導体装置のバーンインを行うことにより、１枚のアダプタ・カードを用いて、複数枚のバーンインカードに装着された半導体装置に高い周波数のクロック信号を入力することができ、高速・高機能な半導体装置であっても短時間でバーンインを行うことができる。
（３）さらに、アダプタ・カードの出力側コネクタを上記第１のコネクタに接続し、上記第２のコネクタと上記アダプタ・カードの入力側コネクタとの間に、発振回路を備えた発振回路カードを接続し、上記発振回路が出力するクロック信号と、上記発振回路カードを介して供給されるバーンイン信号をアダプタ・カードに入力することにより、発振回路カード上に設けられた発振回路が出力する高い周波数のクロック信号を、バーンインカードに装着された半導体装置に入力することができ、さらに高速・高機能な半導体装置を短時間でバーンインすることができる。
【図面の簡単な説明】
【図１】本発明の実施例のアダプタ・カードの構成例を示す図である。
【図２】アダプタ・カードに設けられたクロツク信号変換回路の動作を説明する図である。
【図３】アダプタ・カードに設けられた回路部の入力波形、出力波形の一例を示す図である。
【図４】本発明の実施例のバックボードの構成例を示す図である。
【図５】本発明の実施例のアダプタ・カードの使用形態を説明する図である。
【図６】アダプタ・カードをバックボードの背面側に設けられたコネクタに接続する場合を説明する図である。
【図７】発振回路カードの構成例を示す図である。
【図８】バーンイン装置の概略構成を示す図である。
【図９】汎用メモリをバーンインする際のバーンイン信号の一例を示す図である。
【符号の説明】
１ クロツク信号変換回路
１ａ 移相回路
１ｂ ゲート回路
２ 遅延回路
３ 回路部
４，５ コネクタ
１０ アダプタ・カード
１１ バックボード
１１ａ 信号発生器
１２ バーンイン槽
１３ バーンインカード
１４ 発振回路カード
１４ａ コネクタ
１４ｂ コネクタ
１４ｃ 同期発振回路
Claims (5)
- クロツク信号とバーンイン用の信号を、バーンイン槽内に収納されたバーンインカードに装着された半導体装置に入力し、半導体装置のバーンインを行うダイナミック・バーンイン装置に用いられるアダプタ・カードであって、
上記アダプタ・カードは、上記ダイナミック・バーンイン装置に設けられた信号発生器が出力するクロツク信号もしくは外部発振器が出力するクロツク信号と、上記信号発生器が出力するバーンイン信号が入力される入力側コネクタと、上記バーンインカードのクロツク入力端子と、バーンイン信号入力端子に接続される出力側コネクタと、
上記入力側コネクタのクロツク信号入力端子に接続され、該入力端子から入力されるクロツク信号を、該クロツク信号より周波数の高いクロツク信号に変換するクロツク信号変換回路と、
上記入力側コネクタの入力端子から入力される各バーンイン信号を、上記クロツク信号変換回路により変換された、上記クロック信号より周波数の高いクロツク信号に同期させるための複数の遅延回路を備え、
上記クロツク信号変換回路が出力するクロツク信号を、上記バーンインカードのクロツク入力端子に接続される出力側コネクタに出力するとともに、上記複数の遅延回路の出力を、上記バーンインカードのバーンイン信号入力端子に接続される出力側コネクタに出力する
ことを特徴とするダイナミックバーンイン装置用アダプタ・カード。 - 上記クロツク信号変換回路は、入力されたクロツク信号の位相を１／ｎ（ｎ＝２，３，…）ずつずらす移相回路と、１／ｎずつ位相がずれたｎ個のクロツク信号から、入力されるクロツク信号のｎ倍のクロツク信号を生成るゲート回路から構成され、上記遅延回路は、複数の反転回路から構成される
ことを特徴とする請求項１のダイナミックバーンイン装置用アダプタ・カード。 - バーンイン装置に設けられたバーンインカード接続用のコネクタに、上記アダプタ・カードの入力側コネクタを接続し、上記アダプタ・カードの出力側コネクタにバーンインカードを接続し、該バーンインカードに装着された半導体のバーンインを行う
ことを特徴とする請求項１または請求項２のダイナミックバーンイン装置用アダプタ・カード。 - クロツク信号とバーンイン用の信号を、バーンイン槽内に収納されたバーンインカードに装着された半導体装置に入力し、半導体装置のバーンインを行うダイナミック・バーンイン装置であって、
上記ダイナミック・バーンイン装置に設けられた信号発生器が出力するクロツク信号もしくは外部発振器が出力するクロツク信号と、上記信号発生器が出力するバーンイン信号が入力される入力側コネクタと、上記バーンインカードのクロツク入力端子と、バーンイン信号入力端子に接続される出力側コネクタと、
上記入力側コネクタのクロツク信号入力端子に接続され、該入力端子から入力されるクロツク信号を、該クロツク信号より周波数の高いクロツク信号に変換するクロツク信号変換回路と、
上記入力側コネクタの入力端子から入力される各バーンイン信号を上記クロツク信号変換回路により変換された、上記クロック信号より周波数の高いクロツク信号に同期させるための複数の遅延回路を備えたアダプタ・カードを設け、
上記バーンイン装置のバックボードに、上記アダプタ・カードの出力側コネクタが接続される第１のコネクタと、上記信号発生器が出力するクロック信号とバーンイン信号を出力する第２のコネクタを設け、
上記アダプタ・カードの出力側コネクタを上記第１のコネクタに接続し、
上記アダプタ・カードの入力側コネクタを上記第２のコネクタに接続し、
上記第２のコネクタを介して、上記クロック信号とバーンイン信号をアダプタ・カードに入力し、
上記アダプタ・カードの出力側コネクタから出力される上記クロツク信号変換回路が出力するクロツク信号およびバーンイン信号を上記第１のコネクタおよび上記バックボードを介して、該バックボードに設けられたバーンインカード接続用コネクタから出力する
ことを特徴とするダイナミックバーンイン装置。 - クロツク信号とバーンイン用の信号を、バーンイン槽内に収納されたバーンインカードに装着された半導体装置に入力し、半導体装置のバーンインを行うダイナミック・バーンイン装置であって、
上記ダイナミック・バーンイン装置のバックボードに設けられた信号発生器が出力するクロツク信号もしくは外部発振器が出力するクロツク信号と、上記信号発生器が出力するバーンイン信号が入力される入力側コネクタと、上記バーンインカードのクロツク入力端子と、バーンイン信号入力端子に接続される出力側コネクタと、
上記入力側コネクタのクロツク信号入力端子に接続され、該入力端子から入力されるクロツク信号を、該クロツク信号より周波数の高いクロツク信号に変換するクロツク信号変換回路と、
上記入力側コネクタの入力端子から入力される各バーンイン信号を上記クロツク信号変換回路により変換された、上記クロック信号より周波数の高いクロツク信号に同期させるための複数の遅延回路を備えたアダプタ・カードを設け、
また、上記バーンイン装置のバックボードに、上記アダプタ・カードの出力側コネクタが接続される第１のコネクタと、上記信号発生器が出力するクロック信号とバーンイン信号を出力する第２のコネクタを設け、
上記アダプタ・カードの出力側コネクタを上記第１のコネクタに接続し、
上記第２のコネクタに、上記信号発生器が出力するクロック信号と同期し、該クロック信号より高い周波数のクロック信号を出力する発振回路を備えた発振回路カードを接続し、該発振回路カードの出力を上記アダプタ・カードの入力側コネクタに接続し、
上記発振回路カードの発振回路が出力する上記クロック信号と、第２のコネクタおよび上記発振回路カードを介して供給されるバーンイン信号をアダプタ・カードに入力し、
上記アダプタ・カードの出力側コネクタから出力される上記クロツク信号変換回路が出力するクロツク信号およびバーンイン信号を上記第１のコネクタおよび上記バックボードを介して、該バックボードに設けられたバーンインカード接続用コネクタから出力する
ことを特徴とするダイナミックバーンイン装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002103603A JP4215443B2 (ja) | 2002-04-05 | 2002-04-05 | ダイナミックバーンイン装置用アダプタ・カードおよびダイナミックバーンイン装置 |
| US10/945,839 US6967495B2 (en) | 2002-04-05 | 2004-09-21 | Dynamic burn-in apparatus and adapter card for dynamic burn-in apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002103603A JP4215443B2 (ja) | 2002-04-05 | 2002-04-05 | ダイナミックバーンイン装置用アダプタ・カードおよびダイナミックバーンイン装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003302445A JP2003302445A (ja) | 2003-10-24 |
| JP4215443B2 true JP4215443B2 (ja) | 2009-01-28 |
Family
ID=29389329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002103603A Expired - Fee Related JP4215443B2 (ja) | 2002-04-05 | 2002-04-05 | ダイナミックバーンイン装置用アダプタ・カードおよびダイナミックバーンイン装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6967495B2 (ja) |
| JP (1) | JP4215443B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7915902B2 (en) * | 2006-10-18 | 2011-03-29 | Mongtage Technology Group Limited | Dynamic burn-in systems and apparatuses |
| KR100800047B1 (ko) | 2007-09-14 | 2008-02-01 | 주식회사 두성기술 | 고속신호 인가가 가능한 반도체 칩 번인테스트 장치 |
| CN107782977A (zh) * | 2017-08-31 | 2018-03-09 | 苏州知声声学科技有限公司 | 多个usb数据采集卡输入信号延时测量装置及测量方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2001A (en) * | 1841-03-12 | Sawmill | ||
| JP2851354B2 (ja) | 1989-10-13 | 1999-01-27 | 富士通株式会社 | バーンイン回路を有する半導体装置 |
| JPH05258599A (ja) | 1991-11-12 | 1993-10-08 | Nec Corp | 半導体記憶装置 |
| JP3552774B2 (ja) | 1995-02-06 | 2004-08-11 | 富士通株式会社 | メモリ試験装置及びメモリ試験装置用アダプタ及びメモリ試験方法 |
| JPH10221411A (ja) | 1997-02-12 | 1998-08-21 | Hitachi Ltd | Ｌｓｉ付加回路 |
| US5794175A (en) * | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
| JP2001201533A (ja) | 2000-01-21 | 2001-07-27 | Mitsubishi Electric Corp | バーンイン回路内蔵半導体装置およびテスト方法 |
| KR100394347B1 (ko) * | 2000-04-19 | 2003-08-09 | 삼성전자주식회사 | 인터페이스 기판 및 이를 이용한 반도체 집적회로 소자테스트 방법 |
| JP3645791B2 (ja) | 2000-05-29 | 2005-05-11 | エルピーダメモリ株式会社 | 同期型半導体記憶装置 |
| US6472895B2 (en) * | 2000-12-06 | 2002-10-29 | Advanced Micro Devices, Inc. | Method and system for adapting burn-in boards to multiple burn-in systems |
-
2002
- 2002-04-05 JP JP2002103603A patent/JP4215443B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-21 US US10/945,839 patent/US6967495B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6967495B2 (en) | 2005-11-22 |
| JP2003302445A (ja) | 2003-10-24 |
| US20050099197A1 (en) | 2005-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7307442B2 (en) | Integrated circuit test array including test module | |
| US8286046B2 (en) | Integrated circuit testing module including signal shaping interface | |
| US7965568B2 (en) | Semiconductor integrated circuit device and method of testing same | |
| JP2002366447A (ja) | メモリコントローラエミュレータ | |
| US7607055B2 (en) | Semiconductor memory device and method of testing the same | |
| US7446551B1 (en) | Integrated circuit testing module including address generator | |
| JP4215443B2 (ja) | ダイナミックバーンイン装置用アダプタ・カードおよびダイナミックバーンイン装置 | |
| JP2002150796A (ja) | モノリシックな集積回路装置の常に可能化されたテストのための方法および集積回路装置 | |
| JP5301787B2 (ja) | 半導体装置 | |
| JP3650757B2 (ja) | 同期メモリ回路をテストするためのテスト回路 | |
| KR100927409B1 (ko) | 반도체 소자와 그의 구동 방법 | |
| US7948912B2 (en) | Semiconductor integrated circuit with test mode | |
| JP4056236B2 (ja) | ダイナミック・バーンイン装置 | |
| JP4425260B2 (ja) | ダイナミックバーンイン装置 | |
| JP3946033B2 (ja) | ダイナミックバーンイン装置用アダプタ・カード | |
| JPWO2010018691A1 (ja) | 試験装置および試験方法 | |
| JP4906030B2 (ja) | テスト回路およびテスト方法 | |
| US7089472B2 (en) | Method and circuit for testing a chip | |
| KR20070023570A (ko) | 인터페이스 회로 및 반도체 장치 | |
| KR101004686B1 (ko) | 반도체 메모리 장치와 그의 구동 방법 | |
| JPH11125660A (ja) | 半導体試験装置用タイミング発生器 | |
| JPH0391199A (ja) | メモリ回路 | |
| JP3891913B2 (ja) | 半導体集積回路およびそのテスト方法 | |
| JP3869387B2 (ja) | 半導体集積回路 | |
| JP3633881B2 (ja) | 半導体装置及びそのａｃスペック検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |