JP3946033B2 - ダイナミックバーンイン装置用アダプタ・カード - Google Patents
ダイナミックバーンイン装置用アダプタ・カード Download PDFInfo
- Publication number
- JP3946033B2 JP3946033B2 JP2001357317A JP2001357317A JP3946033B2 JP 3946033 B2 JP3946033 B2 JP 3946033B2 JP 2001357317 A JP2001357317 A JP 2001357317A JP 2001357317 A JP2001357317 A JP 2001357317A JP 3946033 B2 JP3946033 B2 JP 3946033B2
- Authority
- JP
- Japan
- Prior art keywords
- burn
- signal
- card
- connector
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は不良な半導体をスクリーニングするためのバーンイン装置に用いられるアダプタ・カードに関し、特に高速にダイナミック・バーンインを行うこと可能とするバーンイン装置用のアダプタ・カードに関するものである。
【０００２】
【従来の技術】
従来から、半導体装置の受け入れ等に際し、バーンイン槽内に半導体装置を収納し、半導体装置に信号発生器からバーンイン信号を入力し、ダイナミックバーンインを行うことにより、不良品をスクリーニングすることが行われている。
図６に上記バーンイン装置の概略構成を示す。同図に示すように、バーンイン装置は信号発生器１１ａを備えたバックボード１１と、バーンイン槽１２から構成され、バーンイン用のカード１３（半導体装置を取り付けるためのプリント基板、以下バーンインカードという）に被試験対象となるＬＳＩ等の半導体装置を取り付けてバーンイン槽１２内に設けられたコネクタ１２ａに接続し、信号発生器１１ａから半導体装置にバーンイン信号を所定時間入力しバーンインを行う。図７に、ＤＲＡＭ、ＳＲＡＭ等の汎用メモリをバーンインする際のバーンイン信号の一例を示す。同図に示すように、バーンイン信号は、クロックＣＬＫ、行アドレスストローブＲＡＳ（以下単にＲＡＳという）、列アドレスストローブＣＡＳ（以下単にＣＡＳという）、ライトイネーブルＷＥと、データＤＩＮ、行アドレスＡＤ（Ｒ），列アドレスＡＤ（Ｃ）からなり、アドレスはインクリメントされ、メモリの各セルにデータが書き込む処理を行う。
【０００３】
【発明が解決しようとする課題】
従来のバーンイン装置は以下の問題をもっていた。
(1) 近年、汎用メモリ等の高速、高機能化が増加しており、これに対応できるバーンイン装置の実現が望まれている。しかし、従来から使用されていたバーンイン装置の信号発生器のクロック周波数の上限は、１０ＭＨｚ程度であり、通常のバーンインでは、例えばクロック周波数が１００ＭＨｚ以上の高速な汎用メモリに対しバーンイン効果が期待できない。
そこで、このような高速な汎用メモリに対してバーンインの加速効果を得るため、バーンイン時間を長くしているのが現状である。他方、バーンイン装置は比較的高価であり、高速なバーンイン装置を新規に導入することは困難である。
(2) 前記したように被試験対象となる半導体装置はバーンインカードに取り付られバーンイン槽内に設けられたコネクタに装着されるが、上記バーンインカードを装着するコネクタ上の信号配置は、必ずしも全てのバーンイン装置に共通ではなく、これに応じてバーンインカードの接続端子上の信号配置も異なる場合があった。このため、従来においては、バーンインカードを各種のバーンイン装置に共通に使用することができず、バーンイン装置毎にバーンインカードを用意する必要があった。
本発明は上記事情を考慮してなされたものであって、本発明の目的は、高速、高機能な半導体装置を短時間でバーンインすることができ、また、接続端子上の信号配置が異なる各種のバーンイン装置用のバーンインカードを使用することができるバーンイン装置用アダプタ・カードを提供することである。
【０００４】
【課題を解決するための手段】
上記課題を解決するため、本発明においては、図１に示すように発振回路１ａと、波形整形回路１ｂとを有する回路部１と、クロック信号の周波数を切り替える周波数制御スイッチ２と、信号パスを切り替えるための制御スイッチ３とを有するアダプタ・カード１０を用意し、該アダプタ・カード１０をバーンイン装置のバックボードに設けられた信号発生器とバーンインカードの間に取り付け可能とする。
上記アダプタ・カード１０には、バーンイン装置のバックボードに設けられた信号発生器に接続するための接続端子４と、上記バーンインカードを装着するためのコネクタ５とが設けられる。
上記発振回路１ａは、接続端子４から入力される上記クロツク信号に同期し、上記クロツク周波数より周波数が高く、互いに異なった周波数を持つ複数のクロツク信号を発生する。
発振回路１ａが出力する複数のクロツク信号のうち、バーンインカードに出力する周波数のクロツク信号が、上記周波数制御スイッチ２により選択され、上記コネクタ５から出力される。
また、波形整形回路１ｂは、接続端子４から入力される上記バーンイン用の信号を、上記周波数制御スイッチ２により選択されたクロツク信号に同期したバーンイン用の信号に変換する。波形整形回路１ｂの出力は、信号パスを切り替えるための制御スイッチ３を介してコネクタ５から出力される。
上記構成のアダプタ・カード１０を信号発生器とバーンインカードの間に取り付けることにより、バーンインカードに装着された被試験対象の半導体装置に応じた周波数のクロツク信号を選択して、半導体装置に入力することができ、高速な半導体装置であっても短時間でバーンインすることができる。
また、上記制御スイッチ２により信号パスを切り換え可能としたので、接続端子上の信号配置が異なる各種のバーンイン装置用のバーンインカードを使用すること可能となる。
【０００５】
また、上記周波数制御スイッチ２を、アダプタ・カード１０に設けられた、互いに周波数が異なる複数のクロック信号が接続される複数の第１のピン挿入孔と、該ピン挿入孔に対向して配置され上記コネクタのクロック信号出力端子に接続される第２のピン挿入孔と、該第１、第２のピン挿入孔に着脱可能な複数のピンを有する第１の接続子で構成することにより第１の接続子を取り替えるだけで、周波数の切り換えを行うことができ、操作を容易にすることができる。
さらに、上記信号パス切り換え用制御スイッチ３を、アダプタ・カード１０に設けられた、上記波形整形回路の出力信号が接続される複数の第３のピン挿入孔と、該ピン挿入孔に対向して配置され上記コネクタの信号出力端子に接続される第４のピン挿入孔と、該第３、第４のピン挿入穴に着脱可能な複数のピン有する第２の接続子で構成することにより、接続子を取り替えるだけで、信号パスの切り換えを行うことができ、信号パスの切り換えを容易に行うことができる。
また、上記周波数制御スイッチの接続子を、互いに周波数が異なる複数のクロツク信号に対応した数だけ用意し、クロック信号の周波数に応じて、上記接続子を選択してアダプタ・カードに差し込むようにするとともに、信号パス切り換え用制御スイッチの接続子を、バーンインカードに応じた数だけ用意し、バーンインカードに応じて、上記接続子を選択してアダプタ・カードに取り付けることにより、周波数の切り換えと、信号パスの切り換えを、誤りなくかつ容易に行うことができる。
【０００６】
【発明の実施の形態】
図１に本発明の実施例のアダプタ・カードの構成例を示し、図２に本実施例のアダプタ・カードの取り付け例を示す。
図１に示すように、アダプタ・カード１０上には、発振回路１ａと、波形整形回路１ｂとからなる回路部１と、クロック信号の周波数を切り替える周波数制御スイッチ２と、信号パスを切り替えるための制御スイッチ３と、バーンイン装置のバックボードに設けられた信号発生器に接続するための接続端子４と、上記バーンインカードを装着するためのコネクタ５とが設けられている。
上記アダプタ・カード１０を取り付けるには、図２に示すように、アダプタ・カード１０の接続端子４をバーンイン装置のバックボード１１に設けられたコネクタ１２ａに接続し、コネクタ５に被試験対象となる半導体装置が装着されたバーンインカード１３を装着する。
アダプタ・カード１０に設けられた発振回路１ａは、前記したように、バーンイン装置の信号発生器１１ａが出力するクロツク信号に同期し、該クロツク信号より周波数が高い互いに周波数の異なる複数のクロツク信号を発生する。発振回路１ａが出力する複数のクロツク信号のうち、バーンインカード１３に出力する周波数のクロツク信号を、上記周波数制御スイッチ２により選択する。選択されたクロツク信号はコネクタ５から出力され、バーンインカード１３に入力されるとともに、波形整形回路１ｂに与えられる。
波形整形回路１ｂは、接続端子４から入力される上記バーンイン用の信号を、上記周波数制御スイッチ２により選択されたクロツク信号に同期したバーンイン用の信号に変換する。波形整形回路１ｂの出力は、信号パスを切り替えるための制御スイッチ３を介してコネクタ５から出力され、バーンインカード１３に与えられる。
【０００７】
図３は上記発振回路と波形整形回路の構成例を示す図である。同図は１００ＭＨｚ，５０ＭＨｚ，２５ＭＨＺのクロツク信号を発生するアダプタ・カードの回路構成例を示しており、本実施例例においては、汎用メモリのバーンインを行う場合を示し、前記図７に示したバーンイン信号（汎用メモリ用の信号）がアダプタ・カードに入力される。
同図において、１ａは発振回路であり、発振回路１ａは同期発振器２１を備え、同期発振器２１は、バーンイン装置の信号発生器１１ａが出力するクロツク信号ＣＬＫ１（例えば周波数が１０ＭＨｚ）に同期した、例えば周波数が１００ＭＨｚのクロツク信号を発生する。同期発振器２１が出力する１００ＭＨｚのクロツク信号は分周器２２に与えられ、分周器２２は５０ＭＨｚ、２５ＭＨｚのクロツク信号を発生する。
これらのクロツク信号は、周波数制御スイッチ２に与えられ、周波数制御スイッチ２でバーンインカードに出力するクロツク信号が選択されコネクタ５から出力される。
また、上記周波数制御スイッチ２で選択されたクロツク信号ＣＬＫ２は波形整形回路１ｂに与えられる。
波形整形回路１ｂは、反転回路ＩＮＶ１と、フリップフロップＦＦ１〜ＦＦ６と、遅延回路Ｄ１〜Ｄ６を備えている。
反転回路ＩＮＶ１は、上記クロック信号ＣＬＫ２を反転させる。反転回路ＩＮＶ１の出力は、フリップフロップＦＦ１〜ＦＦ６のクロック入力端子ＣＬＫに供給される。
また、前記信号発生器１が出力するＲＡＳ、ＣＡＳ、ライトイネーブルＷＥ、データＤＩＮ、行アドレスＡＤ（Ｒ）、列アドレスＡＤ（Ｃ）が上記フリップフロップＦＦ１〜ＦＦ６のデータ入力端子Ｄに供給される。また、遅延回路Ｄ１〜Ｄ６はアンドゲートＧ１〜Ｇ６の出力を所定時間遅延させる。
【０００８】
図４は上記波形整形回路の動作を説明する図であり、図３、図４を参照しながら、波形整形回路の動作について説明する。
図４において、ＣＬＫ１、ＲＡＳ１、ＣＡＳ１は信号発生器の出力を示し、ＣＬＫ２、ＲＡＳ２、ＣＡＳ２、ＷＥ２、ＤＩＮ２、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２は波形整形回路１ｂの出力を示している。なお、同図では、信号発生器１の出力としてＣＬＫ１、ＲＡＳ、ＣＡＳのみを示しているが、前記図７に示したタイミングでＷＥ１、ＤＩＮ１、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２の信号も同様にアダプタ・カード１０に入力される。
波形整形回路１ｂに設けられた反転回路ＩＮＶ１は、上記制御スイッチ２が出力するクロック信号ＣＬＫ２を反転し、この反転されたクロック信号ＣＬＫ２は、フリップフロップＦＦ１〜ＦＦ６のクロック端子ＣＬＫに入力される。フリップフロップＦＦ１〜ＦＦ６は、上記反転回路ＩＮＶ１の出力が立ち下がるタイミングで、信号発生器１が出力するＷＥ１、ＤＩＮ１、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２の値に取り込み、その値を保持する。
【０００９】
このため、フリップフロップＦＦ１からＦＦ６の出力Ｑは、図４に示すように、ＲＡＳ１、ＣＡＳ１、ＷＥ１，ＤＩＮ１、アドレス１（Ｒ）、アドレス１（Ｃ）がローレベルになると、反転回路ＩＮＶ１の出力（ＣＬＫ２の反転信号）の次の立ち下がりでローレベルとなり、上記ＲＡＳ１、ＣＡＳ１等がハイレベルになると、反転回路ＩＮＶ１の出力の次の立ち下がりでハイレベルとなる。なお、バーンインにおいては、必ずしも、このローレベルの期間が図７に示したようにクロック信号の半周期の長さである必要はなく図４に示すような信号であってもバーンインを行う上で支障はない。
フリップフロップＦＦ１〜ＦＦ６の出力Ｑは、遅延回路Ｄに供給されて所定時間遅延され、図４に示すようにＲＡＳ２、ＣＡＳ２、ＷＥ２、ＤＩＮ２、アドレス２（Ｒ）、アドレス２（Ｃ）として出力される。この信号は信号パス切り換え用の制御スイッチ３に与えられる。
信号パス切り換え用の制御スイッチ３は波形整形回路１ｂが出力するバーンイン用の信号を、バーンインカードの接続端子上の信号配置に一致するように各バーンイン用の信号のパスを切り換える。この信号はコネクタ５を介してバーンインカードに与えられる。
なお、上記例では、バーンインカード１３のコネクタのクロツク信号入力用の接続端子は各バーンインカードで共通であるとしたが、バーンインカード１３のクロツク信号の接続端子の位置が異なる場合には、前記周波数制御スイッチ２の出力を信号パス切り換え用の制御スイッチ３に入力し、パスを切り換えるようにしてもよい。
【００１０】
図５は上記周波数制御スイッチ２、信号パス切り換え用制御スイッチ３の構成例を示す図である。
図５（ａ）に示すように、アダプタ・カード１０にはピン挿入用のスルーホールＳｉ１〜Ｓｉｎ，Ｓｏ１〜Ｓｏｎ，Ｃｉ１〜Ｃｉ３，Ｃｏ１が設けられ、また、周波数制御スイッチの接続子２ａおよび信号パス切り換え用の制御スイッチの接続子３ａには、上記スルーホールＳｉ１〜Ｓｉｎ，Ｓｏ１〜Ｓｏｎ，Ｃｉ１〜Ｃｉ３，Ｃｏ１に係合するピンＰが設けられている。
ピンＰの位置は上記スルーホールＳｉ１〜Ｓｉｎ，Ｓｏ１〜Ｓｏｎ，Ｃｉ１〜Ｃｉ３，Ｃｏ１の位置に対応しており、ピンＰをアダプタ・カードの上記スルーホールに差し込むことにより、上記接続子２ａ，３ａを同図に示すようにアダプタ・カード１０に取り付けることができる。
アダプタ・カード１０の裏面には、図５（ｂ）に示すような配線パターンが設けられる。配線パターンＰ１の一方端は、前記波形整形回路１ｂの出力に接続され、他方は、上記アダプタ・カード１０に設けられたスルーホールＳｉ１〜Ｓｉｎに接続されている。
また、配線パターンＰ２の一方端は、前記同期発振器２１、分周器２２が出力する２５ＭＨｚ、５０ＭＨｚ，１００ＭＨｚのクロツク信号に接続され、他方端は、アダプタ・カード１０に設けられたスルーホールＣｉ１〜Ｃｉ３に接続されている。
さらに、上記スルーホールＳｉ１〜Ｓｉｎに対向するスルーホールＳｏ１〜Ｓｏｎ、および、上記スルーホールＣｉ１〜Ｃｉ３に対向するスルーホールＣｏ１はコネクタ５に接続されている。
【００１１】
上記周波数制御スイッチの接続子２ａおよび信号パス切り換え用の制御スイッチ３ａには、図５（ｃ）に示すようにピン同士を接続するための接続路が設けられており、該接続路によりピンＰ同士が接続される。
上記周波数制御スイッチ２の接続子２ａとしては、例えば、２５ＭＨｚ、５０ＭＨｚ，１００ＭＨｚ用の接続子が用意され、２５ＭＨｚ用の接続子Ａには、上記スルーホールＣｉ１に挿入されるピンＰとスルーホールＣｏ１に挿入されるピンを接続するような接続路が形成され、５０ＭＨｚ用の接続子には、スルーホールＣｉ２に挿入されるピンＰとスルーホールＣｏ１に挿入されるピンを接続するような接続路が形成されている。同様に、１００ＭＨｚ用の接続子Ｃには、スルーホールＣｉ３に挿入されるピンＰとスルーホールＣｏ１に挿入されるピンを接続するような接続路が形成されている。
したがって、クロック信号の周波数に応じた接続子２ａを選択し、アダプタ・カード１０に差し込むことにより、アダプタ・カード１０から対応する周波数のクロック信号を出力することができる。
【００１２】
また、信号パス切り換え用の接続子３ａとしては、コネクタ５に差し込まれるバーンインカードに応じた複数の接続子が用意される。
そして、配線パターンＰ１上の各信号の配置と、バーンインカードの接続端子上の各信号の配置が一致している場合には、図５（ｃ）に示す対向するピン同士を接続路で接続した接続子Ａを使用し、これをアダプタ・カードに差し込む。また、配線パターンＰ１上の各信号配置と、バーンインカードの接続端子上の信号配置が異なる場合には、図５（ｃ）に示す信号パスを切り換える接続子Ｂを使用し、これをこれをアダプタ・カードに差し込む。
上記のように、コネクタ５に差し込まれるバーンインカードに応じてアダプタ・カードに差し込む接続子を選択することにより、接続端子上の信号配置が異なるバーンインカードを使用して、バーンインを行うことが可能となる。
以上のように、周波数制御スイッチ用の接続子２ａおよび信号パス切り換え制御スイッチ用の接続子３ａを複数用意しておき、バーンインカードに出力するクロック信号の周波数、バーンインカードの接続端子上の信号配置に応じて、接続子２ａ，３ａを選択的に使用してアダプタ・カードに取り付けるようにすることにより、容易に周波数の切り換え、信号パスの切り換えを行うことができる。
また、上記接続子２ａ上にクロック信号の周波数を表示したり、上記接続子３ａ上に対応するバーンインカードの記号等を表示しておけば、現場の作業者でも、誤りなく接続子をアダプタ・カードに装着することができる。
【００１３】
【発明の効果】
以上説明したように本発明においては、以下の効果を得ることができる。
（１）発振回路と、波形整形回路と、クロック信号の周波数を切り替える周波数制御スイッチと、信号パスを切り替えるための制御スイッチとを有するアダプタ・カードを、バーンイン装置のバックボードに設けられた信号発生器とバーンインカードの間に取り付け可能としたので、バーンインカードに装着された被試験対象の半導体装置に応じた周波数のクロツク信号を選択して、半導体装置に入力することができ、高速な半導体装置であっても短時間でバーンインすることが可能となる。
また、上記制御スイッチにより信号パスを切り換え可能としたので、接続端子上の信号配置が異なる各種のバーンイン装置用のバーンインカードを使用すること可能となる。
（２）上記周波数制御スイッチを、アダプタ・カードに設けられた、互いに周波数が異なる複数のクロック信号が接続される複数の第１のピン挿入孔と、該ピン挿入孔に対向して配置され上記コネクタのクロック信号出力端子に接続される第２のピン挿入孔と、該第１、第２のピン挿入孔に着脱可能な複数のピンを有する第１の接続子で構成することにより、第１の接続子を取り替えるだけで、周波数の切り換えを行うことができ、操作を容易にすることができる。
さらに、上記信号パス切り換え用制御スイッチを、アダプタ・カードに設けられた、上記波形整形回路の出力信号が接続される複数の第３のピン挿入孔と、該ピン挿入孔に対向して配置され上記コネクタの信号出力端子に接続される第４のピン挿入孔と、該第３、第４のピン挿入穴に着脱可能な複数のピン有する第２の接続子で構成することにより、接続子を取り替えるだけで、信号パスの切り換えを行うことができる。このため、接続端子上の信号配置が異なる各種のバーンイン装置用のバーンインカードを使用するに際し、信号パスの切り換えを容易に行うことができる。
（３）上記周波数制御スイッチの接続子を、互いに周波数が異なる複数のクロツク信号に対応した数だけ用意し、クロック信号の周波数に応じて、上記接続子を選択してアダプタ・カードに差し込むようにするとともに、信号パス切り換え用制御スイッチの接続子を、バーンインカードに応じた数だけ用意し、バーンインカードに応じて、上記接続子を選択してアダプタ・カードに取り付けることにより、周波数の切り換えと、信号パスの切り換えを、誤りなくかつ容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施例のアダプタ・カードの構成例を示す図である。
【図２】図１に示すアダプタ・カードのバーンイン装置への取り付けを説明する図である。
【図３】アダプタ・カードに設けられる発振回路と波形整形回路の構成例を示す図である。
【図４】波形整形回路の動作を説明する図である。
【図５】周波数制御スイッチ、信号パス切り換え用制御スイッチの構成例を示す図である。
【図６】バーンイン装置の概略構成を示す図である。
【図７】汎用メモリをバーンインする際のバーンイン信号の一例を示す図である。
【符号の説明】
１ａ 発振回路
１ｂ 波形整形回路
２ 周波数制御スイッチ
３ 信号パスを切り替え用制御スイッチ
４ 接続端子
５ コネクタ
１０ アダプタ・カード
１１ バックボード
１１ａ 信号発生器
１２ バーンイン槽
１３ バーンインカード
２１ 同期発振器
２２ 分周器
【発明の属する技術分野】
本発明は不良な半導体をスクリーニングするためのバーンイン装置に用いられるアダプタ・カードに関し、特に高速にダイナミック・バーンインを行うこと可能とするバーンイン装置用のアダプタ・カードに関するものである。
【０００２】
【従来の技術】
従来から、半導体装置の受け入れ等に際し、バーンイン槽内に半導体装置を収納し、半導体装置に信号発生器からバーンイン信号を入力し、ダイナミックバーンインを行うことにより、不良品をスクリーニングすることが行われている。
図６に上記バーンイン装置の概略構成を示す。同図に示すように、バーンイン装置は信号発生器１１ａを備えたバックボード１１と、バーンイン槽１２から構成され、バーンイン用のカード１３（半導体装置を取り付けるためのプリント基板、以下バーンインカードという）に被試験対象となるＬＳＩ等の半導体装置を取り付けてバーンイン槽１２内に設けられたコネクタ１２ａに接続し、信号発生器１１ａから半導体装置にバーンイン信号を所定時間入力しバーンインを行う。図７に、ＤＲＡＭ、ＳＲＡＭ等の汎用メモリをバーンインする際のバーンイン信号の一例を示す。同図に示すように、バーンイン信号は、クロックＣＬＫ、行アドレスストローブＲＡＳ（以下単にＲＡＳという）、列アドレスストローブＣＡＳ（以下単にＣＡＳという）、ライトイネーブルＷＥと、データＤＩＮ、行アドレスＡＤ（Ｒ），列アドレスＡＤ（Ｃ）からなり、アドレスはインクリメントされ、メモリの各セルにデータが書き込む処理を行う。
【０００３】
【発明が解決しようとする課題】
従来のバーンイン装置は以下の問題をもっていた。
(1) 近年、汎用メモリ等の高速、高機能化が増加しており、これに対応できるバーンイン装置の実現が望まれている。しかし、従来から使用されていたバーンイン装置の信号発生器のクロック周波数の上限は、１０ＭＨｚ程度であり、通常のバーンインでは、例えばクロック周波数が１００ＭＨｚ以上の高速な汎用メモリに対しバーンイン効果が期待できない。
そこで、このような高速な汎用メモリに対してバーンインの加速効果を得るため、バーンイン時間を長くしているのが現状である。他方、バーンイン装置は比較的高価であり、高速なバーンイン装置を新規に導入することは困難である。
(2) 前記したように被試験対象となる半導体装置はバーンインカードに取り付られバーンイン槽内に設けられたコネクタに装着されるが、上記バーンインカードを装着するコネクタ上の信号配置は、必ずしも全てのバーンイン装置に共通ではなく、これに応じてバーンインカードの接続端子上の信号配置も異なる場合があった。このため、従来においては、バーンインカードを各種のバーンイン装置に共通に使用することができず、バーンイン装置毎にバーンインカードを用意する必要があった。
本発明は上記事情を考慮してなされたものであって、本発明の目的は、高速、高機能な半導体装置を短時間でバーンインすることができ、また、接続端子上の信号配置が異なる各種のバーンイン装置用のバーンインカードを使用することができるバーンイン装置用アダプタ・カードを提供することである。
【０００４】
【課題を解決するための手段】
上記課題を解決するため、本発明においては、図１に示すように発振回路１ａと、波形整形回路１ｂとを有する回路部１と、クロック信号の周波数を切り替える周波数制御スイッチ２と、信号パスを切り替えるための制御スイッチ３とを有するアダプタ・カード１０を用意し、該アダプタ・カード１０をバーンイン装置のバックボードに設けられた信号発生器とバーンインカードの間に取り付け可能とする。
上記アダプタ・カード１０には、バーンイン装置のバックボードに設けられた信号発生器に接続するための接続端子４と、上記バーンインカードを装着するためのコネクタ５とが設けられる。
上記発振回路１ａは、接続端子４から入力される上記クロツク信号に同期し、上記クロツク周波数より周波数が高く、互いに異なった周波数を持つ複数のクロツク信号を発生する。
発振回路１ａが出力する複数のクロツク信号のうち、バーンインカードに出力する周波数のクロツク信号が、上記周波数制御スイッチ２により選択され、上記コネクタ５から出力される。
また、波形整形回路１ｂは、接続端子４から入力される上記バーンイン用の信号を、上記周波数制御スイッチ２により選択されたクロツク信号に同期したバーンイン用の信号に変換する。波形整形回路１ｂの出力は、信号パスを切り替えるための制御スイッチ３を介してコネクタ５から出力される。
上記構成のアダプタ・カード１０を信号発生器とバーンインカードの間に取り付けることにより、バーンインカードに装着された被試験対象の半導体装置に応じた周波数のクロツク信号を選択して、半導体装置に入力することができ、高速な半導体装置であっても短時間でバーンインすることができる。
また、上記制御スイッチ２により信号パスを切り換え可能としたので、接続端子上の信号配置が異なる各種のバーンイン装置用のバーンインカードを使用すること可能となる。
【０００５】
また、上記周波数制御スイッチ２を、アダプタ・カード１０に設けられた、互いに周波数が異なる複数のクロック信号が接続される複数の第１のピン挿入孔と、該ピン挿入孔に対向して配置され上記コネクタのクロック信号出力端子に接続される第２のピン挿入孔と、該第１、第２のピン挿入孔に着脱可能な複数のピンを有する第１の接続子で構成することにより第１の接続子を取り替えるだけで、周波数の切り換えを行うことができ、操作を容易にすることができる。
さらに、上記信号パス切り換え用制御スイッチ３を、アダプタ・カード１０に設けられた、上記波形整形回路の出力信号が接続される複数の第３のピン挿入孔と、該ピン挿入孔に対向して配置され上記コネクタの信号出力端子に接続される第４のピン挿入孔と、該第３、第４のピン挿入穴に着脱可能な複数のピン有する第２の接続子で構成することにより、接続子を取り替えるだけで、信号パスの切り換えを行うことができ、信号パスの切り換えを容易に行うことができる。
また、上記周波数制御スイッチの接続子を、互いに周波数が異なる複数のクロツク信号に対応した数だけ用意し、クロック信号の周波数に応じて、上記接続子を選択してアダプタ・カードに差し込むようにするとともに、信号パス切り換え用制御スイッチの接続子を、バーンインカードに応じた数だけ用意し、バーンインカードに応じて、上記接続子を選択してアダプタ・カードに取り付けることにより、周波数の切り換えと、信号パスの切り換えを、誤りなくかつ容易に行うことができる。
【０００６】
【発明の実施の形態】
図１に本発明の実施例のアダプタ・カードの構成例を示し、図２に本実施例のアダプタ・カードの取り付け例を示す。
図１に示すように、アダプタ・カード１０上には、発振回路１ａと、波形整形回路１ｂとからなる回路部１と、クロック信号の周波数を切り替える周波数制御スイッチ２と、信号パスを切り替えるための制御スイッチ３と、バーンイン装置のバックボードに設けられた信号発生器に接続するための接続端子４と、上記バーンインカードを装着するためのコネクタ５とが設けられている。
上記アダプタ・カード１０を取り付けるには、図２に示すように、アダプタ・カード１０の接続端子４をバーンイン装置のバックボード１１に設けられたコネクタ１２ａに接続し、コネクタ５に被試験対象となる半導体装置が装着されたバーンインカード１３を装着する。
アダプタ・カード１０に設けられた発振回路１ａは、前記したように、バーンイン装置の信号発生器１１ａが出力するクロツク信号に同期し、該クロツク信号より周波数が高い互いに周波数の異なる複数のクロツク信号を発生する。発振回路１ａが出力する複数のクロツク信号のうち、バーンインカード１３に出力する周波数のクロツク信号を、上記周波数制御スイッチ２により選択する。選択されたクロツク信号はコネクタ５から出力され、バーンインカード１３に入力されるとともに、波形整形回路１ｂに与えられる。
波形整形回路１ｂは、接続端子４から入力される上記バーンイン用の信号を、上記周波数制御スイッチ２により選択されたクロツク信号に同期したバーンイン用の信号に変換する。波形整形回路１ｂの出力は、信号パスを切り替えるための制御スイッチ３を介してコネクタ５から出力され、バーンインカード１３に与えられる。
【０００７】
図３は上記発振回路と波形整形回路の構成例を示す図である。同図は１００ＭＨｚ，５０ＭＨｚ，２５ＭＨＺのクロツク信号を発生するアダプタ・カードの回路構成例を示しており、本実施例例においては、汎用メモリのバーンインを行う場合を示し、前記図７に示したバーンイン信号（汎用メモリ用の信号）がアダプタ・カードに入力される。
同図において、１ａは発振回路であり、発振回路１ａは同期発振器２１を備え、同期発振器２１は、バーンイン装置の信号発生器１１ａが出力するクロツク信号ＣＬＫ１（例えば周波数が１０ＭＨｚ）に同期した、例えば周波数が１００ＭＨｚのクロツク信号を発生する。同期発振器２１が出力する１００ＭＨｚのクロツク信号は分周器２２に与えられ、分周器２２は５０ＭＨｚ、２５ＭＨｚのクロツク信号を発生する。
これらのクロツク信号は、周波数制御スイッチ２に与えられ、周波数制御スイッチ２でバーンインカードに出力するクロツク信号が選択されコネクタ５から出力される。
また、上記周波数制御スイッチ２で選択されたクロツク信号ＣＬＫ２は波形整形回路１ｂに与えられる。
波形整形回路１ｂは、反転回路ＩＮＶ１と、フリップフロップＦＦ１〜ＦＦ６と、遅延回路Ｄ１〜Ｄ６を備えている。
反転回路ＩＮＶ１は、上記クロック信号ＣＬＫ２を反転させる。反転回路ＩＮＶ１の出力は、フリップフロップＦＦ１〜ＦＦ６のクロック入力端子ＣＬＫに供給される。
また、前記信号発生器１が出力するＲＡＳ、ＣＡＳ、ライトイネーブルＷＥ、データＤＩＮ、行アドレスＡＤ（Ｒ）、列アドレスＡＤ（Ｃ）が上記フリップフロップＦＦ１〜ＦＦ６のデータ入力端子Ｄに供給される。また、遅延回路Ｄ１〜Ｄ６はアンドゲートＧ１〜Ｇ６の出力を所定時間遅延させる。
【０００８】
図４は上記波形整形回路の動作を説明する図であり、図３、図４を参照しながら、波形整形回路の動作について説明する。
図４において、ＣＬＫ１、ＲＡＳ１、ＣＡＳ１は信号発生器の出力を示し、ＣＬＫ２、ＲＡＳ２、ＣＡＳ２、ＷＥ２、ＤＩＮ２、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２は波形整形回路１ｂの出力を示している。なお、同図では、信号発生器１の出力としてＣＬＫ１、ＲＡＳ、ＣＡＳのみを示しているが、前記図７に示したタイミングでＷＥ１、ＤＩＮ１、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２の信号も同様にアダプタ・カード１０に入力される。
波形整形回路１ｂに設けられた反転回路ＩＮＶ１は、上記制御スイッチ２が出力するクロック信号ＣＬＫ２を反転し、この反転されたクロック信号ＣＬＫ２は、フリップフロップＦＦ１〜ＦＦ６のクロック端子ＣＬＫに入力される。フリップフロップＦＦ１〜ＦＦ６は、上記反転回路ＩＮＶ１の出力が立ち下がるタイミングで、信号発生器１が出力するＷＥ１、ＤＩＮ１、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２の値に取り込み、その値を保持する。
【０００９】
このため、フリップフロップＦＦ１からＦＦ６の出力Ｑは、図４に示すように、ＲＡＳ１、ＣＡＳ１、ＷＥ１，ＤＩＮ１、アドレス１（Ｒ）、アドレス１（Ｃ）がローレベルになると、反転回路ＩＮＶ１の出力（ＣＬＫ２の反転信号）の次の立ち下がりでローレベルとなり、上記ＲＡＳ１、ＣＡＳ１等がハイレベルになると、反転回路ＩＮＶ１の出力の次の立ち下がりでハイレベルとなる。なお、バーンインにおいては、必ずしも、このローレベルの期間が図７に示したようにクロック信号の半周期の長さである必要はなく図４に示すような信号であってもバーンインを行う上で支障はない。
フリップフロップＦＦ１〜ＦＦ６の出力Ｑは、遅延回路Ｄに供給されて所定時間遅延され、図４に示すようにＲＡＳ２、ＣＡＳ２、ＷＥ２、ＤＩＮ２、アドレス２（Ｒ）、アドレス２（Ｃ）として出力される。この信号は信号パス切り換え用の制御スイッチ３に与えられる。
信号パス切り換え用の制御スイッチ３は波形整形回路１ｂが出力するバーンイン用の信号を、バーンインカードの接続端子上の信号配置に一致するように各バーンイン用の信号のパスを切り換える。この信号はコネクタ５を介してバーンインカードに与えられる。
なお、上記例では、バーンインカード１３のコネクタのクロツク信号入力用の接続端子は各バーンインカードで共通であるとしたが、バーンインカード１３のクロツク信号の接続端子の位置が異なる場合には、前記周波数制御スイッチ２の出力を信号パス切り換え用の制御スイッチ３に入力し、パスを切り換えるようにしてもよい。
【００１０】
図５は上記周波数制御スイッチ２、信号パス切り換え用制御スイッチ３の構成例を示す図である。
図５（ａ）に示すように、アダプタ・カード１０にはピン挿入用のスルーホールＳｉ１〜Ｓｉｎ，Ｓｏ１〜Ｓｏｎ，Ｃｉ１〜Ｃｉ３，Ｃｏ１が設けられ、また、周波数制御スイッチの接続子２ａおよび信号パス切り換え用の制御スイッチの接続子３ａには、上記スルーホールＳｉ１〜Ｓｉｎ，Ｓｏ１〜Ｓｏｎ，Ｃｉ１〜Ｃｉ３，Ｃｏ１に係合するピンＰが設けられている。
ピンＰの位置は上記スルーホールＳｉ１〜Ｓｉｎ，Ｓｏ１〜Ｓｏｎ，Ｃｉ１〜Ｃｉ３，Ｃｏ１の位置に対応しており、ピンＰをアダプタ・カードの上記スルーホールに差し込むことにより、上記接続子２ａ，３ａを同図に示すようにアダプタ・カード１０に取り付けることができる。
アダプタ・カード１０の裏面には、図５（ｂ）に示すような配線パターンが設けられる。配線パターンＰ１の一方端は、前記波形整形回路１ｂの出力に接続され、他方は、上記アダプタ・カード１０に設けられたスルーホールＳｉ１〜Ｓｉｎに接続されている。
また、配線パターンＰ２の一方端は、前記同期発振器２１、分周器２２が出力する２５ＭＨｚ、５０ＭＨｚ，１００ＭＨｚのクロツク信号に接続され、他方端は、アダプタ・カード１０に設けられたスルーホールＣｉ１〜Ｃｉ３に接続されている。
さらに、上記スルーホールＳｉ１〜Ｓｉｎに対向するスルーホールＳｏ１〜Ｓｏｎ、および、上記スルーホールＣｉ１〜Ｃｉ３に対向するスルーホールＣｏ１はコネクタ５に接続されている。
【００１１】
上記周波数制御スイッチの接続子２ａおよび信号パス切り換え用の制御スイッチ３ａには、図５（ｃ）に示すようにピン同士を接続するための接続路が設けられており、該接続路によりピンＰ同士が接続される。
上記周波数制御スイッチ２の接続子２ａとしては、例えば、２５ＭＨｚ、５０ＭＨｚ，１００ＭＨｚ用の接続子が用意され、２５ＭＨｚ用の接続子Ａには、上記スルーホールＣｉ１に挿入されるピンＰとスルーホールＣｏ１に挿入されるピンを接続するような接続路が形成され、５０ＭＨｚ用の接続子には、スルーホールＣｉ２に挿入されるピンＰとスルーホールＣｏ１に挿入されるピンを接続するような接続路が形成されている。同様に、１００ＭＨｚ用の接続子Ｃには、スルーホールＣｉ３に挿入されるピンＰとスルーホールＣｏ１に挿入されるピンを接続するような接続路が形成されている。
したがって、クロック信号の周波数に応じた接続子２ａを選択し、アダプタ・カード１０に差し込むことにより、アダプタ・カード１０から対応する周波数のクロック信号を出力することができる。
【００１２】
また、信号パス切り換え用の接続子３ａとしては、コネクタ５に差し込まれるバーンインカードに応じた複数の接続子が用意される。
そして、配線パターンＰ１上の各信号の配置と、バーンインカードの接続端子上の各信号の配置が一致している場合には、図５（ｃ）に示す対向するピン同士を接続路で接続した接続子Ａを使用し、これをアダプタ・カードに差し込む。また、配線パターンＰ１上の各信号配置と、バーンインカードの接続端子上の信号配置が異なる場合には、図５（ｃ）に示す信号パスを切り換える接続子Ｂを使用し、これをこれをアダプタ・カードに差し込む。
上記のように、コネクタ５に差し込まれるバーンインカードに応じてアダプタ・カードに差し込む接続子を選択することにより、接続端子上の信号配置が異なるバーンインカードを使用して、バーンインを行うことが可能となる。
以上のように、周波数制御スイッチ用の接続子２ａおよび信号パス切り換え制御スイッチ用の接続子３ａを複数用意しておき、バーンインカードに出力するクロック信号の周波数、バーンインカードの接続端子上の信号配置に応じて、接続子２ａ，３ａを選択的に使用してアダプタ・カードに取り付けるようにすることにより、容易に周波数の切り換え、信号パスの切り換えを行うことができる。
また、上記接続子２ａ上にクロック信号の周波数を表示したり、上記接続子３ａ上に対応するバーンインカードの記号等を表示しておけば、現場の作業者でも、誤りなく接続子をアダプタ・カードに装着することができる。
【００１３】
【発明の効果】
以上説明したように本発明においては、以下の効果を得ることができる。
（１）発振回路と、波形整形回路と、クロック信号の周波数を切り替える周波数制御スイッチと、信号パスを切り替えるための制御スイッチとを有するアダプタ・カードを、バーンイン装置のバックボードに設けられた信号発生器とバーンインカードの間に取り付け可能としたので、バーンインカードに装着された被試験対象の半導体装置に応じた周波数のクロツク信号を選択して、半導体装置に入力することができ、高速な半導体装置であっても短時間でバーンインすることが可能となる。
また、上記制御スイッチにより信号パスを切り換え可能としたので、接続端子上の信号配置が異なる各種のバーンイン装置用のバーンインカードを使用すること可能となる。
（２）上記周波数制御スイッチを、アダプタ・カードに設けられた、互いに周波数が異なる複数のクロック信号が接続される複数の第１のピン挿入孔と、該ピン挿入孔に対向して配置され上記コネクタのクロック信号出力端子に接続される第２のピン挿入孔と、該第１、第２のピン挿入孔に着脱可能な複数のピンを有する第１の接続子で構成することにより、第１の接続子を取り替えるだけで、周波数の切り換えを行うことができ、操作を容易にすることができる。
さらに、上記信号パス切り換え用制御スイッチを、アダプタ・カードに設けられた、上記波形整形回路の出力信号が接続される複数の第３のピン挿入孔と、該ピン挿入孔に対向して配置され上記コネクタの信号出力端子に接続される第４のピン挿入孔と、該第３、第４のピン挿入穴に着脱可能な複数のピン有する第２の接続子で構成することにより、接続子を取り替えるだけで、信号パスの切り換えを行うことができる。このため、接続端子上の信号配置が異なる各種のバーンイン装置用のバーンインカードを使用するに際し、信号パスの切り換えを容易に行うことができる。
（３）上記周波数制御スイッチの接続子を、互いに周波数が異なる複数のクロツク信号に対応した数だけ用意し、クロック信号の周波数に応じて、上記接続子を選択してアダプタ・カードに差し込むようにするとともに、信号パス切り換え用制御スイッチの接続子を、バーンインカードに応じた数だけ用意し、バーンインカードに応じて、上記接続子を選択してアダプタ・カードに取り付けることにより、周波数の切り換えと、信号パスの切り換えを、誤りなくかつ容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施例のアダプタ・カードの構成例を示す図である。
【図２】図１に示すアダプタ・カードのバーンイン装置への取り付けを説明する図である。
【図３】アダプタ・カードに設けられる発振回路と波形整形回路の構成例を示す図である。
【図４】波形整形回路の動作を説明する図である。
【図５】周波数制御スイッチ、信号パス切り換え用制御スイッチの構成例を示す図である。
【図６】バーンイン装置の概略構成を示す図である。
【図７】汎用メモリをバーンインする際のバーンイン信号の一例を示す図である。
【符号の説明】
１ａ 発振回路
１ｂ 波形整形回路
２ 周波数制御スイッチ
３ 信号パスを切り替え用制御スイッチ
４ 接続端子
５ コネクタ
１０ アダプタ・カード
１１ バックボード
１１ａ 信号発生器
１２ バーンイン槽
１３ バーンインカード
２１ 同期発振器
２２ 分周器
Claims (4)
- バーンイン装置のバックボードに設けられた信号発生器が出力するクロツク信号とバーンイン用の信号を、バーンイン槽内に収納されたバーンインカードに装着された半導体装置に入力し、半導体装置のバーンインを行うダイナミック・バーンイン装置に用いられ、上記信号発生器とバーンインカードとの間に取り付けられるダイナミックバーンイン装置用アダプタ・カードであって、
上記信号発生器に接続するための接続端子と、上記バーンインカードを装着するためのコネクタと、
上記接続端子から入力される上記クロツク信号に同期し、上記クロツク周波数より周波数が高く、互いに異なった周波数を持つ複数のクロツク信号を発生する発振回路と、
上記発振回路が出力する複数のクロツク信号の内、バーンインカードに出力するクロツク信号を選択するための周波数制御スイッチと、
上記接続端子から入力される上記バーンイン用の信号を、上記周波数制御スイッチにより選択されたクロツク信号に同期したバーンイン用の信号に変換する波形整形回路とを備え、
上記周波数制御スイッチにより選択されたクロツク信号、および上記波形整形回路の出力信号を上記コネクタを介してバーンインカードに出力する
ことを特徴とするダイナミックバーンイン装置用アダプタ・カード。 - 上記波形整形回路の出力と上記コネクタの間に、波形整形回路が出力するバーンイン信号の上記コネクタ上における信号配置を、該コネクタに接続されるバーンインカードの接続端子における信号配置に合わせるための、信号パス切り換え用制御スイッチが設けられている
ことを特徴とする請求項１のダイナミックバーンイン装置用アダプタ・カード。 - 上記周波数制御スイッチは、上記ダイナミックバーンイン装置用アダプタ・カードに設けられた、互いに周波数が異なる複数のクロック信号が接続される複数の第１のピン挿入孔と、該ピン挿入孔に対向して配置され上記コネクタのクロック信号出力端子に接続される第２のピン挿入孔と、該第１、第２のピン挿入孔に着脱可能な複数のピンを有する第１の接続子で構成され、
上記信号パス切り換え用制御スイッチは、
上記ダイナミックバーンイン装置用アダプタ・カードに設けられた、上記波形整形回路の出力信号が接続される複数の第３のピン挿入孔と、該ピン挿入孔に対向して配置され上記コネクタの信号出力端子に接続される第４のピン挿入孔と、該第３、第４のピン挿入穴に着脱可能な複数のピン有する第２の接続子で構成されており、
上記第１の接続子により、上記第１のピン挿入孔と第２のピン挿入孔を選択的に接続し、
上記第２の接続子により、上記第３のピン挿入孔と、第４のピン挿入孔を選択的に接続する
ことを特徴とする請求項２のダイナミックバーンイン装置用アダプタ・カード。 - 上記周波数制御スイッチの接続子は、互いに周波数が異なる複数のクロツク信号に対応した数だけ用意されており、バーンインカードに入力するクロツク周波数に応じて、上記接続子を選択して上記ダイナミックバーンイン装置用アダプタ・カードに取り付けることによりクロツク信号の周波数を切り換え、
上記信号パス切り換え用制御スイッチの接続子は、上記コネクタに差し込まれるバーンインカードに応じて複数用意されており、上記ダイナミックバーンイン装置用アダプタ・カードに接続されるバーンインカードに応じて、上記接続子を選択して上記ダイナミックバーンイン装置用アダプタ・カードに取り付けることにより、バーンインカードに応じた信号を出力する
ことを特徴とする請求項３のダイナミックバーンイン装置用アダプタ・カード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001357317A JP3946033B2 (ja) | 2001-11-22 | 2001-11-22 | ダイナミックバーンイン装置用アダプタ・カード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001357317A JP3946033B2 (ja) | 2001-11-22 | 2001-11-22 | ダイナミックバーンイン装置用アダプタ・カード |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006326717A Division JP4425260B2 (ja) | 2006-12-04 | 2006-12-04 | ダイナミックバーンイン装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003156537A JP2003156537A (ja) | 2003-05-30 |
| JP3946033B2 true JP3946033B2 (ja) | 2007-07-18 |
Family
ID=19168678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001357317A Expired - Fee Related JP3946033B2 (ja) | 2001-11-22 | 2001-11-22 | ダイナミックバーンイン装置用アダプタ・カード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3946033B2 (ja) |
-
2001
- 2001-11-22 JP JP2001357317A patent/JP3946033B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003156537A (ja) | 2003-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8286046B2 (en) | Integrated circuit testing module including signal shaping interface | |
| US8166361B2 (en) | Integrated circuit testing module configured for set-up and hold time testing | |
| US8001439B2 (en) | Integrated circuit testing module including signal shaping interface | |
| US7307442B2 (en) | Integrated circuit test array including test module | |
| US7370256B2 (en) | Integrated circuit testing module including data compression | |
| US7365557B1 (en) | Integrated circuit testing module including data generator | |
| US7446551B1 (en) | Integrated circuit testing module including address generator | |
| US6181616B1 (en) | Circuits and systems for realigning data output by semiconductor testers to packet-based devices under test | |
| JP3898609B2 (ja) | 半導体集積回路 | |
| TW202236290A (zh) | 用於掃描傾印閂鎖陣列的方法和電路 | |
| JP4425260B2 (ja) | ダイナミックバーンイン装置 | |
| JP3946033B2 (ja) | ダイナミックバーンイン装置用アダプタ・カード | |
| US20040218459A1 (en) | Oscillation based access time measurement | |
| JP5068739B2 (ja) | 集積回路試験モジュール | |
| JP4215443B2 (ja) | ダイナミックバーンイン装置用アダプタ・カードおよびダイナミックバーンイン装置 | |
| US6760871B2 (en) | Circuit, system and method for arranging data output by semiconductor testers to packet-based devices under test | |
| JP4056236B2 (ja) | ダイナミック・バーンイン装置 | |
| JP2002131394A (ja) | 半導体試験装置のテスト波形生成装置 | |
| JPH0882655A (ja) | 集積回路試験装置 | |
| JP4866509B2 (ja) | タイミング発生器及び試験装置 | |
| JPH11125660A (ja) | 半導体試験装置用タイミング発生器 | |
| JP4526176B2 (ja) | Ｉｃ試験装置 | |
| JP2006179144A (ja) | Ｉｃの高速試験方法及び装置 | |
| JP2769588B2 (ja) | Ｉｃ試験装置内のデータ出力タイミング同期方式 | |
| JPH11289322A (ja) | 半導体集積回路装置および電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070410 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |