JPH10239393A - 集積回路試験装置の測定端子切替装置 - Google Patents
集積回路試験装置の測定端子切替装置Info
- Publication number
- JPH10239393A JPH10239393A JP9046516A JP4651697A JPH10239393A JP H10239393 A JPH10239393 A JP H10239393A JP 9046516 A JP9046516 A JP 9046516A JP 4651697 A JP4651697 A JP 4651697A JP H10239393 A JPH10239393 A JP H10239393A
- Authority
- JP
- Japan
- Prior art keywords
- test
- circuit
- connection
- measurement
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 集積回路試験装置により被測定装置に電源を
印加中に測定端子の接続切替を可能とし、被測定装置を
保護し、試験の信頼性を向上し、複数回行われる試験の
試験時間を短縮する。 【解決手段】 一連の連続している直流特性測定テスト
において、電源の出力保持の指定があるとき、前回のテ
ストの端子接続情報と今回のテストの端子接続とを比較
し、測定端子の接続切替がある時は、まず前回のテスト
の測定端子接続を開放した後、遅延タイマの設定による
所定時間経過後、今回のテストのための測定端子接続を
行う試験端子切替装置。
印加中に測定端子の接続切替を可能とし、被測定装置を
保護し、試験の信頼性を向上し、複数回行われる試験の
試験時間を短縮する。 【解決手段】 一連の連続している直流特性測定テスト
において、電源の出力保持の指定があるとき、前回のテ
ストの端子接続情報と今回のテストの端子接続とを比較
し、測定端子の接続切替がある時は、まず前回のテスト
の測定端子接続を開放した後、遅延タイマの設定による
所定時間経過後、今回のテストのための測定端子接続を
行う試験端子切替装置。
Description
【０００１】
【発明の属する技術分野】本発明は、被測定装置（Devi
ce Under Test 、以下ＤＵＴと略称する）に電圧（電
流）を印加中に、ＤＵＴの状態を変化させることなく、
直流特性測定回路の測定端子接続を切り替える測定端子
切替装置に関する。
ce Under Test 、以下ＤＵＴと略称する）に電圧（電
流）を印加中に、ＤＵＴの状態を変化させることなく、
直流特性測定回路の測定端子接続を切り替える測定端子
切替装置に関する。
【０００２】
【従来の技術】従来の集積回路試験装置に使用している
リレーの接続は、リレー接点に試料用電源電圧を印加し
ない状態で行うように規定されており、前記試料用電源
電圧を印加している状態で接続することを禁止してい
る。このため、試料用電源を複数のテストに対して消勢
することなく保持したときの測定シーケンス内では、測
定端子は同一端子に限られ、測定端子のみ変更して測定
する場合は、試料用電源を一旦消勢し、測定端子を所定
の端子に接続した後、電圧を印加する測定シーケンスを
繰り返さなければならない。
リレーの接続は、リレー接点に試料用電源電圧を印加し
ない状態で行うように規定されており、前記試料用電源
電圧を印加している状態で接続することを禁止してい
る。このため、試料用電源を複数のテストに対して消勢
することなく保持したときの測定シーケンス内では、測
定端子は同一端子に限られ、測定端子のみ変更して測定
する場合は、試料用電源を一旦消勢し、測定端子を所定
の端子に接続した後、電圧を印加する測定シーケンスを
繰り返さなければならない。
【０００３】図６は、試料用電源４の出力が一連の連続
した複数の試験で保持され、試験を実行中にＤＵＴ１２
に接続した端子の切替を禁止している従来の集積回路試
験装置の構成を示すブロック図である。この図６におい
て試験制御回路１１はレジスタ６〜９に接続され、タイ
ミング発生回路５はリレー制御回路２にリレー動作信号
を送出し、試料用電源４および直流特性測定回路３をマ
トリクス／マルチプレクサ１のリレー接点を通してＤＵ
Ｔ１２に接続し、また前記リレー動作信号送出から遅延
タイマＡの設定時間だけ遅れた試料用電源印加用信号を
タイミング発生回路５から試料用電源４および直流特性
測定回路３に送出し、試料用電源４の出力をＤＵＴ１２
に印加するとともに直流特性測定回路３を測定できる状
態にする。
した複数の試験で保持され、試験を実行中にＤＵＴ１２
に接続した端子の切替を禁止している従来の集積回路試
験装置の構成を示すブロック図である。この図６におい
て試験制御回路１１はレジスタ６〜９に接続され、タイ
ミング発生回路５はリレー制御回路２にリレー動作信号
を送出し、試料用電源４および直流特性測定回路３をマ
トリクス／マルチプレクサ１のリレー接点を通してＤＵ
Ｔ１２に接続し、また前記リレー動作信号送出から遅延
タイマＡの設定時間だけ遅れた試料用電源印加用信号を
タイミング発生回路５から試料用電源４および直流特性
測定回路３に送出し、試料用電源４の出力をＤＵＴ１２
に印加するとともに直流特性測定回路３を測定できる状
態にする。
【０００４】この従来の集積回路試験装置によるＤＵＴ
の直流特性測定の動作を図７の動作フロー図の各ステッ
プに基づいて説明する。 ステップ２１：試験制御回路１１からの試験情報を各レ
ジスタへ読み込ませる。 ステップ２２：タイミング発生回路５からのリレー動作
信号でマトリクス／マルチプレクサ１の指定されたリレ
ー接点をＤＵＴ１２に接続する。 ステップ２３：リレー接続信号から遅延タイマＡで設定
した時間経過後、試料用電源４の出力をＤＵＴ１２に印
加し、直流特性測定回路３を能動にする。 ステップ２４：設定したテスト時間後、直流特性測定回
路で測定した測定データを読み込む。
の直流特性測定の動作を図７の動作フロー図の各ステッ
プに基づいて説明する。 ステップ２１：試験制御回路１１からの試験情報を各レ
ジスタへ読み込ませる。 ステップ２２：タイミング発生回路５からのリレー動作
信号でマトリクス／マルチプレクサ１の指定されたリレ
ー接点をＤＵＴ１２に接続する。 ステップ２３：リレー接続信号から遅延タイマＡで設定
した時間経過後、試料用電源４の出力をＤＵＴ１２に印
加し、直流特性測定回路３を能動にする。 ステップ２４：設定したテスト時間後、直流特性測定回
路で測定した測定データを読み込む。
【０００５】ステップ２５：直流特性測定データの採用
／不採用等の処理を行う。 ステップ２６：試料用電源５の出力保持指定の有無を判
断する。 ステップ２７：保持指定ありの場合、指定電源以外の電
源を消勢し、直流特性測定回路をオフにする。 ステップ２８：保持指定なしの場合は全ての電源を消勢
し、直流測定回路をオフにする。
／不採用等の処理を行う。 ステップ２６：試料用電源５の出力保持指定の有無を判
断する。 ステップ２７：保持指定ありの場合、指定電源以外の電
源を消勢し、直流特性測定回路をオフにする。 ステップ２８：保持指定なしの場合は全ての電源を消勢
し、直流測定回路をオフにする。
【０００６】以上説明したように、従来の集積回路試験
装置は試料用電源出力保持指定時、直流特性測定端子切
替の禁止は約束事であり、ハード／ソフト上で禁止して
いないため、切り替えることは可能である。リレー接点
が切り替えられる時のタイミング図を図４に示す。この
図において、リレー用レジスタ駆動信号ｂが与えられる
と、ｌ端子リレー接点動作ｃはＴ２〜Ｔ３時間後にオフ
し、ｋ端子リレー接点動作ｄはＴ４〜Ｔ５時間後にオン
することを表している。
装置は試料用電源出力保持指定時、直流特性測定端子切
替の禁止は約束事であり、ハード／ソフト上で禁止して
いないため、切り替えることは可能である。リレー接点
が切り替えられる時のタイミング図を図４に示す。この
図において、リレー用レジスタ駆動信号ｂが与えられる
と、ｌ端子リレー接点動作ｃはＴ２〜Ｔ３時間後にオフ
し、ｋ端子リレー接点動作ｄはＴ４〜Ｔ５時間後にオン
することを表している。
【０００７】図４は、試料用電源５が消勢時であるが、
出力が保持されている時は、ｌ端子リレー接点がオフと
なるための最大時間Ｔ３に対して、ｋ端子リレーの接続
する時間Ｔ４〜Ｔ５が短い場合、ｌ端子とｋ端子が短絡
して接点の信号形態によりＤＵＴの状態を変化させる
か、破壊してしまうおそれがあり、またリレーの寿命を
縮めてしまうという問題がある。
出力が保持されている時は、ｌ端子リレー接点がオフと
なるための最大時間Ｔ３に対して、ｋ端子リレーの接続
する時間Ｔ４〜Ｔ５が短い場合、ｌ端子とｋ端子が短絡
して接点の信号形態によりＤＵＴの状態を変化させる
か、破壊してしまうおそれがあり、またリレーの寿命を
縮めてしまうという問題がある。
【０００８】
【発明が解決しようとする課題】上述のように従来の試
験装置は、試料用電源が複数の一連の連続する試験にお
いてその出力が保持されているとき、直流特性測定回路
等のリレーの接続端子を変更した場合、ＤＵＴの状態が
変化したり、ＤＵＴそのものの破壊を起こすことがある
ため、リレーの接続の変更を禁止している。このため、
この一連の試験に対し測定する端子が複数個ある時は、
同一試験を測定端子を変えて行っているため測定時間が
長くなってしまうと言う問題点があり、その解決策が課
題となっていた。
験装置は、試料用電源が複数の一連の連続する試験にお
いてその出力が保持されているとき、直流特性測定回路
等のリレーの接続端子を変更した場合、ＤＵＴの状態が
変化したり、ＤＵＴそのものの破壊を起こすことがある
ため、リレーの接続の変更を禁止している。このため、
この一連の試験に対し測定する端子が複数個ある時は、
同一試験を測定端子を変えて行っているため測定時間が
長くなってしまうと言う問題点があり、その解決策が課
題となっていた。
【０００９】この発明は、これらの課題を解決し、ＤＵ
Ｔの状態を変えないで一連の試験が行われている中で測
定端子の接続変更を可能にし、測定時間の短縮を図るこ
とを目的とする。
Ｔの状態を変えないで一連の試験が行われている中で測
定端子の接続変更を可能にし、測定時間の短縮を図るこ
とを目的とする。
【００１０】
【課題を解決するための手段】請求項１に記載の発明
は、被測定装置の複数の接続端子に接続される複数の試
料用電源と、前記被測定装置の直流特性測定回路と、リ
レーの接点がマトリクス状に接続された複数のリレーか
らなるリレーマトリクス回路と、前記リレーマトリクス
回路の選択接続を制御するリレー制御回路とから構成さ
れ、前記被測定装置に対し連続する複数回の試験を行う
とき、前回行われた試験における直流測定回路の端子接
続情報を記憶して今回行う試験の端子接続と比較し、端
子接続の変更が必要なとき前記被測定装置に接続された
試料用電源の出力が消勢されることなく保持されて、前
記被測定装置の状態を変化させることなく直流特性測定
回路の接続端子を切り替えることを特徴とする集積回路
試験装置の測定端子切替装置を提供する。
は、被測定装置の複数の接続端子に接続される複数の試
料用電源と、前記被測定装置の直流特性測定回路と、リ
レーの接点がマトリクス状に接続された複数のリレーか
らなるリレーマトリクス回路と、前記リレーマトリクス
回路の選択接続を制御するリレー制御回路とから構成さ
れ、前記被測定装置に対し連続する複数回の試験を行う
とき、前回行われた試験における直流測定回路の端子接
続情報を記憶して今回行う試験の端子接続と比較し、端
子接続の変更が必要なとき前記被測定装置に接続された
試料用電源の出力が消勢されることなく保持されて、前
記被測定装置の状態を変化させることなく直流特性測定
回路の接続端子を切り替えることを特徴とする集積回路
試験装置の測定端子切替装置を提供する。
【００１１】請求項２に記載の発明は、前記直流特性測
定回路の接続端子の切替が、前回の試験の測定端子接続
を開放し、遅延タイマによる所定の遅れ時間経過後に今
回の試験のための測定端子接続を行うことを特徴とする
請求項１に記載の集積回路試験装置の測定端子切替装置
を提供する。
定回路の接続端子の切替が、前回の試験の測定端子接続
を開放し、遅延タイマによる所定の遅れ時間経過後に今
回の試験のための測定端子接続を行うことを特徴とする
請求項１に記載の集積回路試験装置の測定端子切替装置
を提供する。
【００１２】
【発明の実施の形態】本発明の集積回路試験装置の測定
端子切替装置の実施の形態について図面に基づき説明す
る。図１は本発明の一実施形態の構成を示すブロック図
である。図１において集積回路試験装置は符号１〜符号
１１の要素により構成され、１はマトリクス／マルチプ
レクサ、２はリレー制御回路、３は直流特性測定回路、
４は試料用電源、５はタイミング発生回路、６〜９はレ
ジスタ、１０は測定端子接続制御回路、１１は試験制御
回路であり、ＤＵＴ１２に接続されてこのＤＵＴの試験
が行われる。
端子切替装置の実施の形態について図面に基づき説明す
る。図１は本発明の一実施形態の構成を示すブロック図
である。図１において集積回路試験装置は符号１〜符号
１１の要素により構成され、１はマトリクス／マルチプ
レクサ、２はリレー制御回路、３は直流特性測定回路、
４は試料用電源、５はタイミング発生回路、６〜９はレ
ジスタ、１０は測定端子接続制御回路、１１は試験制御
回路であり、ＤＵＴ１２に接続されてこのＤＵＴの試験
が行われる。
【００１３】このような構成の集積回路試験装置におい
て、試験制御回路１１はレジスタ６〜９に接続され、タ
イミング発生回路５はリレー制御回路２にリレー動作信
号を送出し、試料用電源４および直流特性測定回路３を
マトリクス／マルチプレクサ１のリレー接点を通してＤ
ＵＴ１２に接続し、またリレー動作信号から遅延タイマ
Ａの設定時間だけ遅れた試料用電源印加用信号を試料用
電源４および直流特性測定回路３に送出し、試料用電源
４の出力をＤＵＴ１２に印加するとともに直流特性測定
回路３を測定できる状態にする。本発明の集積回路試験
装置の測定端子切替装置は、従来の集積回路試験装置と
の比較において、電圧保持時に能動になる測定端子接続
制御回路１０を付加している点が相違している。
て、試験制御回路１１はレジスタ６〜９に接続され、タ
イミング発生回路５はリレー制御回路２にリレー動作信
号を送出し、試料用電源４および直流特性測定回路３を
マトリクス／マルチプレクサ１のリレー接点を通してＤ
ＵＴ１２に接続し、またリレー動作信号から遅延タイマ
Ａの設定時間だけ遅れた試料用電源印加用信号を試料用
電源４および直流特性測定回路３に送出し、試料用電源
４の出力をＤＵＴ１２に印加するとともに直流特性測定
回路３を測定できる状態にする。本発明の集積回路試験
装置の測定端子切替装置は、従来の集積回路試験装置と
の比較において、電圧保持時に能動になる測定端子接続
制御回路１０を付加している点が相違している。
【００１４】本発明の集積回路試験装置の測定端子切替
装置の動作、特に試験制御回路１１と測定端子接続制御
回路１０に関連する動作を中心として図１および図２の
動作フロー図を参照して説明する。なお、図２のステッ
プ３１において保持指定の電源がない場合は、ステップ
２１〜ステップ２８の動作は、図７に示す従来装置のス
テップ２１〜ステップ２８の動作と同じ動作であるが再
掲する。
装置の動作、特に試験制御回路１１と測定端子接続制御
回路１０に関連する動作を中心として図１および図２の
動作フロー図を参照して説明する。なお、図２のステッ
プ３１において保持指定の電源がない場合は、ステップ
２１〜ステップ２８の動作は、図７に示す従来装置のス
テップ２１〜ステップ２８の動作と同じ動作であるが再
掲する。
【００１５】ステップ２１：保持指定の電源がない場合
の動作ルーチンの最初のステップであり、試験制御回路
１１からの試験情報をレジスタ６〜レジスタ９へ読み込
ませる。 ステップ２２：タイミング発生回路５を経由した測定端
子接続回路１０からのリレー動作信号により、マトリク
ス／マルチプレクサ１の指定されたリレー接点をＤＵＴ
１２に接続する。 ステップ２３：リレー接続が行われてから遅延タイマＡ
で設定した時間経過後、試料用電源４の出力をＤＵＴ１
２に印加し、直流特性測定回路３を能動にする。 ステップ２４：設定したテスト時間経過後、直流特性測
定回路３で測定した測定データを試験制御回路１１に読
み込む。
の動作ルーチンの最初のステップであり、試験制御回路
１１からの試験情報をレジスタ６〜レジスタ９へ読み込
ませる。 ステップ２２：タイミング発生回路５を経由した測定端
子接続回路１０からのリレー動作信号により、マトリク
ス／マルチプレクサ１の指定されたリレー接点をＤＵＴ
１２に接続する。 ステップ２３：リレー接続が行われてから遅延タイマＡ
で設定した時間経過後、試料用電源４の出力をＤＵＴ１
２に印加し、直流特性測定回路３を能動にする。 ステップ２４：設定したテスト時間経過後、直流特性測
定回路３で測定した測定データを試験制御回路１１に読
み込む。
【００１６】ステップ２５：試験制御回路１１において
直流特性測定データの採用／不採用等の処理を行う。 ステップ２６：試験制御回路１１において試料用電源５
の出力保持指定の有無を判断する。 ステップ２７：電源の保持指定ありの場合、タイミング
発生回路５を経由した測定端子接続制御回路１０からの
指示により、保持指定電源以外の電源を消勢し、直流特
性測定回路をオフにする。 ステップ２８：電源の保持指定なしの場合はタイミング
発生回路５を経由した測定端子接続制御回路１０からの
指示により、全ての電源を消勢し、電圧／電流計をオフ
にする。
直流特性測定データの採用／不採用等の処理を行う。 ステップ２６：試験制御回路１１において試料用電源５
の出力保持指定の有無を判断する。 ステップ２７：電源の保持指定ありの場合、タイミング
発生回路５を経由した測定端子接続制御回路１０からの
指示により、保持指定電源以外の電源を消勢し、直流特
性測定回路をオフにする。 ステップ２８：電源の保持指定なしの場合はタイミング
発生回路５を経由した測定端子接続制御回路１０からの
指示により、全ての電源を消勢し、電圧／電流計をオフ
にする。
【００１７】ステップ３１：試験制御回路１１において
出力保持を指定されている試料用電源の有無を確認し、
出力保持の指定があればステップ３２以降に移行し、出
力保持の指定がなければ、ステップ２１に移行し、上述
の従来と同じステップ２１〜ステップ２８の動作を行
う。 ステップ３２：出力保持指定がある場合の動作ルーチン
の最初のステップであり、試験制御回路１１において現
ｎ回目のテストと前（ｎ−１）回目のテストとのリレー
接続情報の比較を行う。 ステップ３３：試験制御回路１１において直流特性測定
回路３を接続する測定端子の切替の有無を判断し、測定
端子の切替がある場合はステップ３４に移行し、測定端
子の切替がなければ、上述のステップ２１〜ステップ２
８の動作ルーチンに移行する。
出力保持を指定されている試料用電源の有無を確認し、
出力保持の指定があればステップ３２以降に移行し、出
力保持の指定がなければ、ステップ２１に移行し、上述
の従来と同じステップ２１〜ステップ２８の動作を行
う。 ステップ３２：出力保持指定がある場合の動作ルーチン
の最初のステップであり、試験制御回路１１において現
ｎ回目のテストと前（ｎ−１）回目のテストとのリレー
接続情報の比較を行う。 ステップ３３：試験制御回路１１において直流特性測定
回路３を接続する測定端子の切替の有無を判断し、測定
端子の切替がある場合はステップ３４に移行し、測定端
子の切替がなければ、上述のステップ２１〜ステップ２
８の動作ルーチンに移行する。
【００１８】ステップ３４：測定端子の切替がある場合
は、前（ｎ−１）回目のテストの測定端子を開放するた
めのリレー情報を試験制御回路１１が送出し、測定端子
接続制御回路１０からタイミング発生回路５へリレー駆
動信号の送出を要求し、切替指定がされている測定端子
のみを開放する。 ステップ３５：遅延タイマＢの設定時間経過後、マトリ
クス／マルチプレクサ１においてＤＵＴ１２に対して現
ｎ回目のテストのリレー情報による測定端子の接続を行
う。 ステップ３６：リレー接続信号から遅延タイマＡで設定
した時間経過後、試料用電源４の出力をＤＵＴ１２に印
加し、直流特性測定回路３を能動状態にする。
は、前（ｎ−１）回目のテストの測定端子を開放するた
めのリレー情報を試験制御回路１１が送出し、測定端子
接続制御回路１０からタイミング発生回路５へリレー駆
動信号の送出を要求し、切替指定がされている測定端子
のみを開放する。 ステップ３５：遅延タイマＢの設定時間経過後、マトリ
クス／マルチプレクサ１においてＤＵＴ１２に対して現
ｎ回目のテストのリレー情報による測定端子の接続を行
う。 ステップ３６：リレー接続信号から遅延タイマＡで設定
した時間経過後、試料用電源４の出力をＤＵＴ１２に印
加し、直流特性測定回路３を能動状態にする。
【００１９】ステップ３７：設定したテスト時間経過
後、直流特性測定回路で測定した測定データを試験制御
回路１１に読み込む。 ステップ３８：試験制御回路１１において測定データの
採用／不採用等の処理を行う。 ステップ３９：測定端子接続制御回路１１からの信号に
より、保持指定のある試料用電源４以外を消勢するとと
もに、直流特性測定回路３をオフする。
後、直流特性測定回路で測定した測定データを試験制御
回路１１に読み込む。 ステップ３８：試験制御回路１１において測定データの
採用／不採用等の処理を行う。 ステップ３９：測定端子接続制御回路１１からの信号に
より、保持指定のある試料用電源４以外を消勢するとと
もに、直流特性測定回路３をオフする。
【００２０】次に、図３に一連のテストのタイミング図
を示し、図４および図５に、図３のＡ部分およびＢ部分
を拡大した図を示す。本発明に関わる部分はＢ部分であ
り、その拡大図、図５中の時間Ｔ１は遅延タイマＢによ
り与えられ、Ｔ１の時間設定は（Ｔ３−Ｔ４）以上に設
定する。
を示し、図４および図５に、図３のＡ部分およびＢ部分
を拡大した図を示す。本発明に関わる部分はＢ部分であ
り、その拡大図、図５中の時間Ｔ１は遅延タイマＢによ
り与えられ、Ｔ１の時間設定は（Ｔ３−Ｔ４）以上に設
定する。
【００２１】以上の説明から明らかなように、試料用電
源４の出力保持が指定されている時、前回のテストの測
定端子接続と今回のテストで行う接続との比較を行い、
測定端子の切替がある場合、切替を行う前回のテストの
接続を開放し、遅延タイマによる所定の遅れ時間経過後
に今回のテストのための測定端子接続を行うため、ＤＵ
Ｔおよびリレー接点に影響を与えないで測定端子の切替
を行うことができる。以上、本発明の一実施形態の動作
を図面を参照して詳述してきたが、本発明はこの実施形
態に限られるものではなく、本発明の要旨を逸脱しない
範囲の設計変更等があっても本発明に含まれる。
源４の出力保持が指定されている時、前回のテストの測
定端子接続と今回のテストで行う接続との比較を行い、
測定端子の切替がある場合、切替を行う前回のテストの
接続を開放し、遅延タイマによる所定の遅れ時間経過後
に今回のテストのための測定端子接続を行うため、ＤＵ
Ｔおよびリレー接点に影響を与えないで測定端子の切替
を行うことができる。以上、本発明の一実施形態の動作
を図面を参照して詳述してきたが、本発明はこの実施形
態に限られるものではなく、本発明の要旨を逸脱しない
範囲の設計変更等があっても本発明に含まれる。
【００２２】
【発明の効果】以上説明したように、本発明により、次
の様な効果が得られる。 （１） 電源を保持している一連の試験において測定端
子を切り替えたとき、前回のテストの測定端子接続と今
回のテストで行う接続との比較を行い、測定端子の切替
がある場合、切替を行う前回のテストの接続を開放し、
遅延タイマによる所定の遅れ時間経過後に今回のテスト
のための測定端子接続を行うようにしたので、ＤＵＴの
入出力形態を変化させたり、破壊にいたるダメージを与
えたりすることがない。
の様な効果が得られる。 （１） 電源を保持している一連の試験において測定端
子を切り替えたとき、前回のテストの測定端子接続と今
回のテストで行う接続との比較を行い、測定端子の切替
がある場合、切替を行う前回のテストの接続を開放し、
遅延タイマによる所定の遅れ時間経過後に今回のテスト
のための測定端子接続を行うようにしたので、ＤＵＴの
入出力形態を変化させたり、破壊にいたるダメージを与
えたりすることがない。
【００２３】（２） ＤＵＴが能動状態での測定端子の
切替が可能になったため、試験の効率化が図れる。 この結果、試験の信頼性が向上し、試験時間の短縮が出
来るという効果が得られる。
切替が可能になったため、試験の効率化が図れる。 この結果、試験の信頼性が向上し、試験時間の短縮が出
来るという効果が得られる。
【図１】 本発明の集積回路試験装置の測定端子切替装
置の一実施形態の構成を示すブロック図である。
置の一実施形態の構成を示すブロック図である。
【図２】 本発明の集積回路試験装置の測定端子切替装
置の動作を説明するフロー図である。
置の動作を説明するフロー図である。
【図３】 本発明の集積回路試験装置の測定端子切替装
置の測定端子切替のタイミングを表す図である。
置の測定端子切替のタイミングを表す図である。
【図４】 図３のＡ部分の拡大図である。
【図５】 図３のＢ部分の拡大図である。
【図６】 従来の集積回路試験装置の構成を示すブロッ
ク図である。
ク図である。
【図７】 従来の集積回路試験装置の動作を説明するフ
ロー図である。
ロー図である。
１ マトリクス／マルチプレクサ ２ リレー制御回路 ３ 直流特性測定回路 ４ 試料用電源 ５ タイミング発生回路 ６〜９ レジスタ １０ 測定端子接続制御回路 １１ 試験制御回路 １２ 被測定装置（ＤＵＴ）
Claims (2)
- 【請求項１】 被測定装置の複数の接続端子に接続され
る複数の試料用電源と、 前記被測定装置の直流特性測定回路と、 リレーの接点がマトリクス状に接続された複数のリレー
からなるリレーマトリクス回路と、 前記リレーマトリクス回路の選択接続を制御するリレー
制御回路とから構成され、 前記被測定装置に対し連続する複数回の試験を行うと
き、前回行われた試験における直流測定回路の端子接続
情報を記憶して今回行う試験の端子接続と比較し、端子
接続の変更が必要なとき前記被測定装置に接続された試
料用電源の出力が消勢されることなく保持されて、前記
被測定装置の状態を変化させることなく直流特性測定回
路の接続端子を切り替えることを特徴とする集積回路試
験装置の測定端子切替装置。 - 【請求項２】 前記直流特性測定回路の接続端子の切替
は、 前回の試験の測定端子接続を開放し、遅延タイマによる
所定の遅れ時間経過後に今回の試験のための測定端子接
続を行うことを特徴とする請求項１に記載の集積回路試
験装置の測定端子切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9046516A JPH10239393A (ja) | 1997-02-28 | 1997-02-28 | 集積回路試験装置の測定端子切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9046516A JPH10239393A (ja) | 1997-02-28 | 1997-02-28 | 集積回路試験装置の測定端子切替装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10239393A true JPH10239393A (ja) | 1998-09-11 |
Family
ID=12749445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9046516A Withdrawn JPH10239393A (ja) | 1997-02-28 | 1997-02-28 | 集積回路試験装置の測定端子切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10239393A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106932700A (zh) * | 2017-03-31 | 2017-07-07 | 深圳市芯思杰智能物联网技术有限公司 | 晶体管外形封装的光电子器件直流性能测试系统 |
-
1997
- 1997-02-28 JP JP9046516A patent/JPH10239393A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106932700A (zh) * | 2017-03-31 | 2017-07-07 | 深圳市芯思杰智能物联网技术有限公司 | 晶体管外形封装的光电子器件直流性能测试系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100715953B1 (ko) | 동기형 반도체 장치 및 시험 시스템 | |
| KR20010020427A (ko) | 단일 패스 이중 모드의 집적회로 테스터 | |
| JPH07146341A (ja) | 順序論理回路を組み合わせ論理回路に変換することにより試験を行う方法及び装置 | |
| US5537331A (en) | Method of testing devices to be measured and testing system therefor | |
| CN107146564B (zh) | 用于goa电路的测试装置、方法及显示器 | |
| JPH10239393A (ja) | 集積回路試験装置の測定端子切替装置 | |
| US6031786A (en) | Operation control circuits and methods for integrated circuit memory devices | |
| JP4026945B2 (ja) | 混在ｉｃ試験装置及びこのｉｃ試験装置の制御方法 | |
| JPH09127193A (ja) | リレー制御回路 | |
| US20050030056A1 (en) | Apparatus for measuring VS parameters in a wafer burn-in system | |
| JP3198997B2 (ja) | マイクロコンピュータ及びそのバーンインテスト方法 | |
| KR100639678B1 (ko) | 테스트 장치 | |
| US6396256B1 (en) | Power supply slew time testing of electronic circuits | |
| JP3156870B2 (ja) | 半導体集積回路装置及びその電気的特性試験方法 | |
| JP2001318126A (ja) | 半導体集積回路の試験方法、半導体試験装置、及び半導体集積回路 | |
| US6883113B2 (en) | System and method for temporally isolating environmentally sensitive integrated circuit faults | |
| JPH10232266A (ja) | 半導体試験装置 | |
| JP4173229B2 (ja) | Ｉｃ試験装置 | |
| JP2002189058A (ja) | 半導体デバイス試験装置 | |
| JP2000111616A (ja) | 論理回路のテスト方法および論理回路のテスト装置 | |
| JPH11160389A (ja) | 半導体試験装置 | |
| US20050285612A1 (en) | Apparatus for measuring DC parameters in a wafer burn-in system | |
| JP2002131380A (ja) | 半導体試験装置、半導体試験システム、及び半導体装置の試験方法 | |
| JPH10206478A (ja) | 試験装置 | |
| JP4947689B2 (ja) | 半導体集積回路及びそのテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |