JP2012181034A - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP2012181034A JP2012181034A JP2011042409A JP2011042409A JP2012181034A JP 2012181034 A JP2012181034 A JP 2012181034A JP 2011042409 A JP2011042409 A JP 2011042409A JP 2011042409 A JP2011042409 A JP 2011042409A JP 2012181034 A JP2012181034 A JP 2012181034A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- dut
- pin
- test program
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】テストプログラムの作成変更修正が効率よく行える半導体試験装置を提供すること。
【解決手段】所望の画面を選択するためのタブが設けられた画面を表示する表示部を有し、テストプログラムを作成変更修正するエディタと、このエディタで作成変更修正されたテストプログラムを解析する構文解析部と、この構文解析部の解析結果に基づき各種のマトリクス表示のGUI画面を編集作成するGUI画面編集部と、前記構文解析部の解析結果および前記GUI画面編集部で編集作成されたGUI画面に基づきデータ検索用一覧表を作成格納するインデクサとを具備し、前記インデクサのデータ検索用一覧表を介して、前記GUI画面におけるマトリクス表示の各交点を前記テストプログラムの構成要素にリンクさせることを特徴とする半導体試験装置である。
【選択図】 図1
【解決手段】所望の画面を選択するためのタブが設けられた画面を表示する表示部を有し、テストプログラムを作成変更修正するエディタと、このエディタで作成変更修正されたテストプログラムを解析する構文解析部と、この構文解析部の解析結果に基づき各種のマトリクス表示のGUI画面を編集作成するGUI画面編集部と、前記構文解析部の解析結果および前記GUI画面編集部で編集作成されたGUI画面に基づきデータ検索用一覧表を作成格納するインデクサとを具備し、前記インデクサのデータ検索用一覧表を介して、前記GUI画面におけるマトリクス表示の各交点を前記テストプログラムの構成要素にリンクさせることを特徴とする半導体試験装置である。
【選択図】 図1
Description
本発明は、半導体試験装置に関し、詳しくは、テストプログラムの開発環境の改善に関するものである。
従来から、半導体試験装置(以下テスタという)では、検査対象物(以下DUTという)の特性仕様に対応した所定のテストを実行するためのテストプログラムを編集作成し、作成したテストプログラムに基づいてテスタを駆動して所定のテストを実行することにより、DUTの良否を判定することが行われている。
図11は、従来のテストプログラムの開発環境の一例を示す概念構成説明図である。作業者は、ソースファイルエディタ1を操作し、その表示画面を見ながら同時に並行してテストを行う複数のDUTの各ピンについて、電圧レベルやタイミングなどの測定条件を含む定義を書き込む。
作成されたテストプログラムは適宜DUTのテストに用いるテスタ2にロードされ、テスタ2はロードされたテストプログラムに対応したデータを出力する。
テスタ2の出力データは、ピン配列表示部3に入力される。ピン配列表示部3は、テスタ2の出力データに基づいて、複数のDUTと各ピンとの対応関係を関連付けたマトリクス表形式のGUI画面を生成し、表示する。
作業者は、ピン配列表示部3に表示されるマトリクス表形式のGUI表示画面上でテスタ2の現在の設定値を確認し、間違いがあればソースファイルエディタ1を操作して該当部分を修正する。
図12は、図11の動作の流れを説明するフローチャートである。作業者は、ソースファイルエディタ1を操作し、その表示画面を見ながら同時に並行してテストを行う複数のDUTの各ピンについて、電圧レベルやタイミングなどの測定条件を含む定義を書き込むためのソースファイルを編集する(ステップS1)。
編集したソースファイルをコンパイルすることにより、テストプログラムを生成する(ステップS2)。
コンパイルされたテストプログラムをテスタ2にロードし(ステップS3)、テスタ2はテストプログラムを実行する(ステップS4)。
ピン配列表示部3は、テスタ2からデータを取得し(ステップS5)、複数のDUTと各ピンとの対応関係を関連付けたマトリクス表形式のGUI画面を生成して表示する(ステップS6)。
作業者は、ピン配列表示部3に表示されるマトリクス表形式のGUI表示画面上でテスタ2の現在の設定値修正の要否を確認する(ステップS7)。間違いがあればステップS1に戻り、ソースファイルエディタ1を操作して該当部分を修正する。
このような一連の操作を、最終ピンの定義を確認するまで繰り返して実行する(ステップS8)。
特許文献1には、オブジェクト指向コンストラクトを用いた半導体テストシステムのためのテストプログラムを開発する方法および構造が開示されている。
しかし、図11のような従来の構成によれば、テストプログラムに基づくデータを得るためのテスタを用いなければならない。
また、テストプログラムのコンパイルおよびテスタ2へのロードを手動で行わなければならない。
また、ソースファイルエディタ1とピン配列表示部3が連携していないため、GUI画面の表示内容をテストプログラムに反映させるためにはテストプログラムの構造を理解した上で変更修正すべき設定値に対応するプログラム部分を探す必要があり、作業は煩雑になる。
さらに、テストプログラムのコンパイルはテスタ2のプラットフォームに依存しているため、汎用性の高いWindows(登録商標)の環境で使用することはできない。
本発明は、このような課題を解決するものであり、その目的は、テストプログラムの作成変更修正が効率よく行える半導体試験装置を提供することにある。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
所望の画面を選択するためのタブが設けられた画面を表示する表示部を有し、テストプログラムを作成変更修正するエディタと、
このエディタで作成変更修正されたテストプログラムを解析する構文解析部と、
この構文解析部の解析結果に基づき各種のマトリクス表示のGUI画面を編集作成するGUI画面編集部と、
前記構文解析部の解析結果および前記GUI画面編集部で編集作成されたGUI画面に基づきデータ検索用一覧表を作成格納するインデクサとを具備し、
前記インデクサのデータ検索用一覧表を介して、前記GUI画面におけるマトリクス表示の各交点を前記テストプログラムの構成要素にリンクさせることを特徴とする半導体試験装置である。
所望の画面を選択するためのタブが設けられた画面を表示する表示部を有し、テストプログラムを作成変更修正するエディタと、
このエディタで作成変更修正されたテストプログラムを解析する構文解析部と、
この構文解析部の解析結果に基づき各種のマトリクス表示のGUI画面を編集作成するGUI画面編集部と、
前記構文解析部の解析結果および前記GUI画面編集部で編集作成されたGUI画面に基づきデータ検索用一覧表を作成格納するインデクサとを具備し、
前記インデクサのデータ検索用一覧表を介して、前記GUI画面におけるマトリクス表示の各交点を前記テストプログラムの構成要素にリンクさせることを特徴とする半導体試験装置である。
請求項2記載の発明は、請求項1記載の半導体試験装置において、
前記エディタの表示部は、ソース編集画面、ブロック定義表示画面、DUT定義表示画面、FM定義表示画面の少なくともいずれかを表示することを特徴とする。
前記エディタの表示部は、ソース編集画面、ブロック定義表示画面、DUT定義表示画面、FM定義表示画面の少なくともいずれかを表示することを特徴とする。
請求項3記載の発明は、請求項1記載の半導体試験装置において、
前記GUI画面編集部は、前記ブロック定義表示画面、DUT定義表示画面、FM定義表示画面の少なくともいずれかを編集作成することを特徴とする。
前記GUI画面編集部は、前記ブロック定義表示画面、DUT定義表示画面、FM定義表示画面の少なくともいずれかを編集作成することを特徴とする。
これらにより、テストプログラムの作成変更修正を効率よく行える。
以下、本発明について、図面を用いて詳細に説明する。図1は本発明の一実施例を示すブロック図である。図1において、マルチページエディタ4には、ソース編集画面4a、ブロック定義表示画面4b、DUT定義表示画面4c、FM(フェイルメモリ)定義表示画面4dなどのGUI画面編集部5で編集作成される複数のGUI画面が設けられている。
構文解析部6は、ソースファイルエディタGUI画面4aで編集生成されるソースファイルを構文解析して言語記述における関数や変数を抽出し、抽出データをGUI画面編集部5およびインデクサ7に出力する。
インデクサ7は、構文解析部6の抽出データを一覧にしてインデックス化し、マルチページエディタ4に出力する。
統合制御部8は、マルチページエディタ4、GUI画面編集部5、構文解析部6、インデクサ7などとバスを介して接続され、これら各部が相互に連携して動作するように制御する。
図2は、ソース編集画面4aの具体例図であり、各DUTの所定のピンに接続されるテスタ側のピンを定義する。
図2において、「PRGCH」はプログラムチャネルであり、編集中のテストプログラムで使うDUTのピンを定義している。「PD1−4」はピンドライバの1−4を表し、「PI33−37」は入出力ピンの33−37を表し、「PL65−70」は出力が一定レベルに保たれているピンの65−70を表し、「DPS1−4」はデバイス用電源ピンの1−4を表している。
「DUT=DPS1−4,PD1−4,PI33−37,PL65−70;」は、プログラムチャネルPRGCHで定義した編集中のテストプログラムで使うDUTのピン配列を、テスタ側のピン配列に対応付けて表形式で表示するように再度記述したものである。
「DUT1=PPS1−4,D1−4A1,I1−5A1,L1−6A1;」は、テスタ側のDUT1のピン配列を示している。「PPS1−4」は電源用ピンでDUTのデバイス用電源ピン「DPS1−4」に対応し、「D1−4A1」はクワッドのドライバピンでDUTのピンドライバ「PD1−4」に対応し、「I1−5A1」はクワッドの入出力ピンでDUTの入出力ピン「PI33−37」に対応し、「L1−6A1」はクワッドのレベルピンでDUTのレベルピン「PL65−70」に対応している。
「DUT2=PPS5−8,D5−8A1,I6−10A1,L7−12A1;」は、テスタ側のDUT1のピン配列を示している。「PPS1−4」は電源用ピンでDUTのデバイス用電源ピン「DPS1−4」に対応し、「D1−4A1」はクワッドのドライバピンでDUTのピンドライバ「PD1−4」に対応し、「I1−5A1」はクワッドの入出力ピンでDUTの入出力ピン「PI33−37」に対応し、「L1−6A1」はクワッドのレベルピンでDUTのレベルピン「PL65−70」に対応している。
「//DUT3=PPS9−12,D9−12A1,I11−15A1,L13−18A1;」はテスタ側のDUT3のピン配列に関連したコメントを示している。「PPS9−12」は電源用ピンでDUTのデバイス用電源ピン「DPS1−4」に対応し、「D9−12A1」はクワッドのドライバピンでDUTのピンドライバ「PD1−4」に対応し、「I11−15A1」はクワッドの入出力ピンでDUTの入出力ピン「PI33−37」に対応し、「L13−18A1」はクワッドのレベルピンでDUTのレベルピン「PL65−70」に対応している。なお、行頭の「//」は、コメントであることを示している。
「//DUT4=PPS13−16,D13−16A1,I16−20A1,L19−24A1;」はテスタ側のDUT4のピン配列に関連したコメントを示している。「PPS13−16」は電源用ピンでDUTのデバイス用電源ピン「DPS1−4」に対応し、「D13−16A1」はクワッドのドライバピンでDUTのピンドライバ「PD1−4」に対応し、「I16−20A1」はクワッドの入出力ピンでDUTの入出力ピン「PI33−37」に対応し、「L19−24A1」はクワッドのレベルピンでDUTのレベルピン「PL65−70」に対応している。なお、行頭の「//」は、コメントであることを示している。
「DUT3=NULL」および「DUT4=NULL」は、テスタ側のDUT3とDUT4のピン配列が非動作状態にあることを示している。
図示しないDUT定義表示画面4bでは、構文解析部6の解析結果に基づき、テストプログラムのブロック定義の内容がテーブルとして表示される。
図3はDUT定義表示画面4cの具体例図であり、DUT表示タブの表示形態を示している。左端の列の先頭行には「Mode」が表示され、DPS(デバイス用電源)番号、XCB(外部制御ビット)番号、Pin(プログラムピン)番号にそれぞれ設定されたモードが表示されている。
なお、モードは、
NORMAL→Norm
PARALLEL→Para
COMMONX→ComX
XCOMMON→XCom
と表示される。
NORMAL→Norm
PARALLEL→Para
COMMONX→ComX
XCOMMON→XCom
と表示される。
DUT番号としてはデバイス定義ファイルに定義されたDUT番号が左端の列に表示され、DPS番号はデバイス定義ファイルに定義されたDPS番号がグループ化されて行方向に表示されている。そして、DUTとDPSの各交点には、割り付けられているPPS(電源用ピン)番号が表示されている。
Pin番号としてはデバイス定義ファイルに定義されたPD(ドライバピン)番号がグループ化されて行方向に表示されている。そして、DUTとPDの各交点には、割り付けられているテスタピン番号が表示される。
図4はDUT定義表示画面4cの他の具体例図であり、UDPS(汎用電源)表示タブの表示形態を示している。左端の列にはデバイス定義ファイルに定義された全てのUDPS番号が表示され、先頭行にはModeとPPSが表示されている。そして、UDPSとModeの交点にはそれぞれのUDPSに設定されているモードが表示され、UDPSとPPSの各交点には割り付けられているPPS番号が表示される。なお、図4の例では、文字指定、カスタマイズのそれぞれに基づいて、該当する行やセルを色分け表示できるように構成されている。
図5もDUT定義表示画面4cの他の具体例図であり、ATEPIN(テスタピン)表示タブの表示形態を示している。左端の列にはデバイス定義ファイルに定義された全てのテスタピン番号が表示され、先頭行にはPinとDUTが表示されている。そして、テスタピンとPinの交点にはそれぞれのテスタピンに対応したプログラムピン番号が表示され、テスタピンとDUTの各交点にはテスタピンに対応して割り付けられているDUT番号が表示される。なお、図5では、Buffer番号、Quad番号、文字指定、カスタマイズのそれぞれに基づいて、該当する行やセルを色分け表示できるように構成されている。
図6もDUT定義表示画面4cの他の具体例図であり、PPS(電源用ピン)表示タブの表示形態を示している。左端の列にはデバイス定義ファイルに定義された全ての電源用ピン番号が表示され、先頭行にはDPSとDUTが表示されている。そして、PPSとDPSの交点にはそれぞれのPPS番号に対応したDPS番号が表示され、PPSとDUTの各交点にはPPS番号に対応して割り付けられているDUT番号が表示される。なお、図6も、文字指定、カスタマイズのそれぞれに基づいて、該当する行やセルを色分け表示できるように構成されている。
図7もDUT定義表示画面4cの他の具体例図であり、PXCB表示タブの表示形態を示している。左端の列にはデバイス定義ファイルに定義された全てのPXCB番号が表示され、先頭行にはXCBとDUTが表示されている。そして、PXCBとXCBの交点にはそれぞれのPPS番号に対応したXCB番号が表示され、PXCBとDUTの各交点にはPPS番号に対応して割り付けられているDUT番号が表示される。なお、図7も、文字指定、カスタマイズのそれぞれに基づき、該当する行やセルを色分け表示できるように構成されている。
FM(フェイルメモリ)定義表示画面4dでは、構文解析部6の解析結果に基づき、デバイス定義ファイルのFMブロックの内容を、FMDUTとFMPARTITIONの2つのモードでテーブルとして表示する。
なお、FMDUTモードはDUTの検査結果をテスタに取り込むためにテスタに設けられている複数のFMDUTとDUTとの割り当ての状態を示すモードであり、FMPARTITIONモードは分割されているFMの複数の領域とDUTとの割り当ての状態を示すモードである。
図8はFM定義表示画面4dの具体例図であり、FMDUTモードの表示形態を示している。図8において、上部にはFMCAREPINの表示領域が設けられ、下部にはFMDUTの表示領域が設けられている。なお、図8では、DUTの並列測定数は32、FMDUTが64の例を示している。
FMCAREPIN表示領域の左端の列にはFMCAREPIN1とFMCAREPIN2が表示され、先頭行には1から32の番号が表示されている。FMCAREPIN1と各番号1〜32との交点には割り付けられている入出力ピン番号PI1〜PI32が表示され、FMCAREPIN2と各番号1〜32との交点には割り付けられている入出力ピン番号PI33〜PI64が表示されている。
FMDUT表示領域の左端の列にはFMDUT番号が1から順番に表示され、先頭行にはDUTとFMSITEが表示されている。FMDUT番号とDUTとの交点にはDUTの番号が表示されるとともに、対応するFMCAREPINのグループ番号が()付きで表示される。FMDUT番号とFMSITEとの交点にはFMDUTモードごとにテスタによりあらかじめ割り当てられるFMSITEの番号が表示される。
図9はFM定義表示画面4dの他の具体例図であり、FMPARTITIONモードの表示形態を示している。図9において、上部にはFMCAREPINの表示領域が設けられ、下部にはFMPARTITIONの表示領域が設けられている。なお、図9では、DUTの並列測定数は1024、FMPARTITIONが8の例を示している。
FMCAREPIN表示領域の左端の列にはFMCAREPINが表示され、先頭行には1から32の番号が表示されている。FMCAREPINと番号1、2との交点には割り付けられている入出力ピン番号PI1とPI2が表示されている。
FMDUT表示領域の左端の列にはFMPart番号が1から8まで順番に表示され、先頭行にはDUTが表示されていて、FMPart番号とDUTとの交点にはFMPart番号にそれぞれ割り当てられている1024個のDUTを128個ずつの8グループに等分割した場合のDUTの連続番号1〜128、129〜256、・・・、897〜1024が表示されている。
ユーザーは、これらFMDUTモードとFMPARTITIONモードの表示を参照することにより、FMとDUTとの対応関係を的確に把握できる。
図10は、図1の動作の流れを説明するフローチャートである。作業者は、マルチページエディタ4を操作し、そのソース編集画面4aを見ながら同時に並行してテストを行う複数のDUTの各ピンについて、電圧レベルやタイミングなどの測定条件を含む定義を書き込むためのソースファイルを編集する(ステップS1)。
作業者がソース編集画面4a上でソースファイルを編集すると、編集されたソースファイルが統合制御部8を介して構文解析部6に転送される。
構文解析部6は、編集されたソースファイルを構文解析して言語記述における関数や変数を抽出し、それらの解析結果を統合制御部8を介してGUI画面編集部5およびインデクサ7に転送する(ステップS2)。
GUI画面編集部5は、構文解析部6の解析結果に基づき、たとえばDUT定義表示画面4cやFM(フェイルメモリ)定義表示画面4dのタブで選択表示される各種のGUI画面を編集作成する(ステップS3)。これら編集作成されたGUI画面は、統合制御部8を介してソース編集画面4aおよびインデクサ7に転送される。
インデクサ7は、取得した構文解析結果およびGUI画面に基づき、データ検索用一覧表を作成格納する(ステップS4)。この一覧表には、ソースプログラムの構成要素である関数データ、関数の名前、関数の記述場所などの各種情報が、検索可能な状態でリスト化されている。
マルチページエディタ4は、GUI画面編集部5で編集作成された構文解析結果に基づくたとえばDUT定義表示画面4cのDUT表示タブに対応したGUI画面を表示する(ステップS5)。
作業者が、マルチページエディタ4に表示されているたとえばDUT定義表示画面4cのDUT表示タブに対応したGUI画面におけるマトリクス形式のいずれかの交点のPPS番号を選択すると、その電源ピンに設定されている値がインデクサ7の一覧表により読み出され、たとえばDUT表示タブに対応したGUI画面の一部にポップアップ表示される(ステップS6)。
作業者は、ポップアップ表示される設定値を見て、修正の要否を判断する(ステップS7)。そして修正が必要であればステップS1に戻って修正を行い、修正が不要であれば次の交点を選択する。
このような一連の操作を、必要に応じて最終ピンの定義を確認するまで繰り返して実行する(ステップS8)。
なお、インデクサ7は、その検索機能で対応した設定値を読み出すだけではなく、選択した設定値からピン名とデータ名を取得したり、ピン名から検索用のテストプログラム中の変数名を取得したり、データ名から検索用のテストプログラム中の関数名を取得したりすることもできる。
また、インデクサ7の検索結果が複数の場合には、検索結果を一覧表示させることにより作業者が選択しやすくできる。
そして、検索結果が複数の場合には作業者が検索結果の一覧表から任意のデータを選択することにより関連したソースファイルへジャンプさせることができ、検索結果が1つの場合には自動的に関連したソースファイルへジャンプさせることができる。
さらに、上記実施例では、ソースファイルを対象とする例について説明したが、その他のファイルを追加することにより、他のテスタパラメータを設定するファイルにも適用することができる。
以上説明したように、本発明によれば、テスタにテストプログラムをロードすることなく、エディタでソースファイルの編集結果を視覚的に確認することができ、テストプログラムの作成変更修正を効率よく行える。
4 マルチページエディタ
4a ソース編集画面
4b ブロック定義表示画面
4c DUT定義表示画面
4d FM(フェイルメモリ)定義表示画面
5 GUI画面編集部
6 構文解析部
7 インデクサ
8 統合制御部
4a ソース編集画面
4b ブロック定義表示画面
4c DUT定義表示画面
4d FM(フェイルメモリ)定義表示画面
5 GUI画面編集部
6 構文解析部
7 インデクサ
8 統合制御部
Claims (3)
- 所望の画面を選択するためのタブが設けられた画面を表示する表示部を有し、テストプログラムを作成変更修正するエディタと、
このエディタで作成変更修正されたテストプログラムを解析する構文解析部と、
この構文解析部の解析結果に基づき各種のマトリクス表示のGUI画面を編集作成するGUI画面編集部と、
前記構文解析部の解析結果および前記GUI画面編集部で編集作成されたGUI画面に基づきデータ検索用一覧表を作成格納するインデクサとを具備し、
前記インデクサのデータ検索用一覧表を介して、前記GUI画面におけるマトリクス表示の各交点を前記テストプログラムの構成要素にリンクさせることを特徴とする半導体試験装置。 - 前記エディタの表示部は、ソース編集画面、ブロック定義表示画面、DUT定義表示画面、FM定義表示画面の少なくともいずれかを表示することを特徴とする請求項1記載の半導体試験装置。
- 前記GUI画面編集部は、前記ブロック定義表示画面、DUT定義表示画面、FM定義表示画面の少なくともいずれかを編集作成することを特徴とする請求項1記載の半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011042409A JP2012181034A (ja) | 2011-02-28 | 2011-02-28 | 半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011042409A JP2012181034A (ja) | 2011-02-28 | 2011-02-28 | 半導体試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012181034A true JP2012181034A (ja) | 2012-09-20 |
Family
ID=47012365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011042409A Withdrawn JP2012181034A (ja) | 2011-02-28 | 2011-02-28 | 半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012181034A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018003269A1 (ja) * | 2016-06-28 | 2018-01-04 | 東京エレクトロン株式会社 | 基板検査装置 |
-
2011
- 2011-02-28 JP JP2011042409A patent/JP2012181034A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018003269A1 (ja) * | 2016-06-28 | 2018-01-04 | 東京エレクトロン株式会社 | 基板検査装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0988558B1 (en) | Low cost, easy to use automatic test system software | |
US9389849B2 (en) | Test case pattern matching | |
US6721922B1 (en) | System for electronic circuit characterization, analysis, modeling and plan development | |
US7552361B2 (en) | Software testing optimization apparatus and method | |
US7552024B2 (en) | Circuit board diagnostic operating center | |
JPS6076100A (ja) | メモリ・アレイ・テスタ・システム | |
KR101477287B1 (ko) | 시험 모듈 생성 장치, 시험 순서 생성 장치, 생성 방법, 프로그램, 및 시험 장치 | |
US7895575B2 (en) | Apparatus and method for generating test driver | |
JP2000311930A (ja) | 半導体検査装置と半導体検査装置におけるウエハ上の各ダイの属性を指定する方法 | |
CN105279093A (zh) | 软件测试方法、装置及设备 | |
US5434805A (en) | Test timing program automatic generator | |
JP2012181034A (ja) | 半導体試験装置 | |
JP2011170697A (ja) | ソフトウェア構造分析装置 | |
JP5743663B2 (ja) | テスト支援システム、テスト支援方法、及びプログラム | |
JP3214356B2 (ja) | テスト支援装置 | |
JPH0256947A (ja) | パラメータ試験装置用制御装置及び方法 | |
US20030172045A1 (en) | System and method for automation of ASIC synthesis flow | |
JPH11224211A (ja) | ソフトウェア検査支援装置 | |
CN1841077A (zh) | 多个测试流的校准信息的汇编 | |
CN104699470A (zh) | 用于调试显示器参数的可执行文件的生成方法 | |
JP2001156176A (ja) | Lsiテストプログラム生成方法およびそのシステム | |
JP2007304092A (ja) | フォーマット済みデータセットを生成するシステム、方法、及び装置 | |
JP2009181180A (ja) | プログラム生成ツールの検査プログラムおよびプログラム生成ツールの検査方法ならびにプログラム生成ツールの検査装置 | |
JP5171574B2 (ja) | 画面作成表示システム | |
JP2001154864A (ja) | プログラム作成装置、プログラム作成データを記録した記録媒体、及び、プログラム作成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140513 |