TWI772189B - 硬碟模擬裝置及應用該裝置的測試系統及其測試方法 - Google Patents

Abstract

一種硬碟模擬裝置及應用該裝置的測試系統及其測試方法，透過提供具有檢測電路的硬碟模擬裝置以連接待測裝置，並且串接硬碟模擬裝置及待測裝置的測試連接埠，以便在待測裝置執行測試程序時，讀取待測裝置的插槽的信號連接狀態，以及通過測試連接埠傳送檢測指令驅動硬碟模擬裝置的檢測電路檢測電源腳位、時脈腳位及系統管理匯流排的信號以產生檢測結果，進而根據信號連接狀態及檢測結果驗證待測裝置的正確性，用以達到降低待測裝置的測試成本之技術功效。

Description

硬碟模擬裝置及應用該裝置的測試系統及其測試方法

本發明涉及一種監測與控制系統及其方法，特別是硬碟模擬裝置及應用該裝置的測試系統及其測試方法。

近年來，隨著自動化測試的普及與蓬勃發展，許多廠商紛紛將其應用在生產線。然而，在實際進行測試時，往往需要搭配相應的零組件，導致測試成本高昂且維護困難。因此，已經成為各家廠商亟欲解決的問題。

一般而言，假設要對待測裝置的硬碟連接埠進行測試，如： NVMe 連接埠，則搭配的零組件為硬碟。當待測裝置存在多個硬碟連接埠且欲同時進行測試時，便需要準備相應數量的實際的硬碟，並且設置在待測裝置以便用於測試。然而，大量實際的硬碟不但維護困難，同時也使得測試成本居高不下，特別是硬碟有讀寫次數的物理限制，長時間的測試將導致硬碟使用壽命大幅縮短。因此，傳統的測試方式具有待測裝置的測試成本高昂之問題。

綜上所述，可知先前技術中長期以來一直存在待測裝置的測試成本高昂之問題，因此實有必要提出改進的技術手段，來解決此一問題。

本發明揭露一種硬碟模擬裝置及應用該裝置的測試系統及其測試方法。

首先，本發明揭露一種硬碟模擬裝置，此裝置包含：電路板及檢測電路。其中，電路板一端允許與待測裝置電性連接，此電路板另一端設置第一連接埠及一組第二連接埠，所述第一連接埠允許通過排線電性連接另一硬碟模擬裝置的第一連接埠，當連接排線時，使設置在待測裝置且分別相應於不同硬碟模擬裝置的二個數位信號處理器之間的匯流排信號相互連接且與待測裝置的處理單元形成迴路。接著，所述第二連接埠允許通過傳輸線串接其它硬碟模擬裝置及待測裝置；以及檢測電路設置在電路板上，並且電性連接多個腳位，所述腳位包含電源腳位、時脈腳位及系統管理匯流排，所述檢測電路包含：類比數位轉換器（Analog-to-digital converter, ADC）、電子抹除式可複寫唯讀記憶體（Electrically-Erasable Programmable Read-Only Memory, EEPROM）及複雜可程式邏輯裝置（Complex Programmable Logic Device, CPLD）。其中，類比數位轉換器電性連接電源腳位，用以讀取電源腳位的電壓；電子抹除式可複寫唯讀記憶體電性連接系統管理匯流排，用以儲存在系統管理匯流排傳輸的匯流排資料，並且允許待測裝置存取匯流排資料以驗證系統管理匯流排的正確性；以及複雜可程式邏輯裝置電性連接時脈腳位，用以接收時脈信號，以及通過此組第二連接埠讀取時脈信號的頻率以驗證正確性。

接著，本發明揭露一種應用硬碟模擬裝置的測試系統，此系統包含：多個硬碟模擬裝置及待測裝置。其中，每一硬碟模擬裝置皆包含第一連接埠、一組第二連接埠及檢測電路，此檢測電路電性連接電源腳位、時脈腳位及系統管理匯流排，當硬碟模擬裝置接收到檢測指令時，驅動檢測電路檢測電源腳位、時脈腳位及系統管理匯流排的信號以產生檢測結果並進行傳送；以及待測裝置，此待測裝置包含：多個插槽、測試連接埠及處理單元。其中，每一插槽電性連接相應的數位信號處理器，當硬碟模擬裝置插入插槽且通過排線串接硬碟模擬裝置的第一連接埠時，使設置在待測裝置且分別相應於不同硬碟模擬裝置的數位信號處理器之間的匯流排信號相互連接；測試連接埠與已插入至插槽的硬碟模擬裝置的此組第二連接埠通過多個傳輸線相互串接；以及處理單元電性連接所述測試連接埠及數位信號處理器，使處理單元與已通過排線串接且插入至插槽的硬碟模擬裝置及其相應的數位信號處理器形成迴路，並且執行測試程序以讀取每一所述插槽上的信號連接狀態，以及通過測試連接埠傳送檢測指令至所有通過傳輸線串接的硬碟模擬裝置，並且接收信號連接狀態及硬碟模擬裝置產生的檢測結果以驗證正確性並進行輸出。

另外，本發明還揭露一種應用硬碟模擬裝置的測試方法，其步驟包括：提供待測裝置及多個硬碟模擬裝置，其中，此待測裝置包含多個插槽、測試連接埠及處理單元，每一硬碟模擬裝置皆包含第一連接埠、一組第二連接埠及檢測電路，此檢測電路電性連接電源腳位、時脈腳位及系統管理匯流排；將硬碟模擬裝置分別插入插槽，並且通過排線串接硬碟模擬裝置的第一連接埠，使設置在待測裝置且分別相應於不同硬碟模擬裝置的二個數位信號處理器之間的匯流排信號相互連接且與待測裝置的處理單元形成迴路，以及通過多個傳輸線串接所有硬碟模擬裝置的此組第二連接埠及待測裝置的測試連接埠；待測裝置執行測試程序以讀取每一插槽上的信號連接狀態，以及通過測試連接埠傳送檢測指令至所有通過傳輸線串接的硬碟模擬裝置；當硬碟模擬裝置接收到檢測指令時，驅動檢測電路檢測電源腳位、時脈腳位及系統管理匯流排的信號以產生檢測結果，並且將產生的檢測結果傳送至測試程序；以及測試程序接收信號連接狀態及硬碟模擬裝置產生的檢測結果以驗證正確性並進行輸出。

本發明所揭露之裝置、系統與方法如上，與先前技術的差異在於本發明是透過提供具有檢測電路的硬碟模擬裝置以連接待測裝置，並且串接硬碟模擬裝置及待測裝置的測試連接埠，以便在待測裝置執行測試程序時，讀取待測裝置的插槽的信號連接狀態，以及通過測試連接埠傳送檢測指令驅動硬碟模擬裝置的檢測電路檢測電源腳位、時脈腳位及系統管理匯流排的信號以產生檢測結果，進而根據信號連接狀態及檢測結果驗證待測裝置的正確性。

透過上述的技術手段，本發明可以達成降低待測裝置的測試成本之技術功效。

以下將配合圖式及實施例來詳細說明本發明之實施方式，藉此對本發明如何應用技術手段來解決技術問題並達成技術功效的實現過程能充分理解並據以實施。

請先參閱「第1圖」，「第1圖」為本發明硬碟模擬裝置的方塊圖，此硬碟模擬裝置110包含：電路板111及檢測電路114。其中，電路板111一端允許與待測裝置電性連接，此電路板111另一端設置第一連接埠112及一組第二連接埠（113a、113b），所述第一連接埠112允許通過排線電性連接另一硬碟模擬裝置110的第一連接埠112，當連接排線時，使設置在待測裝置且分別相應於不同硬碟模擬裝置110的二個數位信號處理器之間的匯流排信號相互連接（如：PCIe信號連接）且與待測裝置的處理單元形成迴路。接著，所述第二連接埠（113a、113b）允許通過傳輸線串接其它硬碟模擬裝置110及待測裝置。在實際實施上，電路板111與待測裝置電性連接的一端可為符合「NVMe」規格或其相似規格的連接器，用以與待測裝置的「NVMe」插槽或其相似物連接；所述第一連接埠可為柔性扁平排線（Flexible Flat Cable, FFC）連接器或其相似物；所述排線可為柔性扁平排線或其相似物；所述第二連接埠可為「RS232」串列埠或其相似物，而傳輸線則可為「RS232」傳輸線或相似物。

檢測電路114設置在電路板111上，並且電性連接多個腳位，所述腳位包含電源（Power）腳位、時脈（CLK）腳位及系統管理匯流排（SMBus），所述檢測電路114包含：類比數位轉換器、電子抹除式可複寫唯讀記憶體及複雜可程式邏輯裝置。其中，類比數位轉換器電性連接電源腳位，用以讀取電源腳位的電壓。舉例來說，每一個電源腳位都單獨連接到類比數位轉換器上，通過 類比數位轉換器讀取每一個腳位的電壓，以便由檢測程序判斷電壓是否符合規範來確認每一個電源腳位的狀態。

電子抹除式可複寫唯讀記憶體電性連接系統管理匯流排，用以儲存在系統管理匯流排傳輸的匯流排資料，並且允許待測裝置存取匯流排資料以驗證系統管理匯流排的正確性。舉例來說，通過檢測程序存取 EEPROM 中的資料，從而驗證系統管理匯流排的正確性。

複雜可程式邏輯裝置電性連接時脈腳位，用以接收時脈信號，以及通過此組第二連接埠（113a、113b）讀取時脈信號的頻率以驗證正確性。以第二連接埠為 RS232 連接埠為例，可通過複雜可程式邏輯裝置接收 100M 的 CLK 信號，然後再通過 RS232 連接埠讀取 CLK 信號的頻率來驗證其正確性。

如「第2圖」所示意，「第2圖」為應用本發明硬碟模擬裝置的測試系統的系統方塊圖，此系統包含：多個硬碟模擬裝置110及待測裝置120。其中，每一硬碟模擬裝置110皆包含第一連接埠112、一組第二連接埠（113a、113b）及檢測電路114，此檢測電路114電性連接電源腳位、時脈腳位及系統管理匯流排，當硬碟模擬裝置110接收到檢測指令時，驅動檢測電路114檢測電源腳位、時脈腳位及系統管理匯流排的信號以產生檢測結果並進行傳送。在實際實施上，第一連接埠112係負責將透過排線相連接的兩個硬碟模擬裝置110的 PCIe 信號連接在一起，以此來使相應的兩個數位信號處理器122連接在一起。此時，每個PCIe 下行埠（Downstream Port）都有一組暫存器（Register）來表示其支持 PCIe 特徵和當前的 PCIe 狀態。作業系統可通過讀取這些暫存器來得知這個 PCIe 下行埠的實際連接狀態，進而驗證當前的兩個插槽121的連接狀況。要補充說明的是，在測試高頻信號時，還可針對 PCIe 信號進行各項測試，例如：連接速度（Link Speed）、連接頻寬（Link Width）、連接速度變化（Link Speed Change）等等。這三個測試項目都是通過控制待測裝置120的 PCIe 下行埠來實現。具體邏輯是，以連接速度及連接頻寬為例，通過 PCIe 下行埠的相關暫存器來確認當前的狀態，進而判斷是否正確。接著，以連接速度變化為例，需要測試程序通過控制 PCIe 下行埠的相關暫存器來實現連接速度在「Gen 4/3/2/1」四種狀態中逐一切換，並且驗證切換後與待測裝置120的連接狀態，進而驗證待測裝置120對不同速度的兼容性及連接穩定性。

除此之外，所述第二連接埠（113a、113b）有兩個，一個輸入，一個輸出，通過傳輸線串接不同的硬碟模擬裝置110，而待測裝置120只需一條傳輸線連接第二連接埠113a及測試連接埠123。特別要說明的是，每一個硬碟模擬裝置110具有唯一識別碼，並且通過尋址來識別不同的硬碟模擬裝置110，從而實現通信。所述檢測電路114可將讀取到的電源腳位的電壓、存取的匯流排資料及通過此組第二連接埠（113a、113b）讀取到的時脈信號的頻率一併輸出為檢測結果。

接著，在待測裝置120的部分，其包含：多個插槽121、測試連接埠123及處理單元124。其中，每一插槽121電性連接相應的數位信號處理器122，當硬碟模擬裝置110插入插槽121且通過排線131串接硬碟模擬裝置110的第一連接埠112時，使設置在待測裝置120且分別相應於不同硬碟模擬裝置110的數位信號處理器122之間的匯流排信號相互連接。在實際實施上，所述數位信號處理器122包含下行埠（Downstream Port）及其相應的暫存器，當測試程序執行時，可讀取下行埠的暫存器以確認當前連接狀態，以及逐一切換連接速度，並且在切換後驗證硬碟模擬裝置110與待測裝置120的連接狀態。

測試連接埠123與已插入至插槽121的硬碟模擬裝置110的此組第二連接埠（113a、113b）通過多個傳輸線132相互串接。以「第2圖」為例，測試連接埠123可透過一條傳輸線132連接至圖式下方的硬碟模擬裝置110的第二連接埠113a，而此硬碟模擬裝置110的第二連接埠113b同樣透過一條傳輸線132連接另一個硬碟模擬裝置110的第二連接埠113a，並且以此類推，使用傳輸線132將所有硬碟模擬裝置110及待測裝置120串接在一起。

處理單元124電性連接測試連接埠123及數位信號處理器122，使處理單元124與已經通過排線131串接且已經插入至插槽121的硬碟模擬裝置110及其相應的數位信號處理器122形成迴路，並且執行測試程序以讀取每一插槽121上的信號連接狀態（如：PCIe 差分信號的狀態），以及通過測試連接埠123傳送檢測指令至所有通過傳輸線132串接的硬碟模擬裝置110，並且接收信號連接狀態及硬碟模擬裝置110產生的檢測結果以驗證正確性並進行輸出。在實際實施上，處理單元124可以通過微控制單元（Micro Controller Unit, MCU）、微處理器（Microprocessor）、中央處理器（Central Processing Unit, CPU）、系統單晶片（System on a Chip, SoC）等等來實現，用以執行計算機指令，如：檢測、比對、讀取、寫入等等。以測試 NVMe 的 PCIe 差分信號為例，當二個硬碟模擬裝置110分別插入相應的插槽121（NVMe Slot），並且以排線131電性連接這兩個硬碟模擬裝置110的第一連接埠112時，處理單元124與這兩個硬碟模擬裝置110及其相應的數位信號處理器122便形成一個迴路（Loop），如此一來，處理單元124在執行測試程序時，便可利用兩個 PCIe 下行埠之間相連（Link）的方法來測試 NVMe 的 PCIe 差分信號。特別要說明的是，此部分的 PCIe 差分信號的測試與測試連接埠123無關，所述測試連接埠123僅用於測量電源腳位、系統管理匯流排及時脈腳位的信號。

特別要說明的是，在實際實施上，所述測試程序為電腦程式，可以包括電腦可讀儲存媒體，其上載有用於使處理器實現本發明的各個方面的電腦可讀程式指令，電腦可讀儲存媒體可以是可以保持和儲存由指令執行設備使用的指令的有形設備。電腦可讀儲存媒體可以是但不限於電儲存設備、磁儲存設備、光儲存設備、電磁儲存設備、半導體儲存設備或上述的任意合適的組合。電腦可讀儲存媒體的更具體的例子（非窮舉的列表）包括：硬碟、隨機存取記憶體、唯讀記憶體、快閃記憶體、光碟、軟碟以及上述的任意合適的組合。此處所使用的電腦可讀儲存媒體不被解釋爲瞬時信號本身，諸如無線電波或者其它自由傳播的電磁波、通過波導或其它傳輸媒介傳播的電磁波（例如，通過光纖電纜的光信號）、或者通過電線傳輸的電信號。另外，此處所描述的電腦可讀程式指令可以從電腦可讀儲存媒體下載到各個計算／處理設備，或者通過網路，例如：網際網路、區域網路、廣域網路及／或無線網路下載到外部電腦設備或外部儲存設備。網路可以包括銅傳輸電纜、光纖傳輸、無線傳輸、路由器、防火牆、交換器、集線器及／或閘道器。每一個計算／處理設備中的網路卡或者網路介面從網路接收電腦可讀程式指令，並轉發此電腦可讀程式指令，以供儲存在各個計算／處理設備中的電腦可讀儲存媒體中。執行本發明操作的電腦程式指令可以是組合語言指令、指令集架構指令、機器指令、機器相關指令、微指令、韌體指令、或者以一種或多種程式語言的任意組合編寫的原始碼或目的碼（Object Code），所述程式語言包括物件導向的程式語言，如：Common Lisp、Python、C++、Objective-C、Smalltalk、Delphi、Java、Swift、C#、Perl、Ruby與PHP等，以及常規的程序式（Procedural）程式語言，如：C語言或類似的程式語言。所述電腦程式指令可以完全地在電腦上執行、部分地在電腦上執行、作爲一個獨立的軟體執行、部分在客戶端電腦上部分在遠端電腦上執行、或者完全在遠端電腦或伺服器上執行。

請參閱「第3圖」，「第3圖」為應用本發明硬碟模擬裝置的測試方法的方法流程圖，其步驟包括：提供待測裝置120及多個硬碟模擬裝置110，其中，此待測裝置120包含多個插槽121、測試連接埠123及處理單元124，每一硬碟模擬裝置110皆包含第一連接埠112、一組第二連接埠（113a、113b）及檢測電路114，此檢測電路114電性連接電源腳位、時脈腳位及系統管理匯流排（步驟210）；將硬碟模擬裝置110分別插入插槽121，並且通過排線131串接硬碟模擬裝置110的第一連接埠112，使設置在待測裝置120且分別相應於不同硬碟模擬裝置110的二個數位信號處理器122之間的匯流排信號相互連接且與待測裝置120的處理單元124形成迴路，以及通過多個傳輸線132串接所有硬碟模擬裝置110的此組第二連接埠（113a、113b）及待測裝置120的測試連接埠123（步驟220）；待測裝置120執行測試程序以讀取每一插槽121上的信號連接狀態，以及通過測試連接埠123傳送檢測指令至所有通過傳輸線132串接的硬碟模擬裝置110（步驟230）；當硬碟模擬裝置110接收到檢測指令時，驅動檢測電路114檢測電源腳位、時脈腳位及系統管理匯流排的信號以產生檢測結果，並且將產生的檢測結果傳送至測試程序（步驟240）；以及測試程序接收信號連接狀態及硬碟模擬裝置110產生的檢測結果以驗證正確性並進行輸出（步驟250）。

綜上所述，可知本發明與先前技術之間的差異在於透過提供具有檢測電路的硬碟模擬裝置以連接待測裝置，並且串接硬碟模擬裝置及待測裝置的測試連接埠，以便在待測裝置執行測試程序時，讀取待測裝置的插槽的信號連接狀態，以及通過測試連接埠傳送檢測指令驅動硬碟模擬裝置的檢測電路檢測電源腳位、時脈腳位及系統管理匯流排的信號以產生檢測結果，進而根據信號連接狀態及檢測結果驗證待測裝置的正確性，藉由此一技術手段可以解決先前技術所存在的問題，進而達成降低待測裝置的測試成本之技術功效。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。

110:硬碟模擬裝置 111:電路板 112:第一連接埠 113a,113b:第二連接埠 114:檢測電路 120:待測裝置 121:插槽 122:數位信號處理器 123:測試連接埠 124:處理單元 131:排線 132:傳輸線 步驟210:提供一待測裝置及多個硬碟模擬裝置，其中，該待測裝置包含多個插槽、一測試連接埠及一處理單元，每一所述硬碟模擬裝置皆包含一第一連接埠、一組第二連接埠及一檢測電路，該檢測電路電性連接至少一電源腳位、至少一時脈腳位及一系統管理匯流排 步驟220:將所述硬碟模擬裝置分別插入所述插槽，並且通過至少一排線串接所述硬碟模擬裝置的該第一連接埠，使設置在該待測裝置且分別相應於不同所述硬碟模擬裝置的二個數位信號處理器之間的匯流排信號相互連接且與該待測裝置的該處理單元形成迴路，以及通過多個傳輸線串接所有所述硬碟模擬裝置的該組第二連接埠及該待測裝置的該測試連接埠 步驟230:該待測裝置執行一測試程序以讀取每一所述插槽上的一信號連接狀態，以及通過該測試連接埠傳送一檢測指令至所有通過所述傳輸線串接的所述硬碟模擬裝置 步驟240:當所述硬碟模擬裝置接收到該檢測指令時，驅動該檢測電路檢測所述電源腳位、所述時脈腳位及所述系統管理匯流排的信號以產生一檢測結果，並且將產生的該檢測結果傳送至該測試程序 步驟250:該測試程序接收該信號連接狀態及所述硬碟模擬裝置產生的該檢測結果以驗證正確性並進行輸出

第1圖為本發明硬碟模擬裝置的方塊圖。 第2圖為應用本發明硬碟模擬裝置的測試系統的系統方塊圖。 第3圖為應用本發明硬碟模擬裝置的測試方法的方法流程圖。

110:硬碟模擬裝置

112:第一連接埠

113a,113b:第二連接埠

114:檢測電路

120:待測裝置

121:插槽

122:數位信號處理器

123:測試連接埠

124:處理單元

131:排線

132:傳輸線

Claims (10)

1. 一種硬碟模擬裝置，該裝置包含： 一電路板，該電路板一端允許與一待測裝置電性連接，該電路板另一端設置一第一連接埠及一組第二連接埠，該第一連接埠允許通過一排線電性連接另一所述硬碟模擬裝置的該第一連接埠，當連接該排線時，使設置在該待測裝置且分別相應於不同所述硬碟模擬裝置的二個數位信號處理器之間的匯流排信號相互連接且與該待測裝置的一處理單元形成迴路，該組第二連接埠允許通過至少一傳輸線串接其它所述硬碟模擬裝置及該待測裝置；以及 一檢測電路，設置在該電路板上，並且電性連接多個腳位，所述腳位包含至少一電源腳位、至少一時脈腳位及一系統管理匯流排，該檢測電路包含： 一類比數位轉換器，電性連接所述電源腳位，用以讀取所述電源腳位的電壓； 一電子抹除式可複寫唯讀記憶體，電性連接該系統管理匯流排，用以儲存在該系統管理匯流排傳輸的一匯流排資料，並且允許該待測裝置存取該匯流排資料以驗證該系統管理匯流排的正確性；以及 一複雜可程式邏輯裝置，電性連接所述時脈腳位，用以接收一時脈信號，以及通過該組第二連接埠讀取該時脈信號的頻率以驗證正確性。
2. 如請求項1之硬碟模擬裝置，其中該檢測電路將讀取到的所述電源腳位的電壓、存取的該匯流排資料及通過該組第二連接埠讀取到的該時脈信號的頻率一併輸出為一檢測結果。
3. 一種應用硬碟模擬裝置的測試系統，該系統包含： 多個硬碟模擬裝置，每一所述硬碟模擬裝置皆包含一第一連接埠、一組第二連接埠及一檢測電路，該檢測電路電性連接至少一電源腳位、至少一時脈腳位及一系統管理匯流排，當所述硬碟模擬裝置接收到一檢測指令時，驅動該檢測電路檢測所述電源腳位、所述時脈腳位及所述系統管理匯流排的信號以產生一檢測結果並進行傳送；以及 一待測裝置，該待測裝置包含： 多個插槽，每一插槽電性連接相應的一數位信號處理器，當所述硬碟模擬裝置插入所述插槽且通過至少一排線串接所述硬碟模擬裝置的該第一連接埠時，使設置在該待測裝置且分別相應於不同所述硬碟模擬裝置的該數位信號處理器之間的匯流排信號相互連接； 一測試連接埠，該測試連接埠與已插入至所述插槽的所述硬碟模擬裝置的該組第二連接埠通過多個傳輸線相互串接；以及 一處理單元，電性連接該測試連接埠及所述數位信號處理器，使該處理單元與已通過所述排線串接且插入至所述插槽的所述硬碟模擬裝置及其相應的所述數位信號處理器形成迴路，並且執行一測試程序以讀取每一所述插槽上的一信號連接狀態，以及通過該測試連接埠傳送該檢測指令至所有通過所述傳輸線串接的所述硬碟模擬裝置，並且接收該信號連接狀態及所述硬碟模擬裝置產生的該檢測結果以驗證正確性並進行輸出。
4. 如請求項3之應用硬碟模擬裝置的測試系統，其中該檢測電路將讀取到的所述電源腳位的電壓、存取的該匯流排資料及通過該組第二連接埠讀取到的該時脈信號的頻率一併輸出為該檢測結果。
5. 如請求項3之應用硬碟模擬裝置的測試系統，其中每一所述硬碟模擬裝置具有一唯一識別碼，並且通過尋址來識別不同的所述硬碟模擬裝置以實現通信。
6. 如請求項3之應用硬碟模擬裝置的測試系統，其中所述數位信號處理器包含一下行埠（Downstream Port）及其相應的一暫存器，當該測試程序執行時，讀取該下行埠的該暫存器以確認當前連接狀態，以及逐一切換連接速度，並且在切換後驗證所述硬碟模擬裝置與該待測裝置的連接狀態。
7. 一種應用硬碟模擬裝置的測試方法，其步驟包括： 提供一待測裝置及多個硬碟模擬裝置，其中，該待測裝置包含多個插槽、一測試連接埠及一處理單元，每一所述硬碟模擬裝置皆包含一第一連接埠、一組第二連接埠及一檢測電路，該檢測電路電性連接至少一電源腳位、至少一時脈腳位及一系統管理匯流排； 將所述硬碟模擬裝置分別插入所述插槽，並且通過至少一排線串接所述硬碟模擬裝置的該第一連接埠，使設置在該待測裝置且分別相應於不同所述硬碟模擬裝置的二個數位信號處理器之間的匯流排信號相互連接且與該待測裝置的該處理單元形成迴路，以及通過多個傳輸線串接所有所述硬碟模擬裝置的該組第二連接埠及該待測裝置的該測試連接埠； 該待測裝置執行一測試程序以讀取每一所述插槽上的一信號連接狀態，以及通過該測試連接埠傳送一檢測指令至所有通過所述傳輸線串接的所述硬碟模擬裝置； 當所述硬碟模擬裝置接收到該檢測指令時，驅動該檢測電路檢測所述電源腳位、所述時脈腳位及所述系統管理匯流排的信號以產生一檢測結果，並且將產生的該檢測結果傳送至該測試程序；以及 該測試程序接收該信號連接狀態及所述硬碟模擬裝置產生的該檢測結果以驗證正確性並進行輸出。
8. 如請求項7之應用硬碟模擬裝置的測試方法，其中該檢測電路將讀取到的所述電源腳位的電壓、存取的該匯流排資料及通過該組第二連接埠讀取到的該時脈信號的頻率一併輸出為該檢測結果。
9. 如請求項7之應用硬碟模擬裝置的測試方法，其中每一所述硬碟模擬裝置具有一唯一識別碼，並且通過尋址來識別不同的所述硬碟模擬裝置以實現通信。
10. 如請求項7之應用硬碟模擬裝置的測試方法，其中所述數位信號處理器包含一下行埠（Downstream Port）及其相應的一暫存器，當該測試程序執行時，讀取該下行埠的該暫存器以確認當前連接狀態，以及逐一切換連接速度，並且在切換後驗證所述硬碟模擬裝置與該待測裝置的連接狀態。

Images