TWI833365B - 基於分壓電路的測試系統及其方法 - Google Patents

基於分壓電路的測試系統及其方法 Download PDF

Info

Publication number
TWI833365B
TWI833365B TW111136156A TW111136156A TWI833365B TW I833365 B TWI833365 B TW I833365B TW 111136156 A TW111136156 A TW 111136156A TW 111136156 A TW111136156 A TW 111136156A TW I833365 B TWI833365 B TW I833365B
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
resistor
value
pull
Prior art date
Application number
TW111136156A
Other languages
English (en)
Other versions
TW202413961A (zh
Inventor
韓奔
段秋月
張琳
Original Assignee
英業達股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英業達股份有限公司 filed Critical 英業達股份有限公司
Priority to TW111136156A priority Critical patent/TWI833365B/zh
Application granted granted Critical
Publication of TWI833365B publication Critical patent/TWI833365B/zh
Publication of TW202413961A publication Critical patent/TW202413961A/zh

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

一種基於分壓電路的測試系統及其方法,透過在轉卡裝置設置上拉電路以與主板裝置的電路形成分壓電路,其中上拉電路內的第一電阻的電阻值隨著主板裝置內的第二電阻的電阻值調整,以便在測試主板裝置時,通過讀取電壓的方式從而覆蓋主板裝置的下拉電路的電阻阻值,避免傳統邊界掃描互連無法覆蓋下拉電路的電阻短路的情況,用以達到提升測試覆蓋面(Testing coverage)之技術功效。

Description

基於分壓電路的測試系統及其方法
本發明涉及一種測試系統及其方法,特別是基於分壓電路的測試系統及其方法。
一般而言,在傳統的邊界掃描互連(Boundary Scan Interconnect, BSI)測試中,由於晶片自身功能的電平限制,根據電晶體-電晶體邏輯(Transistor-Transisitor Logic, TTL)電平定義,「1.2V」、「1.8V」、「2.5V」及「3.3V」等 VCCIO (即:驅動 I/O 接腳的電壓)資源皆有各自的電平標準對比參數。根據 BSI 的下拉測試邏輯,需要達到某一狀態後,通過聯合測試工作群組(Joint Test Action Group, JTAG)建立邊界掃描鏈,在邊界掃描測試軟體中,進行數據分析與處理,最終形成接腳(Pin)狀態的故障判斷依據,而這一狀態是由外圍電阻電路決定,如果因為外圍外接電阻電路不符合各 VCCIO 資源的電平標準對比參數中的條件,將造成無法覆蓋下拉電路,導致 BSI 站將損失待測板上某些待測埠(Port)上的相關接腳的覆蓋。
以傳統的測試方式為例,其係針對下拉電路的測試原理進行驗證,對線路進行反相處理,當讀回的 I/O 狀態為低電平時認為下拉電路正常,然而,當電阻短路時,讀回的 I/O 狀態仍然會是低電平,進而造成誤判。更進一步來說,假設待測板上存在一個電阻電路,其可通過傳統的 BSI 掃描方法檢測電路是否故障,例如:電阻的開路。但其缺點是無法覆蓋電阻短路的情況,而電阻值如果在某一範圍也無法判斷是否存在待測板上貼錯電阻值元件的情況,故具有測試覆蓋面(Testing coverage)不完整的問題。
綜上所述,可知先前技術中長期以來一直存在測試覆蓋面不完整之問題,因此實有必要提出改進的技術手段,來解決此一問題。
本發明揭露一種基於分壓電路的測試系統及其方法。
首先,本發明揭露一種基於分壓電路的測試系統,應用在邊界掃描測試環境,此系統包含:轉卡裝置、虛設輸入輸出裝置及主板裝置。其中,轉卡裝置包含上拉電路及連接器,所述上拉電路包含用於組成分壓電路的第一電阻;虛設輸入輸出裝置通過連接器電性連接至轉卡裝置,所述虛設輸入輸出裝置具有電壓讀取腳位以允許通過此電壓讀取腳位讀取代表電壓的AD值;以及主板裝置通過連接線與轉卡裝置相互電性連接,用以使用虛設輸入輸出裝置對主板裝置執行測試,所述主板裝置包含用於組成所述分壓電路的第二電阻;其中,第一電阻的電阻值係根據分壓電路及第二電阻的電阻值進行調整,並且設定相應的電壓基準值,當對主板裝置執行測試時,讀取AD值以與電壓基準值進行比對,當AD值與電壓基準值的差異在誤差範圍內時,將主板裝置的電路視為正常並輸出正常訊息,反之則視為異常並輸出異常訊息。
另外,本發明還揭露一種基於分壓電路的測試方法,應用在具有轉卡裝置、虛設輸入輸出裝置及主板裝置的邊界掃描測試環境,其步驟包括:轉卡裝置包含上拉電路及連接器,其中,上拉電路包含用於組成分壓電路的第一電阻;虛設輸入輸出裝置通過連接器電性連接至轉卡裝置,所述虛設輸入輸出裝置具有電壓讀取腳位以允許通過此電壓讀取腳位讀取代表電壓的AD值;主板裝置通過連接線與轉卡裝置相互電性連接,用以使用虛設輸入輸出裝置對主板裝置執行測試,所述主板裝置包含用於組成所述分壓電路的第二電阻;以及根據分壓電路及第二電阻的電阻值調整第一電阻的電阻值,並且設定相應的電壓基準值,當對主板裝置執行測試時,讀取AD值以與電壓基準值進行比對,當AD值與電壓基準值的差異在誤差範圍內時,將主板裝置的電路視為正常並輸出正常訊息,反之則視為異常並輸出異常訊息。
本發明所揭露之系統與方法如上,與先前技術的差異在於本發明是透過在轉卡裝置設置上拉電路以與主板裝置的電路形成分壓電路,其中上拉電路內的第一電阻的電阻值隨著主板裝置內的第二電阻的電阻值調整,以便在測試主板裝置時,通過讀取電壓的方式從而覆蓋主板裝置的下拉電路的電阻阻值,避免傳統邊界掃描互連無法覆蓋下拉電路的電阻短路的情況。
透過上述的技術手段,本發明可以達成提升測試覆蓋面的完整性之技術功效。
以下將配合圖式及實施例來詳細說明本發明之實施方式,藉此對本發明如何應用技術手段來解決技術問題並達成技術功效的實現過程能充分理解並據以實施。
請先參閱「第1圖」,「第1圖」為本發明基於分壓電路的測試系統的系統方塊圖,應用在邊界掃描測試環境,此系統包含:轉卡裝置110、虛設輸入輸出裝置120及主板裝置130。其中,轉卡裝置110包含上拉電路及連接器,所述上拉電路包含用於組成分壓電路的第一電阻。在實際實施上,轉卡裝置110可包含電源接口及共地端,所述電源接口用以提供上拉電路所需的電源(VCC),所述共地端為上拉電路的共同接地(GND)。
虛設輸入輸出裝置120通過連接器電性連接至轉卡裝置110,所述虛設輸入輸出裝置120具有電壓讀取腳位以允許通過此電壓讀取腳位讀取代表電壓的AD值。在實際實施上,所述AD值為電壓的類比轉數位值。
主板裝置130通過連接線與轉卡裝置110相互電性連接,用以使用虛設輸入輸出裝置120對主板裝置130執行測試,所述主板裝置130包含用於組成所述分壓電路的第二電阻。實際上,第一電阻的電阻值係根據分壓電路及第二電阻的電阻值進行調整,並且設定相應的電壓基準值。舉例來說,假設轉卡裝置110因為讀取最大電壓值的限制,需要將上拉電路的電源,如:12V進行1/4分壓,那麼,主板裝置130的第二電阻的電阻值會是第一電阻的電阻值的3倍左右。當對主板裝置130執行測試時,讀取AD值以與電壓基準值進行比對,當AD值與電壓基準值的差異在誤差範圍內時,將主板裝置130的電路視為正常並輸出正常訊息,反之則視為異常並輸出異常訊息。在實際實施上,電壓基準值可根據電源接口提供的電壓、第一電阻及第二電阻的電阻值計算生成,所述誤差範圍為正負百分之十。另外,連接線可為接腳對接腳(Pin to Pin)的連接線。
特別要說明的是,在實際實施上,本發明所述的裝置可利用各種方式來實現,包含韌體、硬體或其任意組合,例如,在某些實施方式中,各裝置可利用韌體及硬體或其中之一來實現,除此之外,本發明亦可部分地或完全地基於硬體來實現,例如,系統中的一個或多個元件可以透過積體電路晶片、系統單晶片、複雜可程式邏輯裝置(Complex Programmable Logic Device, CPLD)、現場可程式邏輯閘陣列(Field Programmable Gate Array, FPGA)等來實現。本發明可以是系統及/或方法,並且搭配電腦程式執行測試。所述電腦程式可以包括電腦可讀儲存媒體,其上載有用於使處理器實現本發明的各個方面的電腦可讀程式指令,電腦可讀儲存媒體可以是可以保持和儲存由指令執行設備使用的指令的有形設備。電腦可讀儲存媒體可以是但不限於電儲存設備、磁儲存設備、光儲存設備、電磁儲存設備、半導體儲存設備或上述的任意合適的組合。電腦可讀儲存媒體的更具體的例子(非窮舉的列表)包括:硬碟、隨機存取記憶體、唯讀記憶體、快閃記憶體、光碟、軟碟以及上述的任意合適的組合。此處所使用的電腦可讀儲存媒體不被解釋爲瞬時信號本身,諸如無線電波或者其它自由傳播的電磁波、通過波導或其它傳輸媒介傳播的電磁波(例如,通過光纖電纜的光信號)、或者通過電線傳輸的電信號。另外,此處所描述的電腦可讀程式指令可以從電腦可讀儲存媒體下載到各個計算/處理設備,或者通過網路,例如:網際網路、區域網路、廣域網路及/或無線網路下載到外部電腦設備或外部儲存設備。網路可以包括銅傳輸電纜、光纖傳輸、無線傳輸、路由器、防火牆、交換器、集線器及/或閘道器。每一個計算/處理設備中的網路卡或者網路介面從網路接收電腦可讀程式指令,並轉發此電腦可讀程式指令,以供儲存在各個計算/處理設備中的電腦可讀儲存媒體中。執行本發明操作的電腦程式指令可以是組合語言指令、指令集架構指令、機器指令、機器相關指令、微指令、韌體指令、或者以一種或多種程式語言的任意組合編寫的原始碼或目的碼(Object Code),所述程式語言包括物件導向的程式語言,如:Common Lisp、Python、C++、Objective-C、Smalltalk、Delphi、Java、Swift、C#、Perl、Ruby與PHP等,以及常規的程序式(Procedural)程式語言,如:C語言或類似的程式語言。所述電腦程式指令可以完全地在電腦上執行、部分地在電腦上執行、作爲一個獨立的軟體執行、部分在客戶端電腦上部分在遠端電腦上執行、或者完全在遠端電腦或伺服器上執行。
請參閱「第2圖」,「第2圖」為本發明基於分壓電路的測試方法的方法流程圖,應用在具有轉卡裝置110、虛設輸入輸出裝置120及主板裝置130的邊界掃描測試環境,其步驟包括:轉卡裝置110包含上拉電路及連接器,其中,上拉電路包含用於組成分壓電路的第一電阻(步驟210);虛設輸入輸出裝置120通過連接器電性連接至轉卡裝置110,所述虛設輸入輸出裝置120具有電壓讀取腳位以允許通過此電壓讀取腳位讀取代表電壓的AD值(步驟220);主板裝置130通過連接線與轉卡裝置110相互電性連接,用以使用虛設輸入輸出裝置120對主板裝置130執行測試,所述主板裝置130包含用於組成所述分壓電路的第二電阻(步驟230);以及根據分壓電路及第二電阻的電阻值調整第一電阻的電阻值,並且設定相應的電壓基準值,當對主板裝置130執行測試時,讀取AD值以與電壓基準值進行比對,當AD值與電壓基準值的差異在誤差範圍內時,將主板裝置130的電路視為正常並輸出正常訊息,反之則視為異常並輸出異常訊息(步驟240)。如此一來,便能透過在轉卡裝置110設置上拉電路以與主板裝置130的電路形成分壓電路,其中上拉電路內的第一電阻的電阻值隨著主板裝置130內的第二電阻的電阻值調整,以便在測試主板裝置130時,通過讀取電壓的方式從而覆蓋主板裝置130的下拉電路的電阻阻值,避免傳統 BSI 無法覆蓋下拉電路的電阻短路的情況。
以下配合「第3圖」及「第4圖」以實施例的方式進行如下說明,請先參閱「第3圖」,「第3圖」為應用本發明的分壓電路之示意圖。在實際實施上,在執行測試時,轉卡裝置310需要供電,所在需要增加電源分支及第一電阻311,其電阻值隨著主板裝置330的第二電阻331而設計。此時,轉卡裝置310及主板裝置330的電路會形成分壓電路,並且通過讀取虛設輸入輸出裝置320的電壓讀取腳位321從而覆蓋主板裝置330下拉電路上的電阻阻值,進而彌補傳統 BSI 針對下拉電路上電阻短路覆蓋不到的情況。不同的狀態讀回的AD值存在差異,開發者只需要按照正確的電路設定基準值(即:電壓基準值),再與讀到的AD值進行比較判斷即可得知主板裝置330的電路是否異常。舉例來說,比較結果發現差異超過誤差範圍即判斷主板裝置330的電路異常,反之則判斷為正常。特別要說明的是,電壓讀取腳位321是虛設輸入輸出裝置320的測試資源接腳,只要連接到虛設輸入輸出裝置320上可讀取AD值的資源接腳皆可視為電壓讀取腳位321。
如「第4圖」所示意,「第4圖」為應用本發明比較AD值及電壓基準值之示意圖。在實際實施上,轉卡裝置410具有電源接口421連接電源,並且具有共地端422,以及具有連接器411連接虛設輸入輸出裝置320。同時,待測的主板裝置430通過連接線423與轉卡裝置410電性連接。假設轉卡裝置410的上拉電路412的電源為12V,開發者設計為實現1/3分壓,那麼到達虛設輸入輸出裝置320為3V左右,然後可通過虛設輸入輸出裝置320繼續分壓,如:5/7分壓,最後,虛設輸入輸出裝置320上的資源接腳實際讀取的電壓應為2.1V左右,所以電壓基準值應設為2.1V,倘若上下誤差範圍為10%,那麼只要讀取到的AD值在1.89~2.31的數值範圍內皆可視為主板裝置430的電路正常,反之則視為異常。
綜上所述,可知本發明與先前技術之間的差異在於透過在轉卡裝置設置上拉電路以與主板裝置的電路形成分壓電路,其中上拉電路內的第一電阻的電阻值隨著主板裝置內的第二電阻的電阻值調整,以便在測試主板裝置時,通過讀取電壓的方式從而覆蓋主板裝置的下拉電路的電阻阻值,避免傳統邊界掃描互連無法覆蓋下拉電路的電阻短路的情況,藉由此一技術手段可以解決先前技術所存在的問題,進而達成提升測試覆蓋面的完整性之技術功效。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明,任何熟習相像技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
110,310,410:轉卡裝置 120,320:虛設輸入輸出裝置 130,330,430:主板裝置 311:第一電阻 321:電壓讀取腳位 331:第二電阻 411:連接器 412:上拉電路 421:電源接口 422:共地端 423:連接線 步驟210:轉卡裝置包含一上拉電路及一連接器,其中,該上拉電路包含用於組成一分壓電路的一第一電阻 步驟220:虛設輸入輸出裝置通過該連接器電性連接至該轉卡裝置,該虛設輸入輸出裝置具有一電壓讀取腳位以允許通過該電壓讀取腳位讀取代表電壓的一AD值 步驟230:主板裝置通過一連接線與該轉卡裝置相互電性連接,用以使用該虛設輸入輸出裝置對該主板裝置執行測試,該主板裝置包含用於組成該分壓電路的一第二電阻 步驟240:根據該分壓電路及該第二電阻的電阻值調整該第一電阻的電阻值,並且設定相應的一電壓基準值,當對該主板裝置執行測試時,讀取該AD值以與該電壓基準值進行比對,當該AD值與該電壓基準值的差異在一誤差範圍內時,將該主板裝置的電路視為正常並輸出一正常訊息,反之則視為異常並輸出一異常訊息
第1圖為本發明基於分壓電路的測試系統的系統方塊圖。 第2圖為本發明基於分壓電路的測試方法的方法流程圖。 第3圖為應用本發明的分壓電路之示意圖。 第4圖為應用本發明比較AD值及電壓基準值之示意圖。
110:轉卡裝置
120:虛設輸入輸出裝置
130:主板裝置

Claims (10)

  1. 一種基於分壓電路的測試系統,應用在邊界掃描測試環境,該系統包含:一轉卡裝置,該轉卡裝置包含一上拉電路及一連接器,其中,該上拉電路包含用於組成一分壓電路的一第一電阻;一虛設輸入輸出裝置,該虛設輸入輸出裝置通過該連接器電性連接至該轉卡裝置,該虛設輸入輸出裝置具有一電壓讀取腳位以允許通過該電壓讀取腳位讀取代表電壓的一AD值;以及一主板裝置,通過一連接線與該轉卡裝置相互電性連接,用以使用該虛設輸入輸出裝置對該主板裝置執行測試,該主板裝置包含用於組成該分壓電路的一第二電阻;其中,該第一電阻的電阻值係根據該分壓電路及該第二電阻的電阻值進行調整,並且設定相應的一電壓基準值,當對該主板裝置執行測試時,讀取該AD值以與該電壓基準值進行比對,當該AD值與該電壓基準值的差異在一誤差範圍內時,將該主板裝置的電路視為正常並輸出一正常訊息,反之則視為異常並輸出一異常訊息。
  2. 如請求項1之基於分壓電路的測試系統,其中該轉卡裝置包含一電源接口及一共地端,該電源接口用以提供該上拉電路所需的電源,該共地端為該上拉電路的共同接地。
  3. 如請求項2之基於分壓電路的測試系統,其中該電壓基準值係根據該電源接口提供的電壓、該第一電阻及該第二電阻的電阻值計算生成,該誤差範圍為正負百分之十。
  4. 如請求項1之基於分壓電路的測試系統,其中該AD值為電壓的類比訊號轉換為數位訊號所代表的數值。
  5. 如請求項1之基於分壓電路的測試系統,其中該連接線為接腳對接腳的連接線。
  6. 一種基於分壓電路的測試方法,應用在具有一轉卡裝置、一虛設輸入輸出裝置及一主板裝置的邊界掃描測試環境,其步驟包括:該轉卡裝置包含一上拉電路及一連接器,其中,該上拉電路包含用於組成一分壓電路的一第一電阻;該虛設輸入輸出裝置通過該連接器電性連接至該轉卡裝置,該虛設輸入輸出裝置具有一電壓讀取腳位以允許通過該電壓讀取腳位讀取代表電壓的一AD值;該主板裝置通過一連接線與該轉卡裝置相互電性連接,用以使用該虛設輸入輸出裝置對該主板裝置執行測試,該主板裝置包含用於組成該分壓電路的一第二電阻;以及根據該分壓電路及該第二電阻的電阻值調整該第一電阻的電阻值,並且設定相應的一電壓基準值,當對該主板裝置執行測試時,讀取該AD值以與該電壓基準值進行比對,當該AD值與該電壓基準值的差異在一誤差範圍內時,將該主板裝置的電 路視為正常並輸出一正常訊息,反之則視為異常並輸出一異常訊息。
  7. 如請求項6之基於分壓電路的測試方法,其中該轉卡裝置包含一電源接口及一共地端,該電源接口用以提供該上拉電路所需的電源,該共地端為該上拉電路的共同接地。
  8. 如請求項7之基於分壓電路的測試方法,其中該電壓基準值係根據該電源接口提供的電壓、該第一電阻及該第二電阻的電阻值計算生成,該誤差範圍為正負百分之十。
  9. 如請求項6之基於分壓電路的測試方法,其中該AD值為電壓的類比訊號轉換為數位訊號所代表的數值。
  10. 如請求項6之基於分壓電路的測試方法,其中該連接線為接腳對接腳的連接線。
TW111136156A 2022-09-23 2022-09-23 基於分壓電路的測試系統及其方法 TWI833365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111136156A TWI833365B (zh) 2022-09-23 2022-09-23 基於分壓電路的測試系統及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111136156A TWI833365B (zh) 2022-09-23 2022-09-23 基於分壓電路的測試系統及其方法

Publications (2)

Publication Number Publication Date
TWI833365B true TWI833365B (zh) 2024-02-21
TW202413961A TW202413961A (zh) 2024-04-01

Family

ID=90825041

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111136156A TWI833365B (zh) 2022-09-23 2022-09-23 基於分壓電路的測試系統及其方法

Country Status (1)

Country Link
TW (1) TWI833365B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100262877A1 (en) * 2009-04-13 2010-10-14 Altera Corporation Techniques for Boundary Scan Testing Using Transmitters and Receivers
US20110273197A1 (en) * 2010-05-07 2011-11-10 Qualcomm Incorporated Signal generator for a built-in self test
US20120126781A1 (en) * 2010-11-22 2012-05-24 Texas Instruments Incorporated On-chip ir drop detectors for functional and test mode scenarios, circuits, processes and systems
TW201321775A (zh) * 2011-11-21 2013-06-01 Hon Hai Prec Ind Co Ltd 電氣參數測試裝置
TW201339602A (zh) * 2012-03-01 2013-10-01 Advantest Corp 測試裝置
TW201344209A (zh) * 2012-04-27 2013-11-01 Hon Hai Prec Ind Co Ltd Mosfet短路測試裝置
TW201706616A (zh) * 2015-08-07 2017-02-16 力晶科技股份有限公司 30078 新竹科學工業園區力行一路12號 半導體裝置、測試裝置及測試系統
TW201932864A (zh) * 2018-01-24 2019-08-16 全漢企業股份有限公司 測試電源轉用系統、電源轉用電路及測試電源轉用方法
TW202111346A (zh) * 2019-09-06 2021-03-16 群光電能科技股份有限公司 湧浪電流測試裝置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100262877A1 (en) * 2009-04-13 2010-10-14 Altera Corporation Techniques for Boundary Scan Testing Using Transmitters and Receivers
US20110273197A1 (en) * 2010-05-07 2011-11-10 Qualcomm Incorporated Signal generator for a built-in self test
US20120126781A1 (en) * 2010-11-22 2012-05-24 Texas Instruments Incorporated On-chip ir drop detectors for functional and test mode scenarios, circuits, processes and systems
US20150276824A1 (en) * 2010-11-22 2015-10-01 Texas Instruments Incorporated On-chip ir drop detectors for functional and test mode scenarios, circuits, processes and systems
TW201321775A (zh) * 2011-11-21 2013-06-01 Hon Hai Prec Ind Co Ltd 電氣參數測試裝置
TW201339602A (zh) * 2012-03-01 2013-10-01 Advantest Corp 測試裝置
TW201344209A (zh) * 2012-04-27 2013-11-01 Hon Hai Prec Ind Co Ltd Mosfet短路測試裝置
TW201706616A (zh) * 2015-08-07 2017-02-16 力晶科技股份有限公司 30078 新竹科學工業園區力行一路12號 半導體裝置、測試裝置及測試系統
TW201932864A (zh) * 2018-01-24 2019-08-16 全漢企業股份有限公司 測試電源轉用系統、電源轉用電路及測試電源轉用方法
TW202111346A (zh) * 2019-09-06 2021-03-16 群光電能科技股份有限公司 湧浪電流測試裝置

Also Published As

Publication number Publication date
TW202413961A (zh) 2024-04-01

Similar Documents

Publication Publication Date Title
US20200259730A1 (en) System and methods for dynamically reconfiguring automatic test equipment
US10585141B2 (en) Pin connection testing system for connector, and method thereof
US6502212B1 (en) Method and apparatus for bus parameter optimization using probes of system configurations
US20040001432A1 (en) Embedding a JTAG host controller into an FPGA design
CN106598639B (zh) 一种逻辑芯片的升级方法以及升级系统
JP5147942B2 (ja) プログラマブル診断メモリ・モジュール
US10684930B2 (en) Functional testing of high-speed serial links
TWI736721B (zh) 連接器的腳位連接測試系統及其方法
US11854577B2 (en) Hard disk device simulator, testing system using hard disk device simulators and testing method thereof
TWI833365B (zh) 基於分壓電路的測試系統及其方法
CN111104279B (zh) Sas连接器导通检测系统及其方法
TW202213098A (zh) 基於基板管理控制器的伺服器測試系統及其方法
TW201928386A (zh) 快捷外設互聯標準插槽的檢測系統及其方法
US9984188B2 (en) Single ended-mode to mixed-mode transformer spice circuit model for high-speed system signal integrity simulations
CN114706718B (zh) 一种PCIe信号完整性验证方法、装置、设备及介质
US20210072313A1 (en) Noise injection circuit
TW202022608A (zh) 用於測試電腦系統之裝置及方法
CN117783625A (zh) 基于分压电路的测试系统及其方法
US20040123206A1 (en) System and method for evaluating an integrated circuit design
US20210109154A1 (en) Portable chip tester with integrated field programmable gate array
TWI828438B (zh) 基於邊界掃描互連的虛擬雙列直插式記憶體模組測試系統及其方法
TWI772189B (zh) 硬碟模擬裝置及應用該裝置的測試系統及其測試方法
JPS58196470A (ja) スプリアス信号の自動的抑制を伴なう電気部品などのコンピユ−タによる回路内試験方法
JPH05257731A (ja) インサーキット・エミュレータ用プローブ終端装置
TWI738937B (zh) 差分時脈信號的測試系統及其方法