TWI781849B

TWI781849B - 電路板中PCIe CEM連接介面的檢測系統及其方法

Info

Publication number: TWI781849B
Application number: TW110146121A
Authority: TW
Inventors: 張天超
Original assignee: 英業達股份有限公司
Priority date: 2021-12-09
Filing date: 2021-12-09
Publication date: 2022-10-21
Also published as: TW202323843A

Abstract

一種電路板中PCIe CEM連接介面的檢測系統及其方法，透過測試轉接卡實現PCIe CEM連接介面的轉換，透過測試卡中快速週邊組件互連介面晶片依據測試卡MCIO連接介面取得的差分訊號生成對應的差分狀態資訊，由待測試電路板或是外部測試裝置加載與執行的測試程式取得差分狀態資訊以實現對應PCIe CEM插接槽的差分訊號的檢測，藉此可以達成透過測試轉接卡與測試卡實現PCIe CEM連接介面差分訊號檢測的技術功效。

Description

電路板中PCIe　CEM連接介面的檢測系統及其方法

一種檢測系統及其方法，尤其是指一種透過測試轉接卡與測試卡實現PCIe CEM(Card Electromechanical)連接介面差分訊號檢測的電路板中PCIe CEM連接介面的檢測系統及其方法。

現有對於電路板上的PCIe CEM連接介面的測試方式，一般是採用不同的功能測試卡插接於PCIe CEM連接介面以進行對應PCIe CEM連接介面功能的檢測，每一個PCIe CEM連接介面則需要對應插接一個功能測試卡，PCIe CEM連接介面不同功能的檢測將是需要大量的功能測試卡才能完成檢測。

然而，事實上PCIe CEM連接介面僅需要對電氣特徵進行檢測即可以保證其生產品質，對PCIe CEM連接介面的電器特徵的檢測僅需要檢測訊號連線性以及高頻特徵即可，並不需要進行資料傳輸檢測，故而現有對於PCIe CEM連接介面的檢測應與時俱進的進行調整，透過提供多個轉接測試卡與單一測試卡實現以單一測試卡對PCIe CEM連接介面的檢測將是本發明所期待的方向。

綜上所述，可知先前技術中長期以來一直存在現有電路板中PCIe CEM連接介面的檢測是進行完整資料傳輸檢測造成檢測不便的問題，因此有必要提出改進的技術手段，來解決此一問題。

有鑒於先前技術存在現有電路板中PCIe CEM連接介面的檢測是進行完整資料傳輸檢測造成檢測不便的問題，本發明遂揭露一種電路板中PCIe CEM連接介面的檢測系統及其方法，其中：

本發明所揭露第一實施態樣的電路板中PCIe CEM連接介面的檢測系統，其包含：待測試電路板、至少一測試轉接卡以及測試卡，待測試電路板更包含：至少一PCIe CEM插接槽、電路板序列資料通訊標準介面、電路板網路連接介面(NET)、儲存單元以及中央處理器；每一個測試轉接卡更包含：PCIe CEM插接介面、通訊單元以及至少一轉接MCIO(Mini Cool edge IO)連接介面；測試卡更包含：至少二測試卡MCIO連接介面、測試卡序列資料通訊標準介面、測試卡網路連接介面以及快速週邊組件互連介面(Peripheral Component Interconnect Express，PCIe)晶片。

儲存單元儲存有測試程式；中央處理器分別與至少一PCIe CEM插接槽、電路板序列資料通訊標準介面、電路板網路連接介面以及儲存單元形成電性連接，中央處理器加載與執行儲存於儲存單元中的測試程式以生成差分訊號，中央處理器透過與至少一PCIe CEM插接槽其中之一提供差分訊號，測試程式透過電路板序列資料通訊標準介面以及/或是電路板網路連接介面取得差分狀態資訊以實現對應至少一PCIe CEM插接槽的差分訊號的檢測。

PCIe CEM插接介面對應插接於至少一PCIe CEM插接槽其中之一，自對應的至少一PCIe CEM插接槽取得差分訊號；通訊單元與PCIe CEM插接介面形成電性連接，用以提供PCIe CEM插接介面所取得的差分訊號；及轉接MCIO連接介面與通訊單元形成電性連接，轉接MCIO連接介面提供通訊單元透過PCIe CEM插接介面取得的差分訊號。

至少二測試卡MCIO連接介面透過MCIO連接線依據對應插接的PCIe CEM插接槽的頻寬決定轉接MCIO連接介面與至少二測試卡MCIO連接介面的電性連接方式，至少二測試卡MCIO連接介面自對應連接的轉接MCIO連接介面取得差分訊號；測試卡序列資料通訊標準介面，與電路板序列資料通訊標準介面形成電性連接；測試卡網路連接介面，與電路板網路連接介面形成電性連接；及快速週邊組件互連介面晶片，快速週邊組件互連介面晶片分別與至少二測試卡MCIO連接介面、測試卡序列資料通訊標準介面以及測試卡網路連接介面形成電性連接，快速週邊組件互連介面晶片依據至少二測試卡MCIO連接介面取得的差分訊號生成對應的差分狀態資訊，並透過測試卡序列資料通訊標準介面或是測試卡網路連接介面提供差分狀態資訊至測試程式。

本發明所揭露第二實施態樣的電路板中PCIe CEM連接介面的檢測系統，其包含：待測試電路板、至少一測試轉接卡、測試卡以及外部測試裝置，待測試電路板更包含：至少一PCIe CEM插接槽以及中央處理器；每一個測試轉接卡更包含：PCIe CEM插接介面、通訊單元以及至少一轉接MCIO連接介面；測試卡更包含：至少二測試卡MCIO連接介面、測試卡序列資料通訊標準介面、測試卡網路連接介面以及快速週邊組件互連介面晶片；外部測試裝置更包含：裝置序列資料通訊標準介面、裝置網路連接介面、裝置儲存單元以及裝置中央處理器。

中央處理器分別與至少一PCIe CEM插接槽形成電性連接，中央處理器生成差分訊號，中央處理器透過與至少一PCIe CEM插接槽其中之一提供差分訊號。

至少二測試卡MCIO連接介面透過MCIO連接線依據對應插接的PCIe CEM插接槽的頻寬決定轉接MCIO連接介面與至少二測試卡MCIO連接介面的電性連接方式，至少二測試卡MCIO連接介面自對應連接的轉接MCIO連接介面取得差分訊號；測試卡序列資料通訊標準介面與電路板序列資料通訊標準介面形成電性連接；測試卡網路連接介面與電路板網路連接介面形成電性連接；及快速週邊組件互連介面晶片，分別與至少二測試卡MCIO連接介面、測試卡序列資料通訊標準介面以及測試卡網路連接介面形成電性連接，快速週邊組件互連介面晶片依據至少二測試卡MCIO連接介面取得的差分訊號生成對應的差分狀態資訊，並透過測試卡序列資料通訊標準介面或是測試卡網路連接介面提供差分狀態資訊。

裝置序列資料通訊標準介面與測試卡序列資料通訊標準介面形成電性連接；裝置網路連接介面與測試卡網路連接介面形成電性連接；裝置儲存單元儲存有測試程式；及裝置中央處理器分別與裝置序列資料通訊標準介面、裝置網路連接介面以及裝置儲存單元形成電性連接，裝置中央處理器加載與執行儲存於裝置儲存單元中的測試程式，測試程式透過裝置序列資料通訊標準介面以及/或是裝置網路連接介面自快速週邊組件互連介面晶片取得差分狀態資訊以實現對應至少一PCIe CEM插接槽的差分訊號的檢測。

本發明所揭露第一實施態樣的電路板中PCIe CEM連接介面的檢測方法，其包含下列步驟：

首先，提供包含有至少一PCIe CEM插接槽、電路板序列資料通訊標準介面、電路板網路連接介面、儲存單元以及中央處理器的待測試電路板；接著，中央處理器分別與至少一PCIe CEM插接槽、電路板序列資料通訊標準介面、電路板網路連接介面以及儲存單元形成電性連接；接著，提供至少一測試轉接卡，每一個測試轉接卡更包含PCIe CEM插接介面、通訊單元以及至少一轉接MCIO連接介面；接著，PCIe CEM插接介面對應插接於至少一PCIe CEM插接槽其中之一；接著，通訊單元與PCIe CEM插接介面形成電性連接；接著，轉接MCIO連接介面與通訊單元形成電性連接；接著，提供包含有至少二測試卡MCIO連接介面、快速週邊組件互連介面晶片、測試卡序列資料通訊標準介面以及測試卡網路連接介面的測試卡；接著，至少二測試卡MCIO連接介面透過MCIO連接線依據對應插接的PCIe CEM插接槽的頻寬決定轉接MCIO連接介面與至少二測試卡MCIO連接介面的電性連接方式；接著，快速週邊組件互連介面晶片分別與至少二測試卡MCIO連接介面、測試卡序列資料通訊標準介面以及測試卡網路連接介面形成電性連接；接著，測試卡序列資料通訊標準介面與電路板序列資料通訊標準介面形成電性連接；接著，測試卡網路連接介面與電路板網路連接介面形成電性連接；接著，中央處理器加載與執行儲存於儲存單元中的測試程式以生成差分訊號；接著，中央處理器透過至少一PCIe CEM插接槽其中之一提供差分訊號至對應插接的PCIe CEM插接介面；接著，通訊單元提供PCIe CEM插接介面所取得的差分訊號至轉接MCIO連接介面；接著，至少二測試卡MCIO連接介面自對應連接的轉接MCIO連接介面取得差分訊號；接著，快速週邊組件互連介面晶片依據至少二測試卡MCIO連接介面取得的差分訊號生成對應的差分狀態資訊；最後，測試程式透過序列資料通訊標準介面以及/或是網路連接介面取得差分狀態資訊以實現對應至少一PCIe CEM插接槽的差分訊號的檢測。

本發明所揭露第二實施態樣的電路板中PCIe CEM連接介面的檢測方法，其包含下列步驟：

首先，提供包含有至少一PCIe CEM插接槽以及中央處理器的待測試電路板；接著，中央處理器與至少一PCIe CEM插接槽形成電性連接；接著，提供至少一測試轉接卡，每一個測試轉接卡更包含PCIe CEM插接介面、通訊單元以及至少一轉接MCIO連接介面；接著，PCIe CEM插接介面對應插接於至少一PCIe CEM插接槽其中之一；接著，通訊單元與PCIe CEM插接介面形成電性連接；接著，轉接MCIO連接介面與通訊單元形成電性連接；接著，提供包含有至少二測試卡MCIO連接介面、快速週邊組件互連介面晶片、測試卡序列資料通訊標準介面以及測試卡網路連接介面的測試卡；接著，至少二測試卡MCIO連接介面透過MCIO連接線依據對應插接的PCIe CEM插接槽的頻寬決定轉接MCIO連接介面與至少二測試卡MCIO連接介面的電性連接方式；接著，快速週邊組件互連介面晶片分別與至少二測試卡MCIO連接介面、測試卡序列資料通訊標準介面以及測試卡網路連接介面形成電性連接；接著，提供具有裝置序列資料通訊標準介面、裝置網路連接介面、裝置儲存單元以及裝置中央處理器的外部測試裝置；接著，裝置序列資料通訊標準介面與測試卡序列資料通訊標準介面形成電性連接；接著，裝置網路連接介面與測試卡網路連接介面形成電性連接；接著，裝置儲存單元儲存有測試程式；接著，裝置中央處理器分別與裝置序列資料通訊標準介面、裝置網路連接介面以及裝置儲存單元形成電性連接；接著，裝置中央處理器加載與執行儲存於裝置儲存單元中的測試程式；接著，中央處理器生成差分訊號；接著，中央處理器透過至少一PCIe CEM插接槽其中之一提供差分訊號至對應插接的PCIe CEM插接介面；接著，通訊單元提供PCIe CEM插接介面所取得的差分訊號至轉接MCIO連接介面；接著，至少二測試卡MCIO連接介面自對應連接的轉接MCIO連接介面取得差分訊號；接著，快速週邊組件互連介面晶片依據至少二測試卡MCIO連接介面取得的差分訊號生成對應的差分狀態資訊；最後，測試程式透過裝置序列資料通訊標準介面以及/或是裝置網路連接介面自快速週邊組件互連介面晶片取得差分狀態資訊以實現對應至少一PCIe CEM插接槽的差分訊號的檢測。

本發明所揭露的系統及方法如上，與先前技術之間的差異在於透過測試轉接卡實現PCIe CEM連接介面的轉換，透過測試卡中快速週邊組件互連介面晶片依據測試卡MCIO連接介面取得的差分訊號生成對應的差分狀態資訊，由待測試電路板或是外部測試裝置加載與執行的測試程式取得差分狀態資訊以實現對應PCIe CEM插接槽的差分訊號的檢測。

透過上述的技術手段，本發明可以達成透過測試轉接卡與測試卡實現PCIe CEM連接介面差分訊號檢測的技術功效。

10:待測試電路板

111:第一PCIe CEM插接槽

112:第二PCIe CEM插接槽

113:第三PCIe CEM插接槽

12:電路板序列資料通訊標準介面

13:電路板網路連接介面

14:儲存單元

15:中央處理器

20:測試轉接卡

201:第一測試轉接卡

202:第二測試轉接卡

203:第三測試轉接卡

21:PCIe CEM插接介面

22:測試邏輯電路

23:通訊單元

241:第一轉接MCIO連接介面

242:第二轉接MCIO連接介面

30:測試卡

311:第一測試卡MCIO連接介面

312:第二測試卡MCIO連接介面

313:第三測試卡MCIO連接介面

314:第四測試卡MCIO連接介面

32:測試卡序列資料通訊標準介面

33:測試卡網路連接介面

34:快速週邊組件互連介面晶片

40:外部測試裝置

41:裝置序列資料通訊標準介面

42:裝置網路連接介面

43:裝置儲存單元

44:裝置中央處理器

步驟501:提供包含有至少一PCIe CEM插接槽、電路板序列資料通訊標準介面、電路板網路連接介面、儲存單元以及中央處理器的待測試電路板

步驟502:中央處理器分別與至少一PCIe CEM插接槽、電路板序列資料通訊標準介面、電路板網路連接介面以及儲存單元形成電性連接

步驟503:提供至少一測試轉接卡，每一個測試轉接卡更包含PCIe CEM插接介面、通訊單元以及至少一轉接MCIO連接介面

步驟504:PCIe CEM插接介面對應插接於至少一PCIe CEM插接槽其中之一

步驟505:通訊單元與PCIe CEM插接介面形成電性連接

步驟506:轉接MCIO連接介面與通訊單元形成電性連接

步驟507:提供包含有至少二測試卡MCIO連接介面、快速週邊組件互連介面晶片、測試卡序列資料通訊標準介面以及測試卡網路連接介面的測試卡

步驟508:至少二測試卡MCIO連接介面透過MCIO連接線依據對應插接的PCIe CEM插接槽的頻寬決定轉接MCIO連接介面與至少二測試卡MCIO連接介面的電性連接方式

步驟509:快速週邊組件互連介面晶片分別與至少二測試卡MCIO連接介面、測試卡序列資料通訊標準介面以及測試卡網路連接介面形成電性連接

步驟510:測試卡序列資料通訊標準介面與電路板序列資料通訊標準介面形成電性連接

步驟511:測試卡網路連接介面與電路板網路連接介面形成電性連接

步驟512:中央處理器加載與執行儲存於儲存單元中的測試程式以生成差分訊號

步驟513:中央處理器透過至少一PCIe CEM插接槽其中之一提供差分訊號至對應插接的PCIe CEM插接介面

步驟514:通訊單元提供PCIe CEM插接介面所取得的差分訊號至轉接MCIO連接介面

步驟515:至少二測試卡MCIO連接介面自對應連接的轉接MCIO連接介面取得差分訊號

步驟516:快速週邊組件互連介面晶片依據至少二測試卡MCIO連接介面取得的差分訊號生成對應的差分狀態資訊

步驟517:測試程式透過序列資料通訊標準介面以及/或是網路連接介面取得差分狀態資訊以實現對應至少一PCIe CEM插接槽的差分訊號的檢測

步驟601:提供包含有至少一PCIe CEM插接槽以及中央處理器的待測試電路板

步驟602:中央處理器與至少一PCIe CEM插接槽形成電性連接

步驟603:提供至少一測試轉接卡，每一個測試轉接卡更包含PCIe CEM插接介面、通訊單元以及至少一轉接MCIO連接介面

步驟604:PCIe CEM插接介面對應插接於至少一PCIe CEM插接槽其中之一

步驟605:通訊單元與PCIe CEM插接介面形成電性連接

步驟606:轉接MCIO連接介面與通訊單元形成電性連接

步驟607:提供包含有至少二測試卡MCIO連接介面、快速週邊組件互連介面晶片、測試卡序列資料通訊標準介面以及測試卡網路連接介面的測試卡

步驟608:至少二測試卡MCIO連接介面透過MCIO連接線依據對應插接的PCIe CEM插接槽的頻寬決定轉接MCIO連接介面與至少二測試卡MCIO連接介面的電性連接方式

步驟609:快速週邊組件互連介面晶片分別與至少二測試卡MCIO連接介面、測試卡序列資料通訊標準介面以及測試卡網路連接介面形成電性連接

步驟610:提供具有裝置序列資料通訊標準介面、裝置網路連接介面、裝置儲存單元以及裝置中央處理器的外部測試裝置

步驟611:裝置序列資料通訊標準介面與測試卡序列資料通訊標準介面形成電性連接

步驟612:裝置網路連接介面與測試卡網路連接介面形成電性連接

步驟613:裝置儲存單元儲存有測試程式

步驟614:裝置中央處理器分別與裝置序列資料通訊標準介面、裝置網路連接介面以及裝置儲存單元形成電性連接

步驟615:裝置中央處理器加載與執行儲存於裝置儲存單元中的測試程式

步驟616:中央處理器生成差分訊號

步驟617:中央處理器透過至少一PCIe CEM插接槽其中之一提供差分訊號至對應插接的PCIe CEM插接介面

步驟618:通訊單元提供PCIe CEM插接介面所取得的差分訊號至轉接MCIO連接介面

步驟619:至少二測試卡MCIO連接介面自對應連接的轉接MCIO連接介面取得差分訊號

步驟620:快速週邊組件互連介面晶片依據至少二測試卡MCIO連接介面取得的差分訊號生成對應的差分狀態資訊

步驟621:測試程式透過裝置序列資料通訊標準介面以及/或是裝置網路連接介面自快速週邊組件互連介面晶片取得差分狀態資訊以實現對應至少一PCIe CEM插接槽的差分訊號的檢測

第1圖繪示為本發明測試轉接卡方塊圖。

第2圖繪示為本發明第一實施態樣的待測試電路板、測試轉接卡以及測試卡電性連接示意圖。

第3圖繪示為本發明第二實施態樣的待測試電路板、測試轉接卡、測試卡以及外部測試裝置電性連接示意圖。

第4A圖至第4C圖繪示為本發明第一實施態樣的方法流程圖。

第5A圖至第5C圖繪示為本發明第二實施態樣的方法流程圖。

以下將配合圖式及實施例來詳細說明本發明的實施方式，藉此對本發明如何應用技術手段來解決技術問題並達成技術功效的實現過程能充分理解並據以實施。

請參考「第1圖」所示，「第1圖」繪示為本發明測試轉接卡方塊圖。

測試轉接卡20包含：PCIe CEM插接介面21、測試邏輯電路22、通訊單元23、第一轉接MCIO連接介面241以及第二轉接MCIO連接介面242，PCIe CEM插接介面21與測試邏輯電路22形成電性連接，測試邏輯電路22與通訊單元23形成電性連接，通訊單元23與第一轉接MCIO連接介面241以及第二轉接MCIO連接介面242形成電性連接，即PCIe CEM插接介面21與通訊單元23形成電性連接，PCIe CEM(Card Electromechanical)為快速週邊組件互連介面(Peripheral Component Interconnect Express，PCIe)的一種介面規格。

請參考「第2圖」所示，「第2圖」繪示為本發明第一實施態樣的待測試電路板、測試轉接卡以及測試卡電性連接示意圖。

本發明所揭露第一實施態樣的電路板中PCIe CEM連接介面的檢測系統，其包含：待測試電路板10、第一測試轉接卡201、第二測試轉接卡202、第三測試轉接卡203以及測試卡30；待測試電路板10更包含：第一PCIe CEM插接槽111、第二PCIe CEM插接槽112、第三PCIe CEM插接槽113、電路板序列資料通訊標準介面12、電路板網路連接介面(NET)13、儲存單元14以及中央處理器15；測試卡30更包含：第一測試卡MCIO連接介面311、第二測試卡MCIO連接介面312、第三測試卡MCIO連接介面313、第四測試卡MCIO連接介面314、測試卡序列資料通訊標準介面32、測試卡網路連接介面33以及快速週邊組件互連介面晶片34。

第一PCIe CEM插接槽111、第二PCIe CEM插接槽112以及第三PCIe CEM插接槽113的頻寬分別為X8、X8以及X16，第一測試轉接卡201插接於第一PCIe CEM插接槽111以形成電性連接，第二測試轉接卡202插接於第二PCIe CEM插接槽112以形成電性連接，第三測試轉接卡203插接於第三PCIe CEM插接槽113以形成電性連接，第一PCIe CEM插接槽111、第二PCIe CEM插接槽112、第三PCIe CEM插接槽113、電路板序列資料通訊標準介面12、電路板網路連接介面13、儲存單元14分別與中央處理器15形成電性連接。

第一測試卡MCIO連接介面311、第二測試卡MCIO連接介面312、第三測試卡MCIO連接介面313、第四測試卡MCIO連接介面314、測試卡序列資料通訊標準介面32以及測試卡網路連接介面33分別與快速週邊組件互連介面晶片34形成電性連接。

由於第一測試轉接卡201所插接的第一PCIe CEM插接槽111的頻寬為X8，可以使用第一測試轉接卡201的第一轉接MCIO連接介面241(也可以是第二轉接MCIO連接介面242)透過MCIO連接線與第一測試卡MCIO連接介面311形成電性連接；由於第二測試轉接卡202所插接的第二PCIe CEM插接槽112的頻寬為X8，可以使用第二測試轉接卡202的第二轉接MCIO連接介面242(也可以是第一轉接MCIO連接介面241)透過MCIO連接線與第二測試卡MCIO連接介面312形成電性連接；由於第三測試轉接卡203所插接的第三PCIe CEM插接槽113的頻寬為X16，需要同時使用第三測試轉接卡203的第一轉接MCIO連接介面241以及第二轉接MCIO連接介面242分別透過MCIO連接線與第三測試卡MCIO連接介面313以及第四測試卡MCIO連接介面314形成電性連接。

電路板序列資料通訊標準介面12與測試卡序列資料通訊標準介面32形成電性連接，電路板網路連接介面13與測試卡網路連接介面33形成電性連接。

中央處理器15加載與執行儲存於儲存單元14中的測試程式以生成差分訊號，中央處理器15透過第一PCIe CEM插接槽111、第二PCIe CEM插接槽112或是第三PCIe CEM插接槽113提供差分訊號至第一測試轉接卡201、第二測試轉接卡202或是第三測試轉接卡203。

第一測試轉接卡201、第二測試轉接卡202或是第三測試轉接卡203的PCIe CEM插接介面21自對應的第一PCIe CEM插接槽111、第二PCIe CEM 插接槽112或是第三PCIe CEM插接槽113取得差分訊號，再透過測試邏輯電路22以及通訊單元23將差分訊號提供至第一轉接MCIO連接介面241以及/或是第二轉接MCIO連接介面242。

第一測試卡MCIO連接介面311、第二測試卡MCIO連接介面312、第三測試卡MCIO連接介面313以及/或是第四測試卡MCIO連接介面314即可自對應的第一測試轉接卡201、第二測試轉接卡202或是第三測試轉接卡203取得差分訊號，快速週邊組件互連介面晶片34即可依據差分訊號生成對應的差分狀態資訊，再藉由測試卡序列資料通訊標準介面32以及/或是測試卡網路連接介面33將快速週邊組件互連介面晶片34所生成的差分狀態資訊提供至電路板序列資料通訊標準介面12以及/或是電路板網路連接介面13，測試程式透過電路板序列資料通訊標準介面12以及/或是電路板網路連接介面13取得差分狀態資訊以實現對應第一PCIe CEM插接槽111、第二PCIe CEM插接槽112或是第三PCIe CEM插接槽113的差分訊號的檢測。

請參考「第3圖」所示，「第3圖」繪示為本發明第二實施態樣的待測試電路板、測試轉接卡、測試卡以及外部測試裝置電性連接示意圖。

本發明所揭露第二實施態樣的電路板中PCIe CEM連接介面的檢測系統，其包含：待測試電路板10、第一測試轉接卡201、第二測試轉接卡202、第三測試轉接卡203、測試卡30以及外部測試裝置40，待測試電路板10更包含：第一PCIe CEM插接槽111、第二PCIe CEM插接槽112、第三PCIe CEM插接槽113以及中央處理器15；測試卡30更包含：第一測試卡MCIO連接介面311、第二測試卡MCIO連接介面312、第三測試卡MCIO連接介面313、第四測試卡MCIO連接介面314、測試卡序列資料通訊標準介面32、測試卡網路連接介面33以及快速週邊組件互連介面晶片34；外部測試裝置40更包含：裝置序列資料通訊標準介面41、裝置網路連接介面42、裝置儲存單元43以及裝置中央處理器44。

在第二實施態樣中與第一實施態樣具有重疊性的說明請參考第一實施態樣所述的內容，在此不再進行贅述，第二實施態樣僅說明與第一實施態樣具有差異的部分，第二實施態樣與第一實施態樣最主要的差別在於多了外部測試裝置40，外部測試裝置40例如是：一般電腦、智慧型裝置、伺服器…等，在此僅為舉例說明之，並不以此侷限本發明的應用範疇。

中央處理器15可以自主生成差分訊號，或是透過裝置中央處理器44加載與執行儲存於裝置儲存單元43中的測試程式生成指令，外部測試裝置40將指令提供至測試卡30，測試卡30再將指令提供至第一測試轉接卡201、第二測試轉接卡202或是第三測試轉接卡203，第一測試轉接卡201、第二測試轉接卡202或是第三測試轉接卡203再將指令提供至待測試電路板10，中央處理器15即可依據指令生成差分訊號，在此僅為舉例說明之，並不以此侷限本發明的應用範疇。

快速週邊組件互連介面晶片34依據差分訊號生成對應的差分狀態資訊，再藉由測試卡序列資料通訊標準介面32以及/或是測試卡網路連接介面33將快速週邊組件互連介面晶片34所生成的差分狀態資訊提供至裝置序列資料通訊標準介面41以及/或是裝置網路連接介面42，測試程式透過裝置序列資料通訊標準介面41以及/或是裝置網路連接介面42取得差分狀態資訊以實現對應第一PCIe CEM插接槽111、第二PCIe CEM插接槽112或是第三PCIe CEM插接槽113的差分訊號的檢測。

在第一實施態樣與第二實施態樣中，測試程式可生成檢測訊號，測試程式將檢測訊號提供至第一測試轉接卡201、第二測試轉接卡202或是第三測試轉接卡203，第一測試轉接卡201、第二測試轉接卡202或是第三測試轉接卡203中的測試邏輯電路22即可對第一PCIe CEM插接槽111、第二PCIe CEM插接槽112或是第三PCIe CEM插接槽113進行訊號連結以及腳位狀態的檢測，或是第一測試轉接卡201、第二測試轉接卡202或是第三測試轉接卡203中的測試邏輯電路22依據檢測訊號透過第一PCIe CEM插接槽111、第二PCIe CEM插接槽112或是第三PCIe CEM插接槽113進行第一PCIe CEM插接槽111、第二PCIe CEM插接槽112或是第三PCIe CEM插接槽113狀態的讀取、電源腳位電壓的量測以及/或是喚醒(WAKE)訊號的發送檢測生成檢測結果，第一測試轉接卡201、第二測試轉接卡202或是第三測試轉接卡203再將檢測結果透過測試卡30的測試卡序列資料通訊標準介面32以及/或是測試卡網路連接介面33將檢測結果返回至測試程式以實現第一PCIe CEM插接槽111、第二PCIe CEM插接槽112以及/或是第三PCIe CEM插接槽113非差分訊號腳位的檢測，各個非差分訊號腳位的檢測過仍請參考下列具體說明。

第一PCIe CEM插接槽111、第二PCIe CEM插接槽112或是第三PCIe CEM插接槽113於測試程式中呈現為快速週邊組件互連介面，每一個快速週邊組件互連介面的下行埠電性連接有暫存器以儲存對應第一PCIe CEM插接槽111、第二PCIe CEM插接槽112或是第三PCIe CEM插接槽113的特徵以及狀態，測試程式是透過讀取第一PCIe CEM插接槽111、第二PCIe CEM插接槽112或是第三PCIe CEM插接槽113對應的暫存器的狀態以進行訊號連結以及腳位狀態的檢測，即包含對PCIe Link Speed、Link Width以及Link Speed Change…等訊號連結以及腳位狀態的檢測。

第一測試轉接卡201、第二測試轉接卡202或是第三測試轉接卡203中的測試邏輯電路22對對應的第一PCIe CEM插接槽111、第二PCIe CEM插接槽112或是第三PCIe CEM插接槽113的電源腳位進行電壓的量測，再透過測試卡30的測試卡序列資料通訊標準介面32以及/或是測試卡網路連接介面33將第一測試轉接卡201、第二測試轉接卡202或是第三測試轉接卡203的電源腳位的電壓量測結果傳回測試程式以對對應的第一PCIe CEM插接槽111、第二PCIe CEM插接槽112或是第三PCIe CEM插接槽113的電源腳位狀態的檢測。

第一測試轉接卡201、第二測試轉接卡202或是第三測試轉接卡203中的測試邏輯電路22更包含電子抹除式可複寫唯讀記憶體(Electrically-Erasable Programmable Read-Only Memory，EEPROM)，測試程式透過系統管理匯流排(System Management Bus，SMBus)讀取第一測試轉接卡201、第二測試轉接卡202或是第三測試轉接卡203的電子抹除式可複寫唯讀記憶體以進行訊號連結的檢測。

第一測試轉接卡201、第二測試轉接卡202或是第三測試轉接卡203依據檢測訊號發送喚醒(WAKE)訊號，由待測試機板10的基板管理控制器(Board Management Controller，BMC)或是南橋晶片組(I/O Controller Hub，ICH)讀取喚醒訊號以對對應的第一測試轉接卡201、第二測試轉接卡202或是第三測試轉接卡203進行訊號連結的檢測。

在第一測試轉接卡201、第二測試轉接卡202或是第三測試轉接卡203與對應的第一PCIe CEM插接槽111、第二PCIe CEM插接槽112以及第三PCIe CEM插接槽113之間更包含上拉電阻以及下拉電阻，第一測試轉接卡201、第二測試轉接卡202或是第三測試轉接卡203透過控制上拉電阻以及下拉電阻所呈現上拉狀態、下拉狀態以及無上下拉狀態讀取第一PCIe CEM插接槽111、第二PCIe CEM插接槽112以及第三PCIe CEM插接槽113中的輸入/輸出腳位(例如：TMS、TDI、TDO、TCK、PWRBRK以及CLKREQ…等)的訊號狀態，藉以檢測出輸入/輸出腳位的高電位、低電位或是NC電位狀態。

接著，請同時參考「第4A圖」至「第4C圖」所示，「第4A圖」至「第4C圖」繪示為本發明第一實施態樣的方法流程圖。

首先，提供包含有至少一PCIe CEM插接槽、電路板序列資料通訊標準介面、電路板網路連接介面、儲存單元以及中央處理器的待測試電路板(步驟501)；接著，中央處理器分別與至少一PCIe CEM插接槽、電路板序列資料通訊標準介面、電路板網路連接介面以及儲存單元形成電性連接(步驟502)；接著，提供至少一測試轉接卡，每一個測試轉接卡更包含PCIe CEM插接介面、通訊單元以及轉接MCIO連接介面(步驟503)；接著，PCIe CEM插接介面對應插接於至少一PCIe CEM插接槽其中之一(步驟504)；接著，通訊單元與PCIe CEM插接介面形成電性連接(步驟505)；接著，轉接MCIO連接介面與通訊單元形成電性連接(步驟506)；接著，提供包含有至少二測試卡MCIO連接介面、快速週邊組件互連介面晶片、測試卡序列資料通訊標準介面以及測試卡網路連接介面的測試卡(步驟507)；接著，至少二測試卡MCIO連接介面透過MCIO連接線依據對應插接的PCIe CEM插接槽的頻寬決定轉接 MCIO連接介面與至少二測試卡MCIO連接介面的電性連接方式(步驟508)；接著，快速週邊組件互連介面晶片分別與至少二測試卡MCIO連接介面、測試卡序列資料通訊標準介面以及測試卡網路連接介面形成電性連接(步驟509)；接著，測試卡序列資料通訊標準介面與電路板序列資料通訊標準介面形成電性連接(步驟510)；接著，測試卡網路連接介面與電路板網路連接介面形成電性連接(步驟511)；接著，中央處理器加載與執行儲存於儲存單元中的測試程式以生成差分訊號(步驟512)；接著，中央處理器透過至少一PCIe CEM插接槽其中之一提供差分訊號至對應插接的PCIe CEM插接介面(步驟513)；接著，通訊單元提供PCIe CEM插接介面所取得的差分訊號至轉接MCIO連接介面(步驟514)；接著，至少二測試卡MCIO連接介面自對應連接的轉接MCIO連接介面取得差分訊號(步驟515)；接著，快速週邊組件互連介面晶片依據至少二測試卡MCIO連接介面取得的差分訊號生成對應的差分狀態資訊(步驟516)；最後，測試程式透過序列資料通訊標準介面以及/或是網路連接介面取得差分狀態資訊以實現對應至少一PCIe CEM插接槽的差分訊號的檢測(步驟517)。

接著，請同時參考「第5A圖」至「第5C圖」所示，「第5A圖」至「第5C圖」繪示為本發明電路板中PCIe CEM連接介面的檢測方法第二實施態樣的方法流程圖。

首先，提供包含有至少一PCIe CEM插接槽以及中央處理器的待測試電路板(步驟601)；接著，中央處理器與至少一PCIe CEM插接槽形成電性連接(步驟602)；接著，提供至少一測試轉接卡，每一個測試轉接卡更包含PCIe CEM插接介面、通訊單元以及轉接MCIO連接介面(步驟603)；接著，PCIe CEM插接介面對應插接於至少一PCIe CEM插接槽其中之一(步驟604)；接著，通訊單元與PCIe CEM插接介面形成電性連接(步驟605)；接著，轉接MCIO連接介面與通訊單元形成電性連接(步驟606)；接著，提供包含有至少二測試卡MCIO連接介面、快速週邊組件互連介面晶片、測試卡序列資料通訊標準介面以及測試卡網路連接介面的測試卡(步驟607)；接著，至少二測試卡MCIO連接介面透過MCIO連接線依據對應插接的PCIe CEM插接槽的頻寬決定轉接MCIO連接介面與至少二測試卡MCIO連接介面的電性連接方式(步驟608)；接著，快速週邊組件互連介面晶片分別與至少二測試卡MCIO連接介面、測試卡序列資料通訊標準介面以及測試卡網路連接介面形成電性連接(步驟609)；接著，提供具有裝置序列資料通訊標準介面、裝置網路連接介面、裝置儲存單元以及裝置中央處理器的外部測試裝置(步驟610)；接著，裝置序列資料通訊標準介面與測試卡序列資料通訊標準介面形成電性連接(步驟611)；接著，裝置網路連接介面與測試卡網路連接介面形成電性連接(步驟612)；接著，裝置儲存單元儲存有測試程式(步驟613)；接著，裝置中央處理器分別與裝置序列資料通訊標準介面、裝置網路連接介面以及裝置儲存單元形成電性連接(步驟614)；接著，裝置中央處理器加載與執行儲存於裝置儲存單元中的測試程式(步驟615)；接著，中央處理器生成差分訊號(步驟616)；接著，中央處理器透過至少一PCIe CEM插接槽其中之一提供差分訊號至對應插接的PCIe CEM插接介面(步驟617)；接著，通訊單元提供PCIe CEM插接介面所取得的差分訊號至轉接MCIO連接介面(步驟618)；接著，至少二測試卡MCIO連接介面自對應連接的轉接MCIO連接介面取得差分訊號(步驟619)；接著，快速週邊組件互連介面晶片依據至少二測試卡MCIO連接介面取得的差分訊號生成對應的差分狀態資訊(步驟620)；最後，測試程式透過裝置序列資料通訊標準介面以及/或是裝置網路連接介面自快速週邊組件互連介面晶片取得差分狀態資訊以實現對應至少一PCIe CEM插接槽的差分訊號的檢測(步驟621)。

綜上所述，可知本發明與先前技術之間的差異在於透過測試轉接卡實現連接介面的轉換，透過測試卡中快速週邊組件互連介面晶片依據測試卡MCIO連接介面取得的差分訊號生成對應的差分狀態資訊，由待測試電路板或是外部測試裝置加載與執行的測試程式取得差分狀態資訊以實現對PCIe應CEM插接槽的差分訊號的檢測。

藉由此一技術手段可以來解決先前技術所存在現有電路板中PCIe CEM連接介面的檢測是進行完整資料傳輸檢測造成檢測不便的問題，進而達成透過測試轉接卡與測試卡實現PCIe CEM連接介面差分訊號檢測的技術功效。

雖然本發明所揭露的實施方式如上，惟所述的內容並非用以直接限定本發明的專利保護範圍。任何本發明所屬技術領域中具有通常知識者，在不脫離本發明所揭露的精神和範圍的前提下，可以在實施的形式上及細節上作些許的更動。本發明的專利保護範圍，仍須以所附的申請專利範圍所界定者為準。