JP6386434B2 - 試験装置、試験信号供給装置、試験方法、およびプログラム - Google Patents
試験装置、試験信号供給装置、試験方法、およびプログラム Download PDFInfo
- Publication number
- JP6386434B2 JP6386434B2 JP2015200330A JP2015200330A JP6386434B2 JP 6386434 B2 JP6386434 B2 JP 6386434B2 JP 2015200330 A JP2015200330 A JP 2015200330A JP 2015200330 A JP2015200330 A JP 2015200330A JP 6386434 B2 JP6386434 B2 JP 6386434B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- pattern
- unit
- packet transmission
- device under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31707—Test strategies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318371—Methodologies therefor, e.g. algorithms, procedures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
- G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Tests Of Electronic Circuits (AREA)
- Health & Medical Sciences (AREA)
- Cardiology (AREA)
- General Health & Medical Sciences (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
特許文献1 特開2003−35753号公報
特許文献2 特開平4−264931号公報
特許文献3 特開2004−144488号公報
特許文献4 特開2001−155497号公報
特許文献5 特開平10−160808号公報
Claims (16)
- 被試験デバイスを試験する試験装置であって、
一の試験において、前記被試験デバイスに供給するべき試験パターンを、前記被試験デバイスの前記一の試験の試験中に発生するパターン発生部と、
前記被試験デバイスの試験中に発生させる前記一の試験の試験パターンを、前記一の試験の試験中に一部ずつパケット化して送信するパケット送信部と、
前記パケット送信部により送信されたパケットを伝送する、ネットワークを含むパケット伝送部と、
前記パケット伝送部を介して前記パケット送信部に接続され、前記一の試験の試験中に前記パターン発生部が発生する前記一の試験の試験パターンを用いて前記被試験デバイスを試験するテストヘッドと、
を備え、
前記テストヘッドは、
前記パケット伝送部を介して伝送された試験パターンを受信するパケット受信部と、
前記パケット受信部により受信された試験パターンをバッファリングするバッファ部と、
前記バッファ部から取得した試験パターンに応じた試験信号を前記被試験デバイスに供給する試験信号供給部と、
を有し、
前記一の試験の試験中に前記バッファ部がアンダーフローとなったことに応じて、当該試験装置に起因する試験失敗を通知する通知部を更に備える試験装置。 - 前記パターン発生部は、
前記被試験デバイスを試験するための試験プログラムを格納するメモリと、
前記試験プログラムを実行して試験パターンを生成するCPUと、
を有する請求項1に記載の試験装置。 - 前記被試験デバイスに供給するべき試験パターンを格納するメモリを有し、
前記パケット送信部は、前記メモリに格納された試験パターンをDMA転送により前記パケット伝送部へと送信する請求項1または2に記載の試験装置。 - 前記被試験デバイスに試験パターンを供給するタイミングを発生するタイミング発生部を更に備え、
前記試験信号供給部は、前記バッファ部にバッファリングされた試験パターンに応じた試験信号を、前記タイミング発生部が発生するタイミングで前記被試験デバイスに供給する
請求項1から3のいずれか一項に記載の試験装置。 - 前記パケット伝送部は、前記パケット送信部により送信されたパケットを分配して伝送し、
前記テストヘッドは複数の前記被試験デバイスと接続され、前記パケット伝送部を介して前記パターン発生部から分配されて供給された前記一の試験の試験パターンを用いて、複数の前記被試験デバイスを試験する請求項1から4のいずれか一項に記載の試験装置。 - 前記被試験デバイスに接続される少なくとも1つの試験端子に対応して設けられ、それぞれが前記バッファ部および前記試験信号供給部を有する複数のチャネルグループ回路を備える請求項1から5のいずれか一項に記載の試験装置。
- 前記複数のチャネルグループ回路のそれぞれの前記バッファ部は、前記パケット受信部が受信したパケットに含まれる、前記複数のチャネルグループ回路のそれぞれに対応付けられた試験パターンをバッファリングする請求項6に記載の試験装置。
- 前記パケット伝送部は、前記パケット送信部により送信されたパケットを、2以上のチャネルグループ回路にマルチキャストする請求項6または7に記載の試験装置。
- 前記パケット伝送部は、前記パケット送信部により送信されたパケットを、いずれのチャネルグループ回路に伝送するかを切り換える切換部を有する請求項6から8のいずれか一項に記載の試験装置。
- 前記パケット送信部は、前記被試験デバイスの前記一の試験の試験前から前記一の試験の試験パターンを送信し、
前記バッファ部に試験パターンが予め定められた量以上バッファリングされたことに応じて前記被試験デバイスの試験を開始する試験開始部を更に備える
請求項1から9のいずれか一項に記載の試験装置。 - 前記試験信号供給部は、前記バッファ部から取得した試験パターンが、ウェイトサイクルの挿入を許可するウェイト許可コードを含み、かつ、前記バッファ部にバッファリングされた試験パターンの残量が基準以下である場合に、前記被試験デバイスに供給する試験信号にウェイトサイクルを挿入する請求項1から10のいずれか一項に記載の試験装置。
- 前記試験信号供給部は、前記バッファ部から取得した試験パターンが、前記バッファ部のサイズ未満の範囲内での分岐命令を含む場合に、既にバッファリングされた分岐先の試験パターンに応じた試験信号を前記被試験デバイスに供給する請求項1から11のいずれか一項に記載の試験装置。
- 前記バッファ部は、バッファリングされた試験パターンを使用後に予め定められたサイクル個数分保持しておき、
前記試験信号供給部は、前記バッファ部から取得した試験パターンが、前方分岐命令を含む場合に、前記バッファ部に保持された使用済みの試験パターンに応じた試験信号を前記被試験デバイスに供給する
請求項12に記載の試験装置。 - 被試験デバイスを試験する試験装置に設けられる試験信号供給装置であって、
一の試験において、前記被試験デバイスに供給するべき試験パターンを、前記被試験デバイスの試験中に一部ずつパケット化したパケットにより伝送する、ネットワークを含むパケット伝送部から、前記被試験デバイスの前記一の試験の試験中に試験パターンを受信するパケット受信部と、
前記パケット受信部により受信された前記一の試験の試験パターンをバッファリングするバッファ部と、
前記バッファ部から取得した前記一の試験の試験パターンに応じた試験信号を前記被試験デバイスに供給する試験信号供給部と、
前記一の試験の試験中に前記バッファ部がアンダーフローとなったことに応じて、当該試験装置に起因する試験失敗を通知する通知部と、
を備え、
当該試験の試験パターンは、当該試験信号供給装置と前記パケット伝送部を介して接続されたパターン発生部が前記被試験デバイスの前記一の試験の試験中に発生する試験信号供給装置。 - 被試験デバイスを試験する試験方法であって、
一の試験において、前記被試験デバイスに供給するべき試験パターンを、前記被試験デバイスの前記一の試験の試験中に発生するパターン発生段階と、
前記被試験デバイスの試験中に発生させる前記一の試験の試験パターンを、前記一の試験の試験中に一部ずつパケット送信部がパケット化して送信するパケット送信段階と、
前記パケット送信段階により送信されたパケットを、ネットワークを含むパケット伝送部が伝送するパケット伝送段階と、
前記パケット伝送部を介して前記パケット送信部に接続されたテストヘッドが、前記一の試験の試験中に前記一の試験の試験パターンを用いて前記被試験デバイスを試験する段階と、
を備え、
前記被試験デバイスを試験する段階は、
前記パケット伝送段階により伝送された試験パターンを受信するパケット受信段階と、
前記パケット受信段階により受信された試験パターンをバッファ部にバッファリングするバッファ段階と、
前記バッファ部から取得した試験パターンに応じた試験信号を前記被試験デバイスに供給する試験信号供給段階と、
を有し、
前記一の試験の試験中に前記バッファ部がアンダーフローとなったことに応じて、試験装置に起因する試験失敗を通知する通知段階を更に備える試験方法。 - コンピュータに実行されて、請求項1に記載の試験装置が用いる試験パターンを発生させるプログラムであって、
当該プログラムは、前記コンピュータを、
前記一の試験において、前記被試験デバイスに供給するべき試験パターンを発生する前記パターン発生部と、
発生した試験パターンを前記一の試験の試験中に一部ずつパケット化して送信する前記パケット送信部と、
して機能させるプログラム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015200330A JP6386434B2 (ja) | 2015-10-08 | 2015-10-08 | 試験装置、試験信号供給装置、試験方法、およびプログラム |
TW105105149A TWI618941B (zh) | 2015-10-08 | 2016-02-22 | Test device, test signal supply device, test method and computer readable Recording media |
US15/054,145 US20170102429A1 (en) | 2015-10-08 | 2016-02-26 | Test apparatus, test signal supply apparatus, test method, and computer readable medium |
KR1020160024198A KR101801207B1 (ko) | 2015-10-08 | 2016-02-29 | 시험 장치, 시험 신호 공급 장치, 시험 방법 및 컴퓨터 판독 가능한 기록 매체 |
CN201610115634.0A CN106569051A (zh) | 2015-10-08 | 2016-02-29 | 测试装置、测试信号供给装置及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015200330A JP6386434B2 (ja) | 2015-10-08 | 2015-10-08 | 試験装置、試験信号供給装置、試験方法、およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017072509A JP2017072509A (ja) | 2017-04-13 |
JP6386434B2 true JP6386434B2 (ja) | 2018-09-05 |
Family
ID=58499422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015200330A Active JP6386434B2 (ja) | 2015-10-08 | 2015-10-08 | 試験装置、試験信号供給装置、試験方法、およびプログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US20170102429A1 (ja) |
JP (1) | JP6386434B2 (ja) |
KR (1) | KR101801207B1 (ja) |
CN (1) | CN106569051A (ja) |
TW (1) | TWI618941B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7295954B2 (ja) * | 2019-01-22 | 2023-06-21 | 株式会社アドバンテスト | オンチップシステムテストコントローラを使用した自動テスト装置 |
JP7316818B2 (ja) * | 2019-03-28 | 2023-07-28 | 株式会社アドバンテスト | 波形データ取得モジュールおよび試験装置 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH052249U (ja) * | 1991-06-21 | 1993-01-14 | 株式会社アドバンテスト | 論理半導体試験装置の試験パターン発生装置 |
US6286120B1 (en) * | 1994-09-01 | 2001-09-04 | Teradyne, Inc. | Memory architecture for automatic test equipment using vector module table |
JPH10160808A (ja) * | 1996-11-28 | 1998-06-19 | Advantest Corp | Ic試験装置 |
US5751737A (en) * | 1997-02-26 | 1998-05-12 | Hewlett-Packard Company | Boundary scan testing device |
GB9805054D0 (en) * | 1998-03-11 | 1998-05-06 | Process Intelligence Limited | Memory test system with buffer memory |
US6101622A (en) * | 1998-04-27 | 2000-08-08 | Credence Systems Corporation | Asynchronous integrated circuit tester |
US6389525B1 (en) * | 1999-01-08 | 2002-05-14 | Teradyne, Inc. | Pattern generator for a packet-based memory tester |
JP2001155497A (ja) * | 1999-11-29 | 2001-06-08 | Hitachi Ltd | Lsiテストパターンプログラム自動生成方法およびその装置並びにlsiテスト方法 |
WO2001051940A1 (en) * | 2000-01-14 | 2001-07-19 | Parthus Technologies Plc | An algorithmic test pattern generator, with built-in-self-test (bist) capabilities, for functional testing of a circuit |
US6768297B2 (en) * | 2000-11-29 | 2004-07-27 | Intel Corporation | High speed VLSI digital tester architecture for real-time output timing acquisition, results accumulation, and analysis |
US6880120B2 (en) * | 2001-01-18 | 2005-04-12 | Sun Microsystems, Inc. | Sequence-based verification method and system |
US7389463B2 (en) * | 2001-05-29 | 2008-06-17 | Thomson Licensing | Hierarchical block coding for a packet-based communications system |
JP2003035753A (ja) * | 2001-07-25 | 2003-02-07 | Yokogawa Electric Corp | Lsiテスタ及びlsiテスタにおけるパターンデータのダウンロード方法 |
EP1359698B1 (en) * | 2002-04-30 | 2005-01-12 | Psytechnics Ltd | Method and apparatus for transmission error characterisation |
JP2004144488A (ja) * | 2002-10-21 | 2004-05-20 | Renesas Technology Corp | 半導体試験装置 |
JP4264931B2 (ja) * | 2002-11-25 | 2009-05-20 | 株式会社キョウセイテックコンサルタント | 特許技術に於ける実施権対価設定支援システム、並びに、これに使用される記録媒体 |
US7620062B2 (en) * | 2003-05-01 | 2009-11-17 | Genesis Microchips Inc. | Method of real time optimizing multimedia packet transmission rate |
JP2006048767A (ja) * | 2004-07-30 | 2006-02-16 | Elpida Memory Inc | 半導体メモリ試験装置 |
JP2006078394A (ja) * | 2004-09-10 | 2006-03-23 | Toshiba Microelectronics Corp | テストパターン生成管理システム及びテストパターン生成管理方法 |
CN101512362A (zh) * | 2006-07-10 | 2009-08-19 | 阿斯特瑞昂公司 | 自动测试设备的数字波形产生及测量 |
US7908531B2 (en) * | 2006-09-29 | 2011-03-15 | Teradyne, Inc. | Networked test system |
US7890822B2 (en) * | 2006-09-29 | 2011-02-15 | Teradyne, Inc. | Tester input/output sharing |
JP4817121B2 (ja) * | 2006-10-27 | 2011-11-16 | 横河電機株式会社 | デバイス試験システム、サーバ、デバイステスタ、およびパターンデータ設定方法 |
US7647538B2 (en) * | 2007-03-21 | 2010-01-12 | Advantest Corporation | Test apparatus and electronic device for generating test signal by using repeated interval in a test instruction stream |
US8990651B2 (en) * | 2007-09-19 | 2015-03-24 | Tabula, Inc. | Integrated circuit (IC) with primary and secondary networks and device containing such an IC |
US8726112B2 (en) * | 2008-07-18 | 2014-05-13 | Mentor Graphics Corporation | Scan test application through high-speed serial input/outputs |
US8060333B2 (en) * | 2009-09-10 | 2011-11-15 | Advantest Corporation | Test apparatus and test method |
US8706439B2 (en) * | 2009-12-27 | 2014-04-22 | Advantest Corporation | Test apparatus and test method |
JP5235202B2 (ja) * | 2010-04-19 | 2013-07-10 | 株式会社アドバンテスト | 試験装置および試験方法 |
KR101249013B1 (ko) * | 2012-09-21 | 2013-04-02 | (주)디지털프론티어 | Fpga를 이용한 다중 입출력 전압 레벨 변화 테스트가 가능한 번인 테스트 장치 및 방법 |
US9164858B2 (en) * | 2013-03-29 | 2015-10-20 | Testonica Lab Ou | System and method for optimized board test and configuration |
US9502315B2 (en) * | 2013-12-04 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company Limited | Electrical component testing in stacked semiconductor arrangement |
-
2015
- 2015-10-08 JP JP2015200330A patent/JP6386434B2/ja active Active
-
2016
- 2016-02-22 TW TW105105149A patent/TWI618941B/zh active
- 2016-02-26 US US15/054,145 patent/US20170102429A1/en not_active Abandoned
- 2016-02-29 KR KR1020160024198A patent/KR101801207B1/ko active IP Right Grant
- 2016-02-29 CN CN201610115634.0A patent/CN106569051A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TW201713960A (zh) | 2017-04-16 |
TWI618941B (zh) | 2018-03-21 |
CN106569051A (zh) | 2017-04-19 |
KR101801207B1 (ko) | 2017-11-24 |
JP2017072509A (ja) | 2017-04-13 |
KR20170042214A (ko) | 2017-04-18 |
US20170102429A1 (en) | 2017-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11415628B2 (en) | Automated test equipment for testing one or more devices under test, method for automated testing of one or more devices under test, and computer program using a buffer memory | |
KR101709385B1 (ko) | 메모리 응답을 정렬하는 메모리 장치, 컴퓨터 시스템 및 방법 | |
US7529989B2 (en) | Testing apparatus and testing method | |
JP4885316B2 (ja) | 試験装置および試験方法 | |
TWI447578B (zh) | 用於以封包切換為基礎的邏輯複製之方法和系統 | |
JP2011133473A (ja) | 試験装置、試験方法およびプログラム | |
EP2312457B1 (en) | Data processing apparatus, data processing method and computer-readable medium | |
JP2011154023A (ja) | 試験装置および試験方法 | |
JP6386434B2 (ja) | 試験装置、試験信号供給装置、試験方法、およびプログラム | |
JP4722221B2 (ja) | 試験装置、同期モジュールおよび同期方法 | |
US20110320651A1 (en) | Buffering of a data stream | |
JPWO2011001463A1 (ja) | 試験装置、校正方法およびプログラム | |
KR101495811B1 (ko) | 고속의 패킷 라우팅 시스템 장치 및 방법 | |
US8275588B2 (en) | Emulation system and driving method thereof | |
CN103309831A (zh) | 数据传输装置和数据传输方法 | |
US9804224B2 (en) | Integrated circuit and method of operating an integrated circuit | |
WO2010058441A1 (ja) | 試験装置、試験方法、および、プログラム | |
US20200065200A1 (en) | Counter circuitry and methods | |
US20180039571A1 (en) | Semiconductor test apparatus for controlling tester | |
JPWO2009122701A1 (ja) | 試験モジュール、試験装置および試験方法 | |
JP2011065587A (ja) | 処理システムおよび試験装置 | |
JP2010107230A (ja) | 試験装置、プログラム、記憶媒体、および、試験方法 | |
US9710583B2 (en) | Information processing apparatus, state machine dividing method, and computer-readable recording medium | |
US20140136736A1 (en) | Information processing apparatus and verification method | |
JP2012013609A (ja) | テスト回路及び半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170704 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170712 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20170810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6386434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |