JPH052249U

JPH052249U - 論理半導体試験装置の試験パターン発生装置

Info

Publication number: JPH052249U
Application number: JP4713391U
Authority: JP
Inventors: 雅司草間
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1991-06-21
Filing date: 1991-06-21
Publication date: 1993-01-14

Abstract

(57)【要約】【目的】論理ＩＣの試験装置の稼動率を向上させるこ
とができる。【構成】試験プロセッサ１１から次の試験パターンが
第２スーパバッファメモリ１１ｂへ転送され、パターン
発生器１３から試験パターンが発生されてロジックＩＣ
に対する試験が行われ、その試験パターンが不足すると
第１スーパバッファメモリ１１ａから試験パターンを補
充し、試験が終了すると、第１切替え手段１６を第１ス
ーパバッファメモリ１１ａ側に、第２切替え手段１７を
第２スーパバッファメモリ１１ｂ側にそれぞれ切替え、
第２スーパバッファメモリ１１ｂを使用してパターン発
生器１３は試験パターンを発生し、試験プロセッサ１１
は次の試験パターンを第１スーパバッファメモリ１１ａ
へ転送する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は論理半導体素子（ロジックＩＣ）を試験するための試験パターンを発生する試験パターン発生装置に関する。

【０００２】

【従来の技術】

図２に従来のこの種の試験パターン発生装置を示す。一連の試験パターンは試験プロセッサ（又はエンジニアリングワークステーション）１１からスーパバッファメモリ１２に転送される。その転送の終了後、スーパバッファメモリ１２から試験パターンをパターン発生器１３へ転送し、パターン発生器１３から試験パターン中の試験データを図に示していない被試験ＩＣ素子へ供給し、また期待値をその被試験ＩＣ素子の出力との比較に利用する。

【０００３】パターン発生器１３内での試験パターンの記憶容量は比較的小さいため、試験パターンがなくなって来るとスーパバッファメモリ１２から試験パターンを転送補充している。試験プロセッサ１１が接続されたネットワーク１４に所属する電子計算機を通じて大容量の磁気テープや磁気ディスクなどから試験パターンをスーパバッファメモリ１２に転送することもある。

【０００４】

【考案が解決しようとする課題】

ＩＣ素子を試験中は、パターン発生器１３はスーパバッファメモリ１２より試験パターンを取り込みながら動作している。つまり試験中はパターン発生器１３がスーパバッファメモリ１２を使用するため、スーパバッファメモリ１２への試験パターンの転送は、試験終了後に行っていた。

【０００５】一方一連の試験パターンが膨大になると、スーパバッファメモリ１２にその一連の試験パターンを転送する時間が長くなり、その転送中は半導体試験装置の試験を停止しているため、半導体試験装置の稼動率が大幅に低下するという問題があった。

【０００６】

【課題を解決するための手段】

請求項１の考案によれば第１、第２スーパバッファメモリが設けられ、第１切替え手段により第１、第２スーパバッファメモリの一方が選択されて試験パターン供給源からの試験パターンが転送され、第２切替え手段により第１、第２スーパバッファメモリの他方が選択されてその試験パターンがパターン発生器へ供給される。

【０００７】請求項２の考案によれば試験パターン源からの試験パターンが第１スーパバッファメモリに転送され、その第１スーパバッファメモリの試験パターンが第２スーパバッファメモリに転送され、その第２スーパバッファメモリの試験パターンがパターン発生器に転送される。

【０００８】

【実施例】

図１Ａに請求項１の考案の実施例を示す。この考案においては第１、第２スーパバッファメモリ１１ａ、１１ｂが設けられ、試験パターン供給源１５から試験パターンが、第１切替え手段１６により選択された第１、第２スーパバッファメモリ１１ａ、１１ｂの一方に転送される。試験パターン供給源１５は従来と同様に試験プロセッサ（又はエンジニアリングワークステーション）１１、あるいは試験プロセッサ１１が接続されたネットワーク１４に所属する電子計算機を通じて読出される磁気テープ装置や磁気ディスク装置などである。

【０００９】第１、第２スーパバッファメモリ１１ａ、１１ｂの他方が第２切替え手段１７により選択されてその試験パターンがパターン発生器１３へ転送される。つまり例えば第１切替え手段１６により試験プロセッサ１１が第２スーパバッファメモリ１１ｂに接続され、第２切替え手段１７により第１スーパバッファメモリ１１ａがパターン発生器１３に接続され、パターン発生器１３より試験パターンを発生して被ＩＣ素子を試験しながら、試験パターンが不足すると、第１スーパバッファメモリ１１ａから試験パターンがパターン発生器１３に転送補充され、このようにしてパターン発生器１３が第１スーパバッファメモリ１１ａを利用して試験パターンを発生している間、試験プロセッサ１１から現在使用していない方の第２スーパバッファメモリ１１ｂに対し次の試験パターンが転送される。現在実行している試験が終了すると、第１、第２切替え手段１６，１７を瞬時に切替えて、パターン発生器１３は第２スーパバッファメモリ１１ｂから試験パターンを転送取込み、直ちに被試験ＩＣ素子に対する試験の実行を可能とし、また更に次の試験パターンを試験プロセッサ１１から第１スーパバッファメモリ１１ａへ転送することを行う。

【００１０】このように試験中に、それに使用していない方のスーパバッファメモリへ次の試験パターンを転送することにより半導体試験装置の稼動率を向上させることができる。次に図１Ｂを参照して請求項２の考案の実施例を説明する。図１Ｂにおいて図１Ａと対応する部分に同一符号を付けてある。この実施例では試験パターン供給源１５から試験パターンが第１スーパバッファメモリ１１ａへ転送され、その第１スーパバッファメモリ１１ａの試験パターンが第２スーパバッファメモリ１１ｂへ転送され、第２スーパバッファメモリ１１ｂの試験パターンがパターン発生器１３へ転送される。

【００１１】パターン発生器１３より試験パターンを発生しながら試験を行い、その試験パターンの補充を第２スーパバッファメモリ１１ｂから行い、この試験実行中に、試験プロセッサ１１から次の試験パターンを第１スーパバッファメモリ１１ａに転送する。試験が終了すると、第１スーパバッファメモリ１１ａの試験パターンを第２スーパバッファメモリ１１ｂへ高速度転送し、その転送終了後に、第２スーパバッファメモリ１１ｂの試験パターンの一部をパターン発生器１３へ転送してパターン発生器１３は第２スーパバッファメモリ１１ｂを用いて、次の試験のための試験パターンの発生を開始し、第１スーパバッファメモリ１１ａに対し、試験プロセッサ１１から、更に次の試験パターンの転送を開始する。

【００１２】試験パターン供給源１５から第１スーパバッファメモリ１１ａへの試験パターンの転送は速く行うことができないが、第１スーパバッファメモリ１１ａの試験パターンを第２スーパバッファメモリ１１ｂへ転送するのは高速に行うことができる。従って従来と比較して半導体試験装置の稼動率を向上させることができる。

【００１３】

【考案の効果】

以上述べたようにスーパバッファメモリを２台設け、請求項１の考案によれば一方をパターン発生用に用い、他方を試験パターン転送用に用い、パターン発生用と、パターン転送用とに交互に切替えることにより、また請求項２の考案によれば一方のスーパバッファメモリをパターン発生用に専用し、他方のスーパバッファメモリをパターン転送用に専用し、試験終了時にパターン転送用スーパバッファメモリの試験パターンをパターン発生用スーパバッファメモリへ高速転送することにより、半導体試験装置の稼動率を向上させることができる。

【図面の簡単な説明】

【図１】Ａは請求項１の考案の実施例を示すブロック
図、Ｂは請求項２の考案の実施例を示すブロック図であ
る。

【図２】従来のパターン発生装置を示すブロック図。

Claims

【実用新案登録請求の範囲】

【請求項１】第１、第２スーパバッファメモリと、パ
ターン発生器と、これら第１、第２スーパバッファメモ
リの一方を選択してこれに試験パターン供給源からの試
験パターンを転送する第１切替え手段と、上記第１、第
２スーパバッファメモリの他方を選択して上記パターン
発生器へ試験パターンを転送する第２切替え手段と、を
具備する論理半導体試験装置の試験パターン発生装置。
【請求項２】試験パターン供給源からの試験パターン
が転送される第１スーパバッファメモリと、その第１ス
ーパバッファメモリの試験パターンが転送される第２ス
ーパバッファメモリと、その第２スーパバッファメモリ
の試験パターンが転送されるパターン発生器と、を具備
する論理半導体試験装置の試験パターン発生装置。