JPS63171376A - Ｉｃ検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、メモリＩＣなどのＩＣの検査を行うＩＣ検
査装置に関する。

［従来の技術］ 従来、メモＵ　Ｉ　Ｃの検査を行うＩＣ検査装置におい
ては、アドレス発生部で発生したアドレス情報をアドレ
スピン対応の信号ラインに送出し、データ発生部で発生
したデータ情報をデータビン対応の信号ラインに送出す
るようになっている。

一部のＩＣ検査装置では、アドレス情報をデータビン対
応の信号ラインに送出させたり、あるいは、データ↑青
報をアドレスピン対応の信号ラインに送出させるように
、情報送出信号ラインの割り当ての切り換えが可能とな
っているが、そのような切り換えはスタティックなもの
であり、検査動作中にダイナミックに切り換えることは
不可能である。

［解決しようとする問題点］ 最近、パッケージ形吠を変更せず一層の大容量化または
多機能化を図るた込に、アドレスピンとデータビンとを
共用化し、共用ビンをアドレス用またはデータ用にダイ
ナミックに切り換えて利用する構成のメモリＩＣの出現
が予想されている。

しかし、従来の一般的なＩＣ検査装置の場合、アドレス
情報およびデータ情報が送出されるビンが固定されてい
るため、ビンの共用化を行ったメモリＩＣの検査が困難
である。

また、アドレス情報およびデータ情報の送出ピンをスタ
ティックに切り換え可能なＩＣ検査装置の場合でも、ピ
ン共用化のなされたメモリＩＣのアドレスピンとデータ
ピンのダイナミックな切り換えを伴う動作に関する検査
は不可能である。

したがって、この発明はそのような問題点を解決したＩ
Ｃ検査装置を提供することにある。

［問題点を解決するための手段］ この目的を達成するために、この発明は、ＩＣ検査装置
において、アドレス発生部およびデータ発生部と、ピン
対応信号ラインとの間にマルチプレクサを介在させると
ともに、このマルチプレクサによる出力情報の選択をダ
イナミックに鍵制御するマルチプレクサ制御部とを備え
ることを特徴とするものである。

［作用コ このように、アドレス発生部で発生するアドレス情報ま
たはデータ発生部で発生するデータ情報が、マルチプレ
クサによって、同じピン対応信号ラインに選択的に出力
され、しかも、その出力情報の選択はマルチプレクサ制
御部によってダイナミックに制御される。

したがって、この発明によるＩＣ検査装置によれば、デ
ータビンとアドレスピンとが共用化されたメモリＩＣな
どを、そのピンのダイナミックな切り換えを伴う動作に
関しても検査することができる。

［実施例］ 以下、図面を参照し、この発明の一実施例について説明
する。

第１図は、この発明によるＩＣ検査装置の一実施例の要
部構成を示す概略ブロック図である。こノ図ニオイて、
１０は演算によってアドレス情報を発生するアルゴリズ
ミックアドレス発生部である。１２は演算によってデー
タ情報を発生するアルゴリズミックパターン発生部であ
る。１４はシーケンシャルデータ情報を発生するための
シーケンシャルデータ発生部であり、そのデータ発生の
ためのアドレス情報などはアルゴリズミックアドレス発
生部１０より与えられる。アルゴリズミックデータ発生
部１２とシーケンシャルデータ発生部１４は、同時には
作動せず、選択的に作動する。

１６は各種タイミング信号を発生するためのタイミング
発生部であり、テスト周期毎にテスト周期信号１８も発
生する。

ここまでの構成は従来のＩＣ検査装置と同様である。

従来の一般的なＩＣ＠査装置においては、アルゴリズミ
ックアドレス発生部１０で発生するアドレス情報は、ア
ドレスピン対応信号ラインに直接送出されるようになっ
ていた。また、アルゴリズミックデータ発生部１２また
はシーケンシャルデータ発生部１４で発生するアドレス
情報は、データピン対応信号ラインに直接的に送出され
るようになっていた。

これに対して、この発明によるｔＣ検査装置においては
、各発生部１０，１２．１４とピン対応信号ライン２０
との間に、マルチプレクサ２２が介在せしめられる。ま
た、このマルチプレクサ２２に関連してマルチプレクサ
制御部２４が設けられている。

このマルチプレクサ制御部２４からは、マルチプレクサ
２２に対して選択制御信号２６が供給される。この選択
信号２６が“ｌ”状態の場合、マルチプレクサ２２はア
ドレス情報を選択してピン対応信号ライン２０に送出す
るが、選択信号２６が“０”状態の場合、データ情報“
０”選択してピン対応信号ライン２０に送出する。

なお、テスト周期信号１８は、前記各発生部１０．１２
．１４だけでなく、マルチプレクサ制御部２４にも与え
られる。

次に動作を説明する。テスト周期信号１８が発生すると
、アルゴリズミックアドレス発生部１０による一連のア
ドレス情報の発生を開始し、アルゴリズミックデータ発
生部１２またはシーケンシャルデータ発生部１４が一連
のデータ情報の発生を開始する。同時に、マルチプレク
サ制御部２４は選択信号２６の状態を反転させる。例え
ば選択信号２６途″１”状態になったとすると、アドレ
ス情報がピン対応信号ライン２０に送出される。

次のテスト周期信号１８が発生すると、アドレス情報お
よびデータ情報が再び発生するが、選択信号２６は“０
パ状態に反転する。したがって、マルチプレクサ２２を
介してデータ情報がピン対応信号ライン２０に送出され
る。

このようにテスト周期毎に、ピン対応信号ライン２０に
、アドレス情報またはデータ情報が交互に選択されて送
出される。したがって、前記のようなアドレスピンとデ
ータピンを共用化したメモリＩＣについて、その共用ピ
ンにデータ情報またはアドレス情報をダイナミックに選
択して供給しながら、検査を行うことが可能となる。

以上、一実施例について説明したが、この発明はそれだ
けに限定されるものではない。

例えば、前記実施例にあっては、アドレス情報およびデ
ータ情報の全ビットについてマルチプレクサ２２により
出力側御が行われたが、一部のビットについてだけ選択
的な出力を行わせ、他のビットについては常時、対応し
たピンの信号ラインに送出させるようにしてもよい。

あるいは、マルチプレクサ２２と並列にデータ情報およ
びアドレス情報の送出を制御するためのゲート回路など
を設け、マルチプレクサ２２を抑止した場合は、そのゲ
ート回路を介してアドレス情報およびデータ情報を対応
ピンの信号ラインに送出させ、マルチプレクサ２２によ
る送出制御を行わせる場合には、そのゲート回路を抑止
させるようにしてもよい。

このようすれば、データピンとアドレスピンが独立した
メモリＩＣや、アドレスピンとデータピンの一部が共用
化されたメモリＩＣなどの検査も可能となる。

その他、この発明はその要旨を逸脱しない範囲内で様々
に変形して実施し得るものである。

［発明の効果］ 以」ユの説明から明らかなように、この発明は、アドレ
ス発生部およびデータ発生部と、ピン対応信号ラインと
の間にマルチプレクサを介在させるとトモに、このマル
チプレクサによる出力情報の選択をダイナミックに制御
するマルチプレクサ制御部とを備えるから、データピン
とアドレスピンとが共用化されたメモリＩＣなどを、そ
のピンの利用口的がダイナミックな切り換えを伴う動作
に関しても検査することが可能なＩＣＪｅ４査装置を実
装置きる。

【図面の簡単な説明】

第１図は、この発明によるＩＣ検査装置の一実施例の要
部構成を示す概略ブロック図である。 １０・・・アルゴリズミックアドレス発生部、１２・・
・アルゴリズミックデータ発生部、１４・・・シーケン
シャルデータ発生部、２２−・・マルチプレクサ、２４
・・・マルチプレクサ制御部。

Claims (1)

【特許請求の範囲】
1. （１）アドレス情報を発生するアドレス発生部と、デー
   タ情報を発生するデータ発生部と、前記アドレス発生部
   および前記データ発生部とピン対応信号ラインとの間に
   介在し、前記ピン対応信号ラインに前記アドレス情報ま
   たは前記データ情報を選択的に出力するためのマルチプ
   レクサと、このマルチプレクサによる出力情報の選択を
   ダイナミックに制御するマルチプレクサ制御部とを有す
   ることを特徴とするＩＣ検査装置。