JPH03210482A - 不要機能停止装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一般電子回路における製品のテスト効率向上
及び不良率低減を実現するための不要機能停止装置に関
するものである。

〔従来の技術〕

一般電子回路部品に内蔵される機能回路の中で、製品の
納入先によシ、使用しない機能が存在する場合がある。

このような場合、使用しない機能についても機能テスト
を行い、製品テストに大きな負荷となるとともに、不良
製品を必要以上に作シ出しているのが実状である。この
ため、製品のテスト効率の向上、不良率低減が望まれて
いる。

第３図は従来例による概念を示すものであシ、本発明が
適用される一般的なシステム構成図である。第３図にお
いて、１は電子回路部品の本体つｔ、ｂシステムであシ
、これは、そのシステムを制御する基準クロック信号と
してのシステムクロックを発生するシステムクロック発
生回路２と、それぞれの機能を有する機能ブロック３．
４．５と、それらを接続するシステムクロック配線９に
よシ構成されている。

そして、前記各機能ブロック内部の構成を機能ブロック
３を例にとり説明すると、この機能ブロック３は、シス
テムクロック入力部６と、その他の機能回路を構成する
部分（図示せず）と、システムクロック入力部６を介し
て機能回路を構成する部分へシステムクロックを伝達す
るクロック配線１０から構成されている。

なお、ここでは機能ブロック数を３ブロックとして例に
あげたが、機能ブロック数に制限はない。

また、機能ブロック４に内蔵される符号７および１１、
同じく機能ブロック５に内蔵される符号８及び１２は、
それぞれ機能ブロック３のシステムクロック入力部６及
びクロック配線１０に対応する。

次に動作について説明する。システムクロック発生回路
２で発生するシステムクロックは、システムクロック配
線９により各機能ブロック３，４゜５に内蔵されるシス
テムクロック入力部６，７．８を介してクロック配線１
０，１１．１２へそれぞれ伝達され、各機能ブロック内
の回路で基準クロックとして用いられる。このように、
機能ブロックは、そのシステムクロックによシ制御され
動作している。

〔発明が解決しようとする課題〕

従来の電子回路部品は以上のように構成されているので
、この電子回路部品の使用者が不必要と考え、全く使用
しない機能ブロックに対してもシステムクロックが供給
されていた。そのため、この不要な機能ブロックに対し
ても機能試験（以下テストと称する）を実行せねばなら
ず、テストに要する時間的また経済的な浪費が多い。ま
九、テストにおいて、この不要機能ブロックのみの不具
合動作で不良製品と判断される電子回路部品が存在する
場合、この電子回路部品を良製品として救済する方法に
、不要機能ブロックのテストを省略する方法があるが、
この不要機能ブロックにシステムクロックが供給され、
動作可能な状態である以上、他の能動状態である機能ブ
ロックに対し、不具合な影響を与える可能性があるなど
の問題点があった。

本発明は、上記のような問題点を解消するためになされ
たもので、不要な機能ブロックに要するテストの負荷を
なくすことができるとともに、テストにおいて、不必要
な機能ブロックにおいて不良製品を出さなくし、製品不
良率の低減を実現する装置を得ることを目的とする。

〔課題を解決するための手段〕

本発明に係る不要機能停止装置は、各機能ブロックのシ
ステムクロック入力部に、システムクロックの機能ブロ
ック内部への伝達を導通及び切断する機能と、入力する
システムクロックに影響を与えず、伝達切断時に機能ブ
ロック内部のクロック配線の電位を正ま九は負の電源電
位に固定する機能を合せ持ち、これらの機能を各機能ブ
ロックに対応したシステムクロック入力制御信号により
制御するとともに、このシステムクロック入力制御信号
を制御信号記憶回路にデータとして記憶したものである
。

〔作用〕

本発明においては、各機能ブロックのシステムクロック
入力制御信号は、製品製造時、つ′ｔシ製品出荷以前に
制御信号記憶回路にそれぞれの機能ブロックに対応し九
データとして記憶保持され、随時、制御信号記憶回路か
ら各機能ブロック内のシステムクロック入力制御回路に
入力され、それぞれの機能ブロックへのシステムクロッ
クの入力を制御する。これによシ、各機能ブロックの能
動状態及び停止状態を決定する。

〔実施例〕

以下、本発明の一実施例を図について説明する。

第１図は本発明に係る不要回路機能停止装置を内蔵した
システムの概略構成を示したものである。

この実施例のシステム１は、システムクロック発生回路
２．各機能ブロック３．４．５及びシステムクロック配
線９から構成されている点は第３図の従来例のものと同
様であるが、各機能ブロック３〜５に内蔵されたシステ
ムクロック入力制御回路６ｍ、７ｍ、８ｍを設けるとと
もに、それぞれの機能ブロック３〜５の入力制御信号つ
まシネ要機能回路に対する機能停止信号を記憶保持する
制御信号記憶回路１３を設けることによυ、この信号を
用いて、各機能ブロック３〜５内部のクロック配線１０
ａ〜１２ｍの電位を同定して、不要機能を停止固定させ
るように構成されている。なお、第１図において第３図
と同一符号は同一または相当部分を示し、１０ｍ　、　
１１畠、１２＆はそれぞれのシステムクロック入力制御
回路６１〜８１で制御され念それぞれの機能ブロック内
部で用いるクロック配線、１４゜１５．１６は各機能ブ
ロック３〜５のシステムクロック入力制御回路６１〜８
ａを制御するための制御線である。

第２図は第１図のシステムクロック入力制御回路の一具
体例を示す回路図であり、ここではその制御回路６ａの
場合を示す。この回路６ａは、第２図に示すように、シ
ステムクロック配線９からのシステムクロック入力を制
御線１４で伝達された入力制御信号によ多制御する３ス
テートバツフア２１と、クロック配線電位固定用スイッ
チ２２から構成され、このバッファ２１によシステムク
ロックの機能ブロック３内部への伝達を導通及び切断す
るとともに、前記スイッチ２２によって、機能ブロック
３内部のクロック配線１０ｍの電位を入力制御信号によ
シミ源電位Ｍａｃに固定するものとなっている。

次に上記実施例の動作について説明する。

まず、システムクロック発生回路２で発生されるシステ
ムクロックは、その配線９によシ各機能ブロック３，４
．５に入力される。すると、各機能ブロック３．４．５
に入力されたシステムクロックは、それぞれのシステム
クロック入力制御回路６ｍ、７ｍ、８ｍに入力され、制
御信号記憶回路１３に記憶された各機能ブロックの能動
状態及び停止状態を決定するデータによシ、それぞれの
システムクロック入力制御回路６ｍ、７ｍ、８ｍで制御
されたうえで、それぞれの機能ブロック３．４．５内部
のクロック配線１０為、　１１ｍ　、　１２凰に出力さ
れる。

例えば、制御信号記憶回路１３に機能ブロック３を能動
状態とするデータが記憶されている場合、このデータは
、随時、制御＃！１４を通じて伝達されてシステムクロ
ック入力制御回路６ａに与えられ、機能ブロック３内部
のクロック配線ｔｅａにシステムクロックと同位相もし
くは逆位相のクロックを出力し、機能ブロック３０機能
を能動状態にする。

また、制御信号記憶回路１３に機能ブロック４を停止さ
せるデータが記憶されている場合、このデータは、随時
、制御線１５を通じて伝達されてシステムクロック入力
制御回路７ａに与えられ、機能ブロック４内部のクロッ
ク配置［１１ｍに固定された電位を出力し、この機能ブ
ロック４の内部クロックは停止し、機能ブロック４の機
能は停止する。

なお、上記実施例ではシステムを構成する機能ブロック
数を例として３ブロックとしたが、機能ブロック数に制
限はない。

また、システムクロック発生回路２は、１回路とは限ら
ず、複数のシステムクロックを切シ変え選択回路によシ
１本のシステムクロック配線９に出力する場合や、シス
テムを数個のシステムクロック発生回路と、数本のシス
テムクロック配線により制御されていてもよい。

また、各機能ブロック３，４．５への制御線は、システ
ム内部の回路である制御信号記憶回路１３よ多制御信号
を伝えているが、システム外部でこの制御信号を固定し
、システム外部よ多制御信号を与えてもよく、また制御
信号記憶回路１３が各機能ブロックに内蔵されていても
、上記実施例と同様の効果を奏する。

〔発明の効果〕

以上のように本発明によれば、各機能ブロックを制御す
る信号を製品製造時、つまシ襲品出荷以前に制御信号記
憶回路にデータとして記憶させ、このデータによシ機能
回路の能動状態及び停止を決定するようにしたので、停
止状態にある機能回路の機能テストを削減できるととも
に、製品のテスト効率が向上し、しかも製品不良率の低
減が図れる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による不要回路機能停止装置
を内蔵したシステムの概略構成図、第２図は第１図に示
したシステムクロック入力制御回路の一具体例を示す回
路図、第３図は従来例のシステム構成図でおる。 １＠曝・・システム（部品本体）、３，４．５・・・・
機能ブロック（一機能を有するように構成された回路）
、６ｍ、７ｍ、８ａ・・―・システムクロック入力制御
回路、１３・拳・・制御信号記憶回路。

Claims (1)

【特許請求の範囲】
1. 電子回路部品について、その部品本体をなすシステムを
   制御する信号としてシステム基準クロック（以下システ
   ムクロックと称する）を用い、かつ一機能を有するよう
   に構成された回路（以下機能ブロックと称する）を１ブ
   ロックとしてシステムを数ブロックに分割した構成のも
   のにおいて、各機能ブロックで使用するシステムクロッ
   クの入力を機能ブロック別に独立に制御できるシステム
   クロック入力制御回路と、これらシステムクロック入力
   制御回路に与える制御信号を記憶保持する制御信号記憶
   回路とを備え、前記記憶回路の制御信号に基づき各機能
   ブロックの動作状態を設定するようにしたことを特徴と
   する不要機能停止装置。