JPH01267475A - 論理集積回路 - Google Patents

論理集積回路

Info

Publication number
JPH01267475A
JPH01267475A JP63096233A JP9623388A JPH01267475A JP H01267475 A JPH01267475 A JP H01267475A JP 63096233 A JP63096233 A JP 63096233A JP 9623388 A JP9623388 A JP 9623388A JP H01267475 A JPH01267475 A JP H01267475A
Authority
JP
Japan
Prior art keywords
logic
test pattern
memory
block
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63096233A
Other languages
English (en)
Inventor
Fumihiro Suenaga
末永　文洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63096233A priority Critical patent/JPH01267475A/ja
Publication of JPH01267475A publication Critical patent/JPH01267475A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 交換機等に使用される論理集積回路に関し、上記論理集
積回路の動作試験を行う場合、簡単なテストパターンで
試験が行える論理集積回路を提供することを目的とし、 入力データ及びメモリ部から読み出したデータの論理処
理を行う論理部と、論理部で論理処理を行ったデータを
記憶するメモリ部とを有する論理集積回路において、論
理部とメモリ部との間に挿入され、制御信号により論理
部の出力とメモリ部の出力の一方を選択して論理部に加
える選択手段を設けて構成する。
〔産業上の利用分野〕
本発明は、交換機等に使用される論理集積回路の改良に
関するものである。
この際、上記論理集積回路の動作試験を行う場合、簡単
なテストパターンで試験が行える論理集積回路が要望さ
れている。
〔従来の技術〕
第３図は従来例の回路構成ブロック図である。
第３図において、論理集積回路３の試験を行う場合、試
験装置４からテストパターンを送出し人力バスを介して
論理集積回路３内の論理ブロック１に加える。論理ブロ
ック１内では上記テストパターンが各回路を経由し、メ
モリブロック２へ転送される。メモリブロック２内でも
各回路を経由し、再び論理ブロック１に返送され、出力
バスを介して試験装置４に戻される。試験装置４では戻
されてきたテストパターンと前述した送出パターンとを
比較して、論理ブロック１又はメモリブロック２内の障
害個所の検出を行ってきた。
〔発明が解決しようとする課題〕
しかしながら上述の回路においては、メモリブロックを
考慮した複雑かつ長大なテストパターンが必要となり、
試験時間や試験コストが大幅に増大するという問題点が
あった。
したがって本発明の目的は、上記論理集積回路の動作試
験を行う場合、簡単なテストパターンで試験が行える論
理集積回路を提供することにある。
〔課題を解決するための手段〕
上記問題点は第１図に示す回路構成によって解決される
。
即ち第１図において、入力データ及びメモリ部２００か
ら読み出したデータの論理処理を行う論理部１００と、
論理部で論理処理を行ったデータを記憶するメモリ部２
００とを有する論理集積回路において、５００は論理部
とメモリ部との間に挿入され、制御信号により論理部の
出力とメモリ部の出力の一方を選択して論理部に加える
選択手段である。
〔作　用〕
第１図において、選択手段５００において制御信号によ
り論理部１００の出力とメモリ部２００の出力を切り替
える。
この結果、論理部１００の出力側に切り替えた場合、試
験装置からのテストパターンは論理部１００の各回路を
経由して選択手段５００に加えられ、再び論理部１００
に返送され試験装置に戻される。試験装置において、送
出したテストパターンと戻されてきたテストパターンと
を比較することにより、論理部１００における障害個所
を検出することができる。
次に、制御信号により選択手段５００をメモリ部の出力
側に切り替える。そして、メモリ部での試験を主にし論
理部でのそれを大幅に簡単化したテストパターンを作る
ことにより、メモリ部２００の試験を行うことができる
。
この結果、試験時間や試験コストを大幅に減少させるこ
とができる。
〔実施例〕
第２図は本発明の実施例の回路構成ブロック図である。
全図を通じて同一符号は同一対象物を示す。
第２図において、論理ブロック１０だけの試験を行う場
合試験装置４０から制御信号をセレクタ５０に加え、セ
レクタ５０内のスイッチの接点をａ側に切り替える。こ
の結果、試験装置４０から送出したテストパターンは入
力バスを介して論理ブロック１０に入力され、論理ブロ
ック１０内の各回路を経由してセレクタ５０に加えられ
る。そして前述したようにセレクタ５０のａ側を介して
再び論理ブロック１０に転送され、出力バスを介して試
験装置４０に戻される。試験装置４０では戻されたテス
トパターンと送出したそれとを比較することにより、論
理ブロックにおける障害個所を検出する。
次に、試験装置４０からの制御信号によりセレクタ５０
をｂ側に切り替え、メモリブロックを含めた試験を行う
。この場合論理ブロック１０の試験を済ませているため
メモリブロック２０の試験だけを行えばよく、テストパ
ターンは大幅に簡単なものとなる。
〔発明の効果〕
以上説明したように本発明によれば、簡単なテストパタ
ーンで試験を行うことができる。その結果、試験時間や
試験コストを大幅に減少させることができる。
【図面の簡単な説明】
第１図は本発明の原理図、 第２図は本発明の実施例の回路構成ブロック図、第３図
は従来例の回路構成ブロック図である。 図において ５００は選択手段 を示す。 第１　図 Ａ痩”月め実所色分・Ｖ厄ｉ才に石支フ゛ロック図第２
図

Claims (1)

    【特許請求の範囲】
  1. 入力データ及びメモリ部（２００）から読み出したデー
    タの論理処理を行う論理部（１００）と、該論理部で論
    理処理を行ったデータを記憶するメモリ部（２００）と
    を有する論理集積回路において、該論理部と該メモリ部
    との間に挿入され、制御信号により該論理部の出力と該
    メモリ部の出力の一方を選択して該論理部に加える選択
    手段（５００）を設けたことを特徴とする論理集積回路
    。
JP63096233A 1988-04-19 1988-04-19 論理集積回路 Pending JPH01267475A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63096233A JPH01267475A (ja) 1988-04-19 1988-04-19 論理集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63096233A JPH01267475A (ja) 1988-04-19 1988-04-19 論理集積回路

Publications (1)

Publication Number Publication Date
JPH01267475A true JPH01267475A (ja) 1989-10-25

Family

ID=14159511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63096233A Pending JPH01267475A (ja) 1988-04-19 1988-04-19 論理集積回路

Country Status (1)

Country Link
JP (1) JPH01267475A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009037769A1 (ja) * 2007-09-20 2009-03-26 Fujitsu Limited 半導体集積回路装置および半導体集積回路装置の試験方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009037769A1 (ja) * 2007-09-20 2009-03-26 Fujitsu Limited 半導体集積回路装置および半導体集積回路装置の試験方法
US7843210B2 (en) 2007-09-20 2010-11-30 Fujitsu Limited Semiconductor integrated circuit device and testing method of the same

Similar Documents

Publication Publication Date Title
KR100276654B1 (ko) 내장 메모리를 구비한 반도체 장치
JPH0691140B2 (ja) 半導体集積回路
JPS63175913A (ja) クロツク供給方式
JPH01267475A (ja) 論理集積回路
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
JPS6378695A (ja) 回線接続装置
JPH0745029Y2 (ja) Ｉｃ試験装置
JPH06138191A (ja) 半導体集積回路
KR200154731Y1 (ko) 3상절환 스위치를 이용한 다채널 검사장치
JPH0812228B2 (ja) 大規模集積回路故障検出回路
JP2754700B2 (ja) Ｉ／ｏ装置
JPH05107310A (ja) 電子回路測定装置
JPH01245169A (ja) 集積回路
JPH04336645A (ja) 入出力制御装置
JPH0533831B2 (ja)
JPS63295980A (ja) 入出力回路
JPH042000A (ja) Ｒａｍテストモードを備えた半導体集積回路
KR970028568A (ko) 마이크로콘트롤러의 테스트 회로 및 방법
JPH10246755A (ja) 集積回路装置のテスト回路およびテスト方法
JPH08286942A (ja) 半導体回路装置
JPH04169873A (ja) デバイス試験装置および試験方法
JPH01288783A (ja) 試験回路
JPS63231282A (ja) 半導体集積回路
JPH04289475A (ja) 半導体集積回路の検査装置
JPH0827330B2 (ja) 集積回路のテスト方法