JPH0720212A - 信号発生装置 - Google Patents
信号発生装置Info
- Publication number
- JPH0720212A JPH0720212A JP5192002A JP19200293A JPH0720212A JP H0720212 A JPH0720212 A JP H0720212A JP 5192002 A JP5192002 A JP 5192002A JP 19200293 A JP19200293 A JP 19200293A JP H0720212 A JPH0720212 A JP H0720212A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- signal generator
- state
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】出力信号の制御が容易に行え、広範な用途をも
ち安価な信号発生装置を提供する。 【構成】信号発生器からの信号を、制御信号発生器から
の出力制御信号によりＯＮ（直接出力）／ＯＦＦ（出力
負荷に出力を送出せず、且つ出力に接続されている負荷
及び他の回路の動作を妨げない状態であるハイインピー
ダンス状態）制御される出力回路を介して出力させると
ともに、上記制御信号を外部端子を介して外部でのタイ
ミング等として利用できるようにしている。
ち安価な信号発生装置を提供する。 【構成】信号発生器からの信号を、制御信号発生器から
の出力制御信号によりＯＮ（直接出力）／ＯＦＦ（出力
負荷に出力を送出せず、且つ出力に接続されている負荷
及び他の回路の動作を妨げない状態であるハイインピー
ダンス状態）制御される出力回路を介して出力させると
ともに、上記制御信号を外部端子を介して外部でのタイ
ミング等として利用できるようにしている。
Description
【０００１】
【産業上の利用分野】本発明は信号発生装置に関し、特
に汎用性を拡大した信号発生装置に関する。
に汎用性を拡大した信号発生装置に関する。
【０００２】
【従来の技術】パルス信号発生器、パルスパターン発生
器のようなパルス信号発生器やＣＲ発振器、ファンクシ
ョンジェネレータ、任意波形発生器、標準信号発生器等
のアナログ信号発生器では、信号の発生をＯＮ／ＯＦＦ
制御する機能が搭載されており、その制御は装置前面に
取り付けられているパネルキーを操作したり、外部から
の制御信号に基づいて行われている。
器のようなパルス信号発生器やＣＲ発振器、ファンクシ
ョンジェネレータ、任意波形発生器、標準信号発生器等
のアナログ信号発生器では、信号の発生をＯＮ／ＯＦＦ
制御する機能が搭載されており、その制御は装置前面に
取り付けられているパネルキーを操作したり、外部から
の制御信号に基づいて行われている。
【０００３】また、半導体集積回路（ＩＣ）等の論理回
路を試験するためには、試験用の信号を発生するデジタ
ルパルス信号発生器を用意し、このパルス信号発生器か
らのパルス信号を当該論理回路に与え、該論理回路から
の応答信号を信号観測部で観測して試験を行う。例え
ば、半導体ＩＣメモリの特性試験を行う場合には、当該
ＩＣメモリに書き込み番地を指定するアドレスデータを
与えてデータを書き込み、当該アドレスからデータを読
み出して試験が行われる。
路を試験するためには、試験用の信号を発生するデジタ
ルパルス信号発生器を用意し、このパルス信号発生器か
らのパルス信号を当該論理回路に与え、該論理回路から
の応答信号を信号観測部で観測して試験を行う。例え
ば、半導体ＩＣメモリの特性試験を行う場合には、当該
ＩＣメモリに書き込み番地を指定するアドレスデータを
与えてデータを書き込み、当該アドレスからデータを読
み出して試験が行われる。
【０００４】
【発明が解決しようとする課題】上述のように、従来の
信号発生器は、信号発生機能のＯＮ／ＯＦＦ制御は、パ
ネルキー等を用いた外部操作によるものである。しかし
ながら、かかる信号発生器は、出力の状態を制御信号に
よりリアルタイムに制御することはできなかったので、
信号ラインに複数の信号発生器が接続されている場合に
は、切り換え回路のような手段を用意する必要があっ
た。 また、上述半導体集積回路を試験する装置は、用
途が試験用に限定されており、出力信号発生部、出力制
御信号発生部や信号観測部を一体として構成されている
ため、比較的高価になってしまう。
信号発生器は、信号発生機能のＯＮ／ＯＦＦ制御は、パ
ネルキー等を用いた外部操作によるものである。しかし
ながら、かかる信号発生器は、出力の状態を制御信号に
よりリアルタイムに制御することはできなかったので、
信号ラインに複数の信号発生器が接続されている場合に
は、切り換え回路のような手段を用意する必要があっ
た。 また、上述半導体集積回路を試験する装置は、用
途が試験用に限定されており、出力信号発生部、出力制
御信号発生部や信号観測部を一体として構成されている
ため、比較的高価になってしまう。
【０００５】そこで、本発明の目的は、出力信号の制御
が容易に行え、広範な用途をもち安価な信号発生装置を
提供することにある。
が容易に行え、広範な用途をもち安価な信号発生装置を
提供することにある。
【０００６】
【課題を解決するための手段】前述の課題を解決するた
め、本発明の一態様によるによる信号発生装置は、信号
を出力する少なくとも１つの信号発生器と、該信号発生
器からの出力信号を受け、該出力信号を出力負荷に直接
出力する状態、もしくは出力負荷に信号を送出せず、且
つ出力に接続されている負荷及び他の回路の動作を妨げ
ない状態に選択的に設定され得る出力回路と、該出力回
路の状態を制御するための制御信号を発生する制御信号
発生器と、該制御信号発生器からの制御信号を、そのま
ま、または何らかの変形を加えて外部に出力するための
外部端子と、を備えて構成される。また、本発明の他の
態様による信号発生装置は、信号を出力する少なくとも
１つの信号発生器と、該信号発生器からの出力信号を受
け、該出力信号を出力負荷に直接出力する状態、もしく
は出力負荷に信号を送出せず、且つ出力に接続されてい
る負荷及び他の回路の動作を妨げない状態に選択的に設
定され得る出力回路と、該出力回路の状態を制御するた
めの制御信号を外部から入力する入力端子と、該入力端
子からの前記制御信号を、そのまま、または何らかの変
形を加えて外部に出力するための外部端子と、を備えて
構成される。本発明の更に他の態様による信号発生装置
は、外部から供給される信号を入力する入力端子と、該
入力端子からの信号を受け、該信号を出力負荷に直接出
力する状態、もしくは出力負荷に信号を送出せず、且つ
出力に接続されている負荷及び他の回路の動作を妨げな
い状態に選択的に設定され得る出力回路と、該出力回路
の状態を制御するための制御信号を発生する制御信号発
生器と、該制御信号発生器からの制御信号を、そのま
ま、または何らかの変形を加えて外部に出力するための
外部端子と、を備えて成ることを特徴とする信号発生装
置。本発明の他の態様による信号発生装置は、信号を出
力する少なくとも１つの信号発生器と、外部からの信号
を入力し、前記信号発生器に対応して設けられた第１の
入力端子と、前記信号発生器と前記第１の入力端子から
の信号の一方を選択的に出力する切り換えスイッチと、
前記切り換えスイッチからの出力信号を受け、該出力信
号を出力負荷に直接出力する状態、もしくは出力負荷に
信号を送出せず、且つ出力に接続されている負荷及び他
の回路の動作を妨げない状態に選択的に設定され得る出
力回路と、該出力回路の状態を制御するための制御信号
を発生する制御信号発生器と、前記出力回路の状態を制
御するための制御信号を外部から入力し、前記制御信号
発生器に対応して設けられた第２の入力端子と、該第２
の入力端子からの前記制御信号を、そのまま、または何
らかの変形を加えて外部に出力するための外部端子と、
を備えて構成される。
め、本発明の一態様によるによる信号発生装置は、信号
を出力する少なくとも１つの信号発生器と、該信号発生
器からの出力信号を受け、該出力信号を出力負荷に直接
出力する状態、もしくは出力負荷に信号を送出せず、且
つ出力に接続されている負荷及び他の回路の動作を妨げ
ない状態に選択的に設定され得る出力回路と、該出力回
路の状態を制御するための制御信号を発生する制御信号
発生器と、該制御信号発生器からの制御信号を、そのま
ま、または何らかの変形を加えて外部に出力するための
外部端子と、を備えて構成される。また、本発明の他の
態様による信号発生装置は、信号を出力する少なくとも
１つの信号発生器と、該信号発生器からの出力信号を受
け、該出力信号を出力負荷に直接出力する状態、もしく
は出力負荷に信号を送出せず、且つ出力に接続されてい
る負荷及び他の回路の動作を妨げない状態に選択的に設
定され得る出力回路と、該出力回路の状態を制御するた
めの制御信号を外部から入力する入力端子と、該入力端
子からの前記制御信号を、そのまま、または何らかの変
形を加えて外部に出力するための外部端子と、を備えて
構成される。本発明の更に他の態様による信号発生装置
は、外部から供給される信号を入力する入力端子と、該
入力端子からの信号を受け、該信号を出力負荷に直接出
力する状態、もしくは出力負荷に信号を送出せず、且つ
出力に接続されている負荷及び他の回路の動作を妨げな
い状態に選択的に設定され得る出力回路と、該出力回路
の状態を制御するための制御信号を発生する制御信号発
生器と、該制御信号発生器からの制御信号を、そのま
ま、または何らかの変形を加えて外部に出力するための
外部端子と、を備えて成ることを特徴とする信号発生装
置。本発明の他の態様による信号発生装置は、信号を出
力する少なくとも１つの信号発生器と、外部からの信号
を入力し、前記信号発生器に対応して設けられた第１の
入力端子と、前記信号発生器と前記第１の入力端子から
の信号の一方を選択的に出力する切り換えスイッチと、
前記切り換えスイッチからの出力信号を受け、該出力信
号を出力負荷に直接出力する状態、もしくは出力負荷に
信号を送出せず、且つ出力に接続されている負荷及び他
の回路の動作を妨げない状態に選択的に設定され得る出
力回路と、該出力回路の状態を制御するための制御信号
を発生する制御信号発生器と、前記出力回路の状態を制
御するための制御信号を外部から入力し、前記制御信号
発生器に対応して設けられた第２の入力端子と、該第２
の入力端子からの前記制御信号を、そのまま、または何
らかの変形を加えて外部に出力するための外部端子と、
を備えて構成される。
【０００７】
【作用】本発明では、信号発生器からの信号を、制御信
号発生器からの出力制御信号によりＯＮ（直接出力）／
ＯＦＦ（出力負荷に出力を送出せず、且つ出力に接続さ
れている負荷及び他の回路の動作を妨げない状態である
ハイインピーダンス状態）制御される出力回路を介して
出力させるとともに、上記制御信号を外部端子を介して
外部でのタイミング等として利用できるようにしてい
る。
号発生器からの出力制御信号によりＯＮ（直接出力）／
ＯＦＦ（出力負荷に出力を送出せず、且つ出力に接続さ
れている負荷及び他の回路の動作を妨げない状態である
ハイインピーダンス状態）制御される出力回路を介して
出力させるとともに、上記制御信号を外部端子を介して
外部でのタイミング等として利用できるようにしてい
る。
【０００８】
【実施例】次に、本発明による信号発生装置の実施例を
図面を参照しながら説明する。図１は、本発明の一実施
例を示す構成ブロック図である。本実施例は、半導体Ｉ
Ｃ等のメモリデバイスの試験システムへの適用例であ
り、ＤＵＴ（Device Under Test：試験中の装置）とし
てのメモリデバイス１００にアドレス信号、データ信
号、書き込み信号及び読み出し信号を与えて試験を行う
ものである。これらの信号は、デジタルパターン信号発
生器を構成するデータメモリから出力される。また、こ
れら制御対象としての被制御チャネルのデータメモリか
らの信号出力の制御は、制御主体としての制御チャネル
のデータメモリにより行われる。
図面を参照しながら説明する。図１は、本発明の一実施
例を示す構成ブロック図である。本実施例は、半導体Ｉ
Ｃ等のメモリデバイスの試験システムへの適用例であ
り、ＤＵＴ（Device Under Test：試験中の装置）とし
てのメモリデバイス１００にアドレス信号、データ信
号、書き込み信号及び読み出し信号を与えて試験を行う
ものである。これらの信号は、デジタルパターン信号発
生器を構成するデータメモリから出力される。また、こ
れら制御対象としての被制御チャネルのデータメモリか
らの信号出力の制御は、制御主体としての制御チャネル
のデータメモリにより行われる。
【０００９】すなわち、書き込み信号Ｗは、被制御チャ
ネルのデ−タメモリ１０１から出力回路１１１を介して
出力され、アドレス信号ＡＤＲＳは、複数個の被制御チ
ャネルのデ−タメモリ１０２Ａ〜１０２Ｎから出力回路
１２１Ａ〜１２１Ｎを介して出力される。被制御チャネ
ルのデ−タメモリ１０１，１０２Ａ〜１０２Ｎからメモ
リデバイス１００への信号出力は、制御チャネルのデ−
タメモリ１０３からの出力制御信号Ｓ１による出力回路
１１１，１２１Ａ〜１２１Ｎの制御により行われる。制
御チャネルのデ−タメモリ１０３からの出力制御信号
は、また制御チャネルの出力回路１３１を介して外部へ
の外部出力端子に供給される。
ネルのデ−タメモリ１０１から出力回路１１１を介して
出力され、アドレス信号ＡＤＲＳは、複数個の被制御チ
ャネルのデ−タメモリ１０２Ａ〜１０２Ｎから出力回路
１２１Ａ〜１２１Ｎを介して出力される。被制御チャネ
ルのデ−タメモリ１０１，１０２Ａ〜１０２Ｎからメモ
リデバイス１００への信号出力は、制御チャネルのデ−
タメモリ１０３からの出力制御信号Ｓ１による出力回路
１１１，１２１Ａ〜１２１Ｎの制御により行われる。制
御チャネルのデ−タメモリ１０３からの出力制御信号
は、また制御チャネルの出力回路１３１を介して外部へ
の外部出力端子に供給される。
【００１０】また、メモリデバイス１００へのデータ信
号ＤＡＴＡは、被制御チャネルのデ−タメモリ１０４Ａ
〜１０４Ｍから出力回路１４１Ａ〜１４１Ｍを介して出
力される。制御チャネルのデ−タメモリ１０５からの出
力制御信号Ｓ２により、被制御チャネルのデ−タメモリ
１０４Ａ〜１０４Ｍから出力される信号は、出力回路１
４１Ａ〜１４１Ｍの制御を介してメモリデバイス１００
に供給される。制御チャネルのデ−タメモリ１０５から
の出力制御信号は、また出力回路１５１を介してメモリ
デバイスに読み出し信号として供給される。
号ＤＡＴＡは、被制御チャネルのデ−タメモリ１０４Ａ
〜１０４Ｍから出力回路１４１Ａ〜１４１Ｍを介して出
力される。制御チャネルのデ−タメモリ１０５からの出
力制御信号Ｓ２により、被制御チャネルのデ−タメモリ
１０４Ａ〜１０４Ｍから出力される信号は、出力回路１
４１Ａ〜１４１Ｍの制御を介してメモリデバイス１００
に供給される。制御チャネルのデ−タメモリ１０５から
の出力制御信号は、また出力回路１５１を介してメモリ
デバイスに読み出し信号として供給される。
【００１１】図１に示す構成の動作タイミングチャート
が図２に示されている。図２において、メモリデバイス
１００へのデータ書き込み時には、制御チャネルのデ−
タメモリ１０３からの出力制御信号により、アドレス信
号ＡＤＲＳが書き込みアドレスとして出力回路１２１Ａ
〜１２１Ｎを介してメモリデバイス１００に供給され
る。被制御チャネルのデ−タメモリ１０１から出力回路
１１１を介して出力される書き込み信号Ｗに従って被制
御チャネルのデ−タメモリ１０４Ａ〜１０４Ｍからのデ
ータＤＡＴＡが出力回路１４１Ａ〜１４１Ｍを介してメ
モリデバイス１００に書き込まれる。
が図２に示されている。図２において、メモリデバイス
１００へのデータ書き込み時には、制御チャネルのデ−
タメモリ１０３からの出力制御信号により、アドレス信
号ＡＤＲＳが書き込みアドレスとして出力回路１２１Ａ
〜１２１Ｎを介してメモリデバイス１００に供給され
る。被制御チャネルのデ−タメモリ１０１から出力回路
１１１を介して出力される書き込み信号Ｗに従って被制
御チャネルのデ−タメモリ１０４Ａ〜１０４Ｍからのデ
ータＤＡＴＡが出力回路１４１Ａ〜１４１Ｍを介してメ
モリデバイス１００に書き込まれる。
【００１２】一方、メモリデバイス１００からのデータ
読み出し時には、被制御チャネルのデ−タメモリ１０２
Ａ〜１０２Ｎからの読み出しアドレスとしてのアドレス
信号ＡＤＲＳがメモリデバイス１００に供給され、読み
出し信号Ｒに応答して記憶されていたデータが読み出さ
れる。このとき、被制御チャネルのデータメモリ１０２
Ａ〜１０２Ｎの出力回路１２１Ａ〜１２１Ｍは、制御チ
ャネルのデ−タメモリ１０３からの出力制御信号Ｓ１に
よりハイインピーダンス状態となり、メモリデバイス１
００からの出力データが有効となる。メモリデバイス１
００からの出力データは、通常、ロジックアナライザ等
の観測手段に送出され、メモリデバイスの性能等が監視
される。ここで、データ信号ＤＡＴＡ発生用のデータメ
モリの出力イネーブル／ハイインピーダンスの状態を指
示する信号は、そのままメモリデバイスに与える読み出
し信号として使うことができる。
読み出し時には、被制御チャネルのデ−タメモリ１０２
Ａ〜１０２Ｎからの読み出しアドレスとしてのアドレス
信号ＡＤＲＳがメモリデバイス１００に供給され、読み
出し信号Ｒに応答して記憶されていたデータが読み出さ
れる。このとき、被制御チャネルのデータメモリ１０２
Ａ〜１０２Ｎの出力回路１２１Ａ〜１２１Ｍは、制御チ
ャネルのデ−タメモリ１０３からの出力制御信号Ｓ１に
よりハイインピーダンス状態となり、メモリデバイス１
００からの出力データが有効となる。メモリデバイス１
００からの出力データは、通常、ロジックアナライザ等
の観測手段に送出され、メモリデバイスの性能等が監視
される。ここで、データ信号ＤＡＴＡ発生用のデータメ
モリの出力イネーブル／ハイインピーダンスの状態を指
示する信号は、そのままメモリデバイスに与える読み出
し信号として使うことができる。
【００１３】以上の実施例において、出力回路の前段側
に遅延回路や論理（正論理／負論理）演算回路等の付加
機能を設けることにより、メモリや周辺素子のプロパゲ
ーション遅延を補償したり、スキューの発生もしくは低
減のために信号を与えるタイミングを調節したり、各デ
バイスの出力イネーブルの論理に合わせることができ、
機能がより拡張される。
に遅延回路や論理（正論理／負論理）演算回路等の付加
機能を設けることにより、メモリや周辺素子のプロパゲ
ーション遅延を補償したり、スキューの発生もしくは低
減のために信号を与えるタイミングを調節したり、各デ
バイスの出力イネーブルの論理に合わせることができ、
機能がより拡張される。
【００１４】図３は、本発明による信号発生装置の他の
実施例の構成ブロック図である。図１に示す実施例が信
号源としての被制御チャネルデータメモリと、制御信号
源としての制御チャネルデータメモリを信号発生装置が
内蔵しているのに対して、本実施例は信号源及び制御信
号源の少なくとも一方が外部からも供給され得るように
構成した例である。
実施例の構成ブロック図である。図１に示す実施例が信
号源としての被制御チャネルデータメモリと、制御信号
源としての制御チャネルデータメモリを信号発生装置が
内蔵しているのに対して、本実施例は信号源及び制御信
号源の少なくとも一方が外部からも供給され得るように
構成した例である。
【００１５】被制御チャネルデータメモリ１０１、１０
２Ａ〜１０２Ｎ、１０４Ａ〜１０４Ｍと出力回路１１
１、１２１Ａ〜１２１Ｎ、１４１Ａ〜１４１Ｍとの間に
は、それぞれ一端がそれぞれ外部入力端子Ｔ１、Ｔ２Ａ
〜Ｔ２Ｎ、Ｔ４Ａ〜Ｔ４Ｍに接続された切り換えスイッ
チ１６１、１６２Ａ〜１６２Ｎ、１６４Ａ〜１６４Ｍが
設けられ、外部入力端子から供給される外部信号源から
の信号も出力回路に選択的に出力するように構成されて
いる。
２Ａ〜１０２Ｎ、１０４Ａ〜１０４Ｍと出力回路１１
１、１２１Ａ〜１２１Ｎ、１４１Ａ〜１４１Ｍとの間に
は、それぞれ一端がそれぞれ外部入力端子Ｔ１、Ｔ２Ａ
〜Ｔ２Ｎ、Ｔ４Ａ〜Ｔ４Ｍに接続された切り換えスイッ
チ１６１、１６２Ａ〜１６２Ｎ、１６４Ａ〜１６４Ｍが
設けられ、外部入力端子から供給される外部信号源から
の信号も出力回路に選択的に出力するように構成されて
いる。
【００１６】同様に、制御チャネルデータメモリ１０
３、１０５と出力回路１３１、１５１との間には、それ
ぞれ一端がそれぞれ外部入力端子Ｔ３、Ｔ５に接続され
た切り換えスイッチ１６３、１６５が設けられ、外部入
力端子から供給される制御信号を出力回路に選択的に出
力して信号Ｓ２として用いるように構成されている。
３、１０５と出力回路１３１、１５１との間には、それ
ぞれ一端がそれぞれ外部入力端子Ｔ３、Ｔ５に接続され
た切り換えスイッチ１６３、１６５が設けられ、外部入
力端子から供給される制御信号を出力回路に選択的に出
力して信号Ｓ２として用いるように構成されている。
【００１７】切り換えスイッチ１６１、１６２Ａ〜１６
２Ｎ、１６４Ａ〜１６４Ｍは、任意に制御可能で、上記
信号源と制御信号源として内部から発生される信号を用
いるか外部の信号源から供給される信号を用いるかを設
定するものである。これら切り換えスイッチは、被制御
チャネルデータメモリ系、制御チャネルデータメモリ系
のいずれかだけに設けることができることは勿論であ
る。
２Ｎ、１６４Ａ〜１６４Ｍは、任意に制御可能で、上記
信号源と制御信号源として内部から発生される信号を用
いるか外部の信号源から供給される信号を用いるかを設
定するものである。これら切り換えスイッチは、被制御
チャネルデータメモリ系、制御チャネルデータメモリ系
のいずれかだけに設けることができることは勿論であ
る。
【００１８】図４は、本発明による信号発生装置の更に
他の実施例の構成ブロック図であり、任意波形発生器か
らの信号をスピーカに駆動波形として供給して応答特性
を測定する例についてのものである。
他の実施例の構成ブロック図であり、任意波形発生器か
らの信号をスピーカに駆動波形として供給して応答特性
を測定する例についてのものである。
【００１９】駆動が波形デジタル波形として波形データ
メモリ２０１に記憶されており、この波形データメモリ
２０１から読み出された波形データは、Ｄ／Ａコンバー
タ２０３でアナログ波形信号に変換され、出力回路２０
４を介してＤＵＴとしてのスピーカ２００に供給され、
スピーカ２００を駆動する。出力回路２０４は、制御チ
ャネルデータメモリ２０２からの出力制御信号Ｓにより
ＯＮ／ＯＦＦ制御される。出力回路２０４のＯＮ動作時
には、Ｄ／Ａコンバータ２０３からの駆動信号がそのま
ま直接スピーカ２００とオシロスコープ２０５に供給さ
れ、ＯＦＦ動作時には、ハイインピーダンスとなってス
ピーカ２００からの応答信号がオシロスコープに供給さ
れる。制御チャネルのデ−タメモリ２０２からの出力制
御信号は、オシロスコープ２０５等の観測手段にも供給
される。
メモリ２０１に記憶されており、この波形データメモリ
２０１から読み出された波形データは、Ｄ／Ａコンバー
タ２０３でアナログ波形信号に変換され、出力回路２０
４を介してＤＵＴとしてのスピーカ２００に供給され、
スピーカ２００を駆動する。出力回路２０４は、制御チ
ャネルデータメモリ２０２からの出力制御信号Ｓにより
ＯＮ／ＯＦＦ制御される。出力回路２０４のＯＮ動作時
には、Ｄ／Ａコンバータ２０３からの駆動信号がそのま
ま直接スピーカ２００とオシロスコープ２０５に供給さ
れ、ＯＦＦ動作時には、ハイインピーダンスとなってス
ピーカ２００からの応答信号がオシロスコープに供給さ
れる。制御チャネルのデ−タメモリ２０２からの出力制
御信号は、オシロスコープ２０５等の観測手段にも供給
される。
【００２０】図５には、オシロスコープ２０５の画面上
に表示される波形が示されている。制御チャネルのデ−
タメモリ２０２からの出力制御信号がハイレベルのとき
出力回路２０４はＯＮ動作し、スピーカ２００に供給さ
れている出力回路２０４からの駆動信号がデータメモリ
２０２からの出力制御信号とともに画面上に表示され
る。駆動信号による駆動の後、出力制御信号をローレベ
ルに変化させると、出力回路２０４はＯＦＦ動作し、ス
ピーカ２００の駆動信号に対する応答信号がオシロスコ
ープ２０５に表示される。出力回路２０４のＯＦＦ動作
時には、出力回路はハイインピーダンス状態にあるた
め、応答信号は、波形データメモリ２０１側とは絶縁さ
れる。
に表示される波形が示されている。制御チャネルのデ−
タメモリ２０２からの出力制御信号がハイレベルのとき
出力回路２０４はＯＮ動作し、スピーカ２００に供給さ
れている出力回路２０４からの駆動信号がデータメモリ
２０２からの出力制御信号とともに画面上に表示され
る。駆動信号による駆動の後、出力制御信号をローレベ
ルに変化させると、出力回路２０４はＯＦＦ動作し、ス
ピーカ２００の駆動信号に対する応答信号がオシロスコ
ープ２０５に表示される。出力回路２０４のＯＦＦ動作
時には、出力回路はハイインピーダンス状態にあるた
め、応答信号は、波形データメモリ２０１側とは絶縁さ
れる。
【００２１】本実施例では、スピーカの駆動信号波形と
応答信号波形とが出力制御信号波形とともに正確なタイ
ミング関係で表示される。また、出力制御信号により現
在駆動状態か応答信号の受信状態かが判別可能となる。
応答信号波形とが出力制御信号波形とともに正確なタイ
ミング関係で表示される。また、出力制御信号により現
在駆動状態か応答信号の受信状態かが判別可能となる。
【００２２】本実施例は、被測定物（ＤＵＴ）が信号源
ともなる例であり、このような被測定物を駆動／受信す
る場合には、切り換えタイミングを決定する信号源や、
切り換え回路を外部に設ける必要があったという従来の
問題を解決するものである。
ともなる例であり、このような被測定物を駆動／受信す
る場合には、切り換えタイミングを決定する信号源や、
切り換え回路を外部に設ける必要があったという従来の
問題を解決するものである。
【００２３】
【発明の効果】以上説明したように、本発明による信号
発生装置は、信号発生器からの出力信号を出力回路のＯ
Ｎ（出力状態）またはＯＦＦ（ハイインピーダンス状
態）を介して発生でき、また、出力回路は、制御信号発
生器からの制御信号により簡単に制御できるので、用途
が著しく拡張される。
発生装置は、信号発生器からの出力信号を出力回路のＯ
Ｎ（出力状態）またはＯＦＦ（ハイインピーダンス状
態）を介して発生でき、また、出力回路は、制御信号発
生器からの制御信号により簡単に制御できるので、用途
が著しく拡張される。
【図１】本発明による信号発生装置の一実施例を示す構
成図である。
成図である。
【図２】図１の実施例の動作を説明するためのタイミン
グチャートである。
グチャートである。
【図３】本発明による信号発生装置の他の実施例を示す
構成図である。
構成図である。
【図４】本発明による信号発生装置の更に他の実施例を
示す構成図である。
示す構成図である。
【図５】図４の実施例におけるオシロスコープ上の表示
画面例を示す図である。
画面例を示す図である。
【符号の説明】 １００ メモリデバイス（ＤＵＴ） １０１，１０２Ａ〜１０２Ｎ，１０４Ａ〜１０４Ｍ被制
御チャネルのデ−タメモリ １０３，１０５，２０２ 制御チャネルのデ−タメモ
リ １１１，１２１Ａ〜１２１Ｎ，１３１，１４１Ａ〜１４
１Ｍ，１５１，２０４出力回路 １６１，１６１Ａ〜１６１Ｎ，１６１，１６４Ａ〜１６
４Ｍ，１６５切り換えスイッチ ２００ スピーカ ２０１ 波形データメモリ ２０３ Ｄ／Ａコンバータ ２０５ オシロスコープ
御チャネルのデ−タメモリ １０３，１０５，２０２ 制御チャネルのデ−タメモ
リ １１１，１２１Ａ〜１２１Ｎ，１３１，１４１Ａ〜１４
１Ｍ，１５１，２０４出力回路 １６１，１６１Ａ〜１６１Ｎ，１６１，１６４Ａ〜１６
４Ｍ，１６５切り換えスイッチ ２００ スピーカ ２０１ 波形データメモリ ２０３ Ｄ／Ａコンバータ ２０５ オシロスコープ
Claims (4)
- 【請求項１】信号を出力する少なくとも１つの信号発生
器と、 該信号発生器からの出力信号を受け、該出力信号を出力
負荷に直接出力する状態、もしくは出力負荷に信号を送
出せず、且つ出力に接続されている負荷及び他の回路の
動作を妨げない状態に選択的に設定され得る出力回路
と、 該出力回路の状態を制御するための制御信号を発生する
制御信号発生器と、 該制御信号発生器からの制御信号を、そのまま、または
何らかの変形を加えて外部に出力するための外部端子
と、を備えて成ることを特徴とする信号発生装置。 - 【請求項２】信号を出力する少なくとも１つの信号発生
器と、 該信号発生器からの出力信号を受け、該出力信号を出力
負荷に直接出力する状態、もしくは出力負荷に信号を送
出せず、且つ出力に接続されている負荷及び他の回路の
動作を妨げない状態に選択的に設定され得る出力回路
と、 該出力回路の状態を制御するための制御信号を外部から
入力する入力端子と、 該入力端子からの前記制御信号を、そのまま、または何
らかの変形を加えて外部に出力するための外部端子と、
を備えて成ることを特徴とする信号発生装置。 - 【請求項３】外部から供給される信号を入力する入力端
子と、 該入力端子からの信号を受け、該信号を出力負荷に直接
出力する状態、もしくは出力負荷に信号を送出せず、且
つ出力に接続されている負荷及び他の回路の動作を妨げ
ない状態に選択的に設定され得る出力回路と、 該出力回路の状態を制御するための制御信号を発生する
制御信号発生器と、 該制御信号発生器からの制御信号を、そのまま、または
何らかの変形を加えて外部に出力するための外部端子
と、を備えて成ることを特徴とする信号発生装置。 - 【請求項４】信号を出力する少なくとも１つの信号発生
器と、 外部からの信号を入力し、前記信号発生器に対応して設
けられた第１の入力端子と、 前記信号発生器と前記第１の入力端子からの信号の一方
を選択的に出力する切り換えスイッチと、 前記切り換えスイッチからの出力信号を受け、該出力信
号を出力負荷に直接出力する状態、もしくは出力負荷に
信号を送出せず、且つ出力に接続されている負荷及び他
の回路の動作を妨げない状態に選択的に設定され得る出
力回路と、 該出力回路の状態を制御するための制御信号を発生する
制御信号発生器と、 前記出力回路の状態を制御するための制御信号を外部か
ら入力し、前記制御信号発生器に対応して設けられた第
２の入力端子と、 前記制御信号発生器と前記第２の入力端子からの信号の
一方を選択的に出力する切り換えスイッチと、 前記切り換えスイッチからの出力信号を受け、該出力信
号を出力負荷に直接出力する状態、もしくは出力負荷に
信号を送出せず、且つ出力に接続されている負荷及び他
の回路の動作を妨げない状態に選択的に設定され得る出
力回路と、 該第２の入力端子からの前記制御信号を、そのまま、ま
たは何らかの変形を加えて外部に出力するための外部端
子と、を備えて成ることを特徴とする信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5192002A JPH0720212A (ja) | 1993-07-05 | 1993-07-05 | 信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5192002A JPH0720212A (ja) | 1993-07-05 | 1993-07-05 | 信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0720212A true JPH0720212A (ja) | 1995-01-24 |
Family
ID=16283977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5192002A Pending JPH0720212A (ja) | 1993-07-05 | 1993-07-05 | 信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720212A (ja) |
-
1993
- 1993-07-05 JP JP5192002A patent/JPH0720212A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04218785A (ja) | Ｉｃ試験装置 | |
| US20040093542A1 (en) | Logic circuit test apparatus and logic circuit test method | |
| KR20030045939A (ko) | 반도체 집적 회로를 위한 테스트 장치 | |
| US5621741A (en) | Method and apparatus for testing terminal connections of semiconductor integrated circuits | |
| US6253360B1 (en) | Timing generator | |
| KR960042088A (ko) | 스캔 테스트 회로 및 이를 구비한 반도체 집적 회로 장치 | |
| JPS6267474A (ja) | 半導体試験装置 | |
| JP3039316B2 (ja) | 信号発生装置 | |
| KR20050046461A (ko) | 반도체 메모리 장치 및 이 장치의 테스트 패턴 데이터발생방법 | |
| JPH0720212A (ja) | 信号発生装置 | |
| KR19980032311A (ko) | 자동 시험 장치(ate) 테스터의 아날로그 채널에서의 펄스 발생 | |
| US6064242A (en) | I/O pin electronics circuit having a pair of drivers | |
| US5381045A (en) | Circuit for AC voltage application in synchronism with pattern signal generator | |
| JP2820991B2 (ja) | メモリ試験装置 | |
| KR20030031789A (ko) | 복수의 반도체 집적 회로들을 병렬로 테스트하기 위한테스트 장치 | |
| JP2962552B2 (ja) | Ｉｃ試験装置 | |
| JP3185426B2 (ja) | メモリデバイス検査用データ転送回路 | |
| JP2605858B2 (ja) | 半導体集積回路装置のモニタダイナミックバーンインテスト装置 | |
| JPH06342037A (ja) | 半導体試験装置 | |
| JP3374389B2 (ja) | Ｌｓｉ試験装置 | |
| JP3178190B2 (ja) | 半導体集積回路 | |
| JP2002189058A (ja) | 半導体デバイス試験装置 | |
| JP2001176300A (ja) | メモリ検査装置 | |
| JPH1026655A (ja) | Ｌｓｉの試験装置 | |
| JPH0980118A (ja) | Ｉｃテスタ |