JP2820975B2 - 大規模集積回路のスキャンテスト方法 - Google Patents
大規模集積回路のスキャンテスト方法Info
- Publication number
- JP2820975B2 JP2820975B2 JP1244092A JP24409289A JP2820975B2 JP 2820975 B2 JP2820975 B2 JP 2820975B2 JP 1244092 A JP1244092 A JP 1244092A JP 24409289 A JP24409289 A JP 24409289A JP 2820975 B2 JP2820975 B2 JP 2820975B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- test
- signal
- scan
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 ［概要］ メーカが製造した大規模集積回路について動作テスト
を行うとき集積回路の端子を通常動作用端子と一部兼用
する方法に関し、 テスト兼用端子の一つに入出力バッファを挿入し、該
バッファにスキャン・フリップフロップを内装させ、テ
スト専用端子を出来るだけ少なくした端子共用方法を提
供することを目的とし、 大規模集積回路の端子に入力バッファを挿入して、通
常時とテスト時において該端子を共用するスキャンテス
ト方法において、前記入力バッファはフリップフロップ
とテスト制御端子とを有し、前記テスト制御端子に入力
された信号は、通常時には外部入力端子からの信号をユ
ーザ論理へ出力し、テスト時には該外部入力端子からの
信号をテスト端子へ出力すると共に、前記フリップフロ
ップからの出力値をユーザ論理へ出力するように入力バ
ッファを制御し、前記テスト制御端子のみをテスト用の
専用端子としたことで構成する。
を行うとき集積回路の端子を通常動作用端子と一部兼用
する方法に関し、 テスト兼用端子の一つに入出力バッファを挿入し、該
バッファにスキャン・フリップフロップを内装させ、テ
スト専用端子を出来るだけ少なくした端子共用方法を提
供することを目的とし、 大規模集積回路の端子に入力バッファを挿入して、通
常時とテスト時において該端子を共用するスキャンテス
ト方法において、前記入力バッファはフリップフロップ
とテスト制御端子とを有し、前記テスト制御端子に入力
された信号は、通常時には外部入力端子からの信号をユ
ーザ論理へ出力し、テスト時には該外部入力端子からの
信号をテスト端子へ出力すると共に、前記フリップフロ
ップからの出力値をユーザ論理へ出力するように入力バ
ッファを制御し、前記テスト制御端子のみをテスト用の
専用端子としたことで構成する。
［産業上の利用分野］ 本発明はメーカが製造した大規模集積回路について動
作テストを行うとき集積回路の端子を通常動作用端子と
一部兼用する方法に関する。
作テストを行うとき集積回路の端子を通常動作用端子と
一部兼用する方法に関する。
従来、大規模集積回路についてテストを行うとき、集
積回路の限られた端子のうちテストの時だけ使うような
テスト専用端子を出来るだけ少なくすることは、種々試
みられている。大規模集積回路の内部回路は益々高密度
となって来たから、最近になって端子数は不足気味とな
っている。単に端子を共用することでなく、専用端子を
少なくする技術を開発することが要望された。
積回路の限られた端子のうちテストの時だけ使うような
テスト専用端子を出来るだけ少なくすることは、種々試
みられている。大規模集積回路の内部回路は益々高密度
となって来たから、最近になって端子数は不足気味とな
っている。単に端子を共用することでなく、専用端子を
少なくする技術を開発することが要望された。
［従来の技術］ ゲートアレイを開発するとき、ユーザは論理設計を行
い、テストパターン作成を行う。テストパターンはそれ
を回路の入力端子に印加したとき、出力端子から取り出
されるパターンとの比較で、回路動作を判定するもので
ある。テストパターンを作成してから、実際の回路では
なくコンピュータに入力して論理シミュレーションを行
う。その結果に基づき、テストパターンと論理設計の手
直しを行う。その後にメーカにおいて所要の設計書に基
づき製作した大規模集積回路に対し、前記テストパター
ンを印加し、出力をチェックすることにより、大規模集
積回路の製品の可否を判定する。このテストパターンは
自動生成器（ATG）と呼ばれるソフトウェアにより容易
に生成できるようになった。
い、テストパターン作成を行う。テストパターンはそれ
を回路の入力端子に印加したとき、出力端子から取り出
されるパターンとの比較で、回路動作を判定するもので
ある。テストパターンを作成してから、実際の回路では
なくコンピュータに入力して論理シミュレーションを行
う。その結果に基づき、テストパターンと論理設計の手
直しを行う。その後にメーカにおいて所要の設計書に基
づき製作した大規模集積回路に対し、前記テストパター
ンを印加し、出力をチェックすることにより、大規模集
積回路の製品の可否を判定する。このテストパターンは
自動生成器（ATG）と呼ばれるソフトウェアにより容易
に生成できるようになった。
一方、ゲートアレイ自体の論理設計は記憶回路を含む
順序回路と、含まない組合せ回路とで構成され、順序回
路については前述のテストパターンとして検出率の高い
ものを得ることが、組合せ回路の場合と比較して困難で
ある。そのため前者のテストを後者のテストに置換して
実行するスキャン設計方式が開発された。スキャン設計
方式によりテストを行うとき、スキャン・フリップフロ
ップを直列接続して、一連のシフトレジスタ・チェーン
と同様の構成として使用する。大規模集積回路チップに
は使用する信号端子としてテスト専用端子と、テスト以
外の通常動作にも使用する共用端子がある。スキャン動
作のための外部ピンとしてはテスト制御ピン、スキャン
制御ピン、スキャンクロック外部ピン、スキャンデータ
外部ピンを使用し、テスト制御ピンがテスト専用であり
複数本使用する。その他は共用ピンとなる。
順序回路と、含まない組合せ回路とで構成され、順序回
路については前述のテストパターンとして検出率の高い
ものを得ることが、組合せ回路の場合と比較して困難で
ある。そのため前者のテストを後者のテストに置換して
実行するスキャン設計方式が開発された。スキャン設計
方式によりテストを行うとき、スキャン・フリップフロ
ップを直列接続して、一連のシフトレジスタ・チェーン
と同様の構成として使用する。大規模集積回路チップに
は使用する信号端子としてテスト専用端子と、テスト以
外の通常動作にも使用する共用端子がある。スキャン動
作のための外部ピンとしてはテスト制御ピン、スキャン
制御ピン、スキャンクロック外部ピン、スキャンデータ
外部ピンを使用し、テスト制御ピンがテスト専用であり
複数本使用する。その他は共用ピンとなる。
テスト制御ピンの一つはチップ全体のスキャン動作モ
ードと通常動作モードとの切換えを制御する以外に、外
部ピンが兼用されたときに兼用ピンの使用モードの切換
えも制御する。またテスト制御ピンの他の一つはスキャ
ンイン／スキャンアウトを制御する。シリアルスキャン
動作の場合、共用ピンのスキャンデータ外部ピンのうち
スキャンデータイン（SDI）／スキャンデータアウト（S
DO）はスキャン中のみ使用する。スキャンモード信号
（SM），スキャンクロックＡ（ACK），スキャンクロッ
クＢ（BCK）などの共用端子はテスト以外の端子（ユー
ザ端子ともいう）に信号を与えたり、或いは読出しPI/P
Oモード時（システムクロック印加時）に信号を供給す
る必要がある。これらのPI/POモード時に信号を供給す
る必要のあるピンを共用にすると、そのピンに対してユ
ーザの信号入力が不可能になったり、そのピンからユー
ザの信号の観測が不可能になる。
ードと通常動作モードとの切換えを制御する以外に、外
部ピンが兼用されたときに兼用ピンの使用モードの切換
えも制御する。またテスト制御ピンの他の一つはスキャ
ンイン／スキャンアウトを制御する。シリアルスキャン
動作の場合、共用ピンのスキャンデータ外部ピンのうち
スキャンデータイン（SDI）／スキャンデータアウト（S
DO）はスキャン中のみ使用する。スキャンモード信号
（SM），スキャンクロックＡ（ACK），スキャンクロッ
クＢ（BCK）などの共用端子はテスト以外の端子（ユー
ザ端子ともいう）に信号を与えたり、或いは読出しPI/P
Oモード時（システムクロック印加時）に信号を供給す
る必要がある。これらのPI/POモード時に信号を供給す
る必要のあるピンを共用にすると、そのピンに対してユ
ーザの信号入力が不可能になったり、そのピンからユー
ザの信号の観測が不可能になる。
また雑誌「日経エレクトロニクス」No.469,（1989,3,
20）pp209〜16に記載のように、バウンダリスキャン方
式が開発されている。これはボード上の複数のチップを
直列につなぎテストデータの通り道を作り、一つのボー
ドを一挙にテストすることである。このとき内部論理と
外部信号ピンとの間に入出力セル（I/Oバッファ）を設
けているが、その役目はボード上チップ間の配線のテス
トと、通常動作中に通常信号を入出力セル内のレジスタ
に取り込むことである。
20）pp209〜16に記載のように、バウンダリスキャン方
式が開発されている。これはボード上の複数のチップを
直列につなぎテストデータの通り道を作り、一つのボー
ドを一挙にテストすることである。このとき内部論理と
外部信号ピンとの間に入出力セル（I/Oバッファ）を設
けているが、その役目はボード上チップ間の配線のテス
トと、通常動作中に通常信号を入出力セル内のレジスタ
に取り込むことである。
［発明が解決しようとする課題］ スキャン設計方式では信号端子の共用と言っても、ユ
ーザ端子に必要な信号を供給できなくなったり、そのユ
ーザ端子から信号値を観測できなくなったりした。
ーザ端子に必要な信号を供給できなくなったり、そのユ
ーザ端子から信号値を観測できなくなったりした。
そのためテスト専用端子を多数使用すれば良いが、限
られた端子数のうちテスト専用端子を多数使用すること
は端子の使用数に制限があり、それも困難である。
られた端子数のうちテスト専用端子を多数使用すること
は端子の使用数に制限があり、それも困難である。
本発明の目的は前述の欠点を改善し、テスト兼用端子
の一つに入出力バッファを挿入し、該バッファにスキャ
ン・フリップフロップを内蔵させ、テスト専用端子を出
来るだけ少なくした端子共用方法を提供することにあ
る。
の一つに入出力バッファを挿入し、該バッファにスキャ
ン・フリップフロップを内蔵させ、テスト専用端子を出
来るだけ少なくした端子共用方法を提供することにあ
る。
また前記「日経エレクトロニクス」記載事項と比較
し、本発明の目的は別の事としている。
し、本発明の目的は別の事としている。
［課題を解決するための手段］ 第１図は本発明の原理構成を示す図である。第１図に
おいて、１は大規模集積回路の入出力バッファ、２はス
キャン・フリップフロップ、３はスキャン・クロック、
４はスキャン・データイン端子、５はスキャン・データ
アウト端子、６はユーザ論理への信号端子、７はテスト
制御端子を示す。
おいて、１は大規模集積回路の入出力バッファ、２はス
キャン・フリップフロップ、３はスキャン・クロック、
４はスキャン・データイン端子、５はスキャン・データ
アウト端子、６はユーザ論理への信号端子、７はテスト
制御端子を示す。
大規模集積回路の端子に入力バッファを挿入して、通
常時とテスト時において該端子を共用するスキャンテス
ト方法において、本願の請求項１に係る発明は下記の構
成とする。即ち、 前記入力バッファはフリップフロップとテスト制御端
子とを有し、前記テスト制御端子に入力された信号は、
通常時には外部入力端子からの信号をユーザ論理へ出力
し、テスト時には該外部入力端子からの信号をテスト端
子へ出力すると共に前記フリップフロップからの出力値
をユーザ論理へ出力するように入力バッファを制御し、
前記テスト制御端子のみをテスト用の専用端子としたこ
と、で構成する。
常時とテスト時において該端子を共用するスキャンテス
ト方法において、本願の請求項１に係る発明は下記の構
成とする。即ち、 前記入力バッファはフリップフロップとテスト制御端
子とを有し、前記テスト制御端子に入力された信号は、
通常時には外部入力端子からの信号をユーザ論理へ出力
し、テスト時には該外部入力端子からの信号をテスト端
子へ出力すると共に前記フリップフロップからの出力値
をユーザ論理へ出力するように入力バッファを制御し、
前記テスト制御端子のみをテスト用の専用端子としたこ
と、で構成する。
請求項２に係る発明は、フリップフロップのスキャン
データアウト端子が他のフリップフロップのスキャンデ
ータイン端子に接続され、同様にして複数のフリップフ
ロップが接続され、シフトレジスタチェーンを構成して
いる。
データアウト端子が他のフリップフロップのスキャンデ
ータイン端子に接続され、同様にして複数のフリップフ
ロップが接続され、シフトレジスタチェーンを構成して
いる。
請求項３に係る発明は、大規模集積回路の端子に出力
バッファを挿入して、通常時とテスト時において該端子
を共用するスキャンテスト方法において、前記出力バッ
ファはフリップフロップとテスト制御端子とを有し、前
記テスト制御端子に入力された信号は、通常時にはユー
ザ論理からの信号を外部出力端子に出力し、テスト時に
は該ユーザ論理からの信号を前記フリップフロップに入
力すると共に該外部出力端子からの信号をテスト端子へ
出力するように出力バッファを制御し、前記テスト制御
端子のみをテスト用の専用端子としたこと で構成する。
バッファを挿入して、通常時とテスト時において該端子
を共用するスキャンテスト方法において、前記出力バッ
ファはフリップフロップとテスト制御端子とを有し、前
記テスト制御端子に入力された信号は、通常時にはユー
ザ論理からの信号を外部出力端子に出力し、テスト時に
は該ユーザ論理からの信号を前記フリップフロップに入
力すると共に該外部出力端子からの信号をテスト端子へ
出力するように出力バッファを制御し、前記テスト制御
端子のみをテスト用の専用端子としたこと で構成する。
［作用］ 第１図におけるテスト制御端子７からの制御信号は、
バッファ１が入力バッファであればユーザの信号入力
と、フリップフロップ２にスキャンインされているデー
タをスキャンアウト・データとして取り出すこと、との
切換制御を行う。
バッファ１が入力バッファであればユーザの信号入力
と、フリップフロップ２にスキャンインされているデー
タをスキャンアウト・データとして取り出すこと、との
切換制御を行う。
またバッファが出力バッファであれば、第１図に図示
しないが、後述するように切換制御を行う。
しないが、後述するように切換制御を行う。
そのためテスト制御端子のみがテスト専用端子として
使用されることで、他は積極的に共用端子として使用で
きる。
使用されることで、他は積極的に共用端子として使用で
きる。
［実施例］ 第２図は第１図に示すバッファを入力バッファとした
場合のより具体的な構成を示す図である。第２図におい
て、１は入力バッファ、２はスキャン・フリップフロッ
プ、３−１はスキャンクロックＡの印加端子ACK、３−
２はスキャンクロックＢの印加端子BCK、４はスキャン
データイン端子SI、５はスキャンデータアウト端子SO、
６はユーザ論理への信号端子、７はテスト制御端子TM、
８はマルチプレクサ、９はアンド回路、10は外部入力端
子、11はテスト端子TESTを示す。
場合のより具体的な構成を示す図である。第２図におい
て、１は入力バッファ、２はスキャン・フリップフロッ
プ、３−１はスキャンクロックＡの印加端子ACK、３−
２はスキャンクロックＢの印加端子BCK、４はスキャン
データイン端子SI、５はスキャンデータアウト端子SO、
６はユーザ論理への信号端子、７はテスト制御端子TM、
８はマルチプレクサ、９はアンド回路、10は外部入力端
子、11はテスト端子TESTを示す。
通常の動作時はテスト制御端子７からの信号TMはマル
チプレクサ８を制御しないから、マルチプレクサ８の切
換端子の接続方向は図示とは反転して、外部入力端子10
の信号がマルチプレクサ８を介してユーザ論理への信号
端子６に出力している。
チプレクサ８を制御しないから、マルチプレクサ８の切
換端子の接続方向は図示とは反転して、外部入力端子10
の信号がマルチプレクサ８を介してユーザ論理への信号
端子６に出力している。
次にテスト時には、先ずスキャンクロックACK,BCKを
端子３−1,3−２から印加し、スキャンデータイン端子
４からのデータSIをスキャンフリップフロップ２に取り
込んで置く。テスト制御端子７からの信号TMがマルチプ
レクサ８を制御して、マルチプレクサ８の切換端子の接
続方向は図示のようになるので、今度はスキャンフリッ
プフロップ２の出力端子Ｑの信号がユーザ論理への信号
端子６に出力する。外部入力端子10からの信号はアンド
回路９を介してテスト端子11へ出力されるから、所要の
ユーザ論理のテストを行うことが出来る。なおスキャン
フリップフロップ２のデータ系端子Ｄとテストクロック
端子TCKについては、動作上不要のためクリップしてい
る。
端子３−1,3−２から印加し、スキャンデータイン端子
４からのデータSIをスキャンフリップフロップ２に取り
込んで置く。テスト制御端子７からの信号TMがマルチプ
レクサ８を制御して、マルチプレクサ８の切換端子の接
続方向は図示のようになるので、今度はスキャンフリッ
プフロップ２の出力端子Ｑの信号がユーザ論理への信号
端子６に出力する。外部入力端子10からの信号はアンド
回路９を介してテスト端子11へ出力されるから、所要の
ユーザ論理のテストを行うことが出来る。なおスキャン
フリップフロップ２のデータ系端子Ｄとテストクロック
端子TCKについては、動作上不要のためクリップしてい
る。
第２図の場合は、信号端子６における出力として、通
常の動作時は外部入力端子10の信号であって、テスト時
にはフリップフロップ２の出力端子Ｑの信号と切換えら
れる。
常の動作時は外部入力端子10の信号であって、テスト時
にはフリップフロップ２の出力端子Ｑの信号と切換えら
れる。
第３図は、出力バッファについての構成を示す図であ
る。第３図において、５はスキャンデータアウト端子、
６はユーザ論理への信号端子、10は外部信号力端子、12
はテストクロック印加端子TCK、13は３ステートゲート
を示す。第３図においてはテスト時にユーザ論理からの
信号を端子６から取り込んで置くことが必要であるか
ら、端子６をフリップフロップ２のＤ端子と接続し、テ
ストクロック印加端子12と、フリップフロップ２のテス
トクロック端子TCKとを接続している。このときテスト
制御端子７からの制御信号は３ステートゲート13に印加
され、同ゲート13を閉じるから、ユーザ論理からの信号
は端子６から入力して、スキャンデータアウト端子５か
ら取り出す。また端子10は外部信号端子として使用さ
れ、その信号はテスト端子11にも出力される。
る。第３図において、５はスキャンデータアウト端子、
６はユーザ論理への信号端子、10は外部信号力端子、12
はテストクロック印加端子TCK、13は３ステートゲート
を示す。第３図においてはテスト時にユーザ論理からの
信号を端子６から取り込んで置くことが必要であるか
ら、端子６をフリップフロップ２のＤ端子と接続し、テ
ストクロック印加端子12と、フリップフロップ２のテス
トクロック端子TCKとを接続している。このときテスト
制御端子７からの制御信号は３ステートゲート13に印加
され、同ゲート13を閉じるから、ユーザ論理からの信号
は端子６から入力して、スキャンデータアウト端子５か
ら取り出す。また端子10は外部信号端子として使用さ
れ、その信号はテスト端子11にも出力される。
テスト制御端子７からの制御信号がないときは、３ス
テートゲート13が開いているため、端子６からの信号は
端子10へ直進する。
テートゲート13が開いているため、端子６からの信号は
端子10へ直進する。
第３図の場合テスト制御端子７からの制御信号は、通
常の動作時にユーザ論理からの信号を端子６に入力てし
端子10における信号とすることと、テスト時にはユーザ
論理からの信号をフリップフロップ２を介してスキャン
データアウト端子５から取り出すこととを切換える。
常の動作時にユーザ論理からの信号を端子６に入力てし
端子10における信号とすることと、テスト時にはユーザ
論理からの信号をフリップフロップ２を介してスキャン
データアウト端子５から取り出すこととを切換える。
第４図は複数のスキャンフリップフロップをチェーン
状に接続し、シリアルスキャン・チェーンを構成した場
合を示している。前述の共用できる端子SM〜BCKはそれ
らを４つのフリップフロップに対し別々に印加してい
る。各FFはシリアルに接続されているため、全部で第２
図・第３図に示す一つのフリップフロップと同様な動作
を行う。LSIの端子の位置がチップ横辺の一方に偏って
いるときなどは大変便利である。
状に接続し、シリアルスキャン・チェーンを構成した場
合を示している。前述の共用できる端子SM〜BCKはそれ
らを４つのフリップフロップに対し別々に印加してい
る。各FFはシリアルに接続されているため、全部で第２
図・第３図に示す一つのフリップフロップと同様な動作
を行う。LSIの端子の位置がチップ横辺の一方に偏って
いるときなどは大変便利である。
またこのスキャンフリップフロップについては従来テ
スト容易化設計におけるスキャン方式のシフトレジスタ
・チェーンの一方端のものとして、全体をシリアル接続
することが出来る。
スト容易化設計におけるスキャン方式のシフトレジスタ
・チェーンの一方端のものとして、全体をシリアル接続
することが出来る。
［発明の効果］ このようにして本発明によると、入出力バッファにフ
リップフロップを内蔵し、バッファに対するテスト専用
端子は、テスト制御端子のみに限定することが出来、他
は共用端子として使用することがてきるので、大規模集
積回路のテスト容易化設計上極めて有効である。
リップフロップを内蔵し、バッファに対するテスト専用
端子は、テスト制御端子のみに限定することが出来、他
は共用端子として使用することがてきるので、大規模集
積回路のテスト容易化設計上極めて有効である。
第１図は本発明の原理構成を示す図、 第２図は本発明の実施例として入力バッファの構成を示
す図、 第３図は同じく出力バッファの構成を示す図、 第４図はバッファの接続例を示す図である。 １……入出力バッファ ２……スキャン・フリップフロップ ３……スキャン・クロック ４……スキャン・データイン端子 ５……スキャン・データアウト端子 ６……ユーザ論理への信号端子 ７……テスト制御端子
す図、 第３図は同じく出力バッファの構成を示す図、 第４図はバッファの接続例を示す図である。 １……入出力バッファ ２……スキャン・フリップフロップ ３……スキャン・クロック ４……スキャン・データイン端子 ５……スキャン・データアウト端子 ６……ユーザ論理への信号端子 ７……テスト制御端子
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/3185 H01L 27/04 G06F 11/22 360
Claims (3)
- 【請求項１】大規模集積回路の端子に入力バッファを挿
入して、通常時とテスト時において該端子を共用するス
キャンテスト方法において、 前記入力バッファはフリップフロップとテスト制御端子
とを有し、 前記テスト制御端子に入力された信号は、通常時には外
部入力端子からの信号をユーザ論理へ出力し、テスト時
には該外部入力端子からの信号をテスト端子へ出力する
と共に前記フリップフロップからの出力値をユーザ論理
へ出力するように入力バッファを制御し、 前記テスト制御端子のみをテスト用の専用端子としたこ
と を特徴とするスキャンテスト方法。 - 【請求項２】前記フリップフロップのスキャンデータア
ウト端子が他のフリップフロップのスキャンデータイン
端子に接続され、同様にして複数のフリップフロップが
接続され、シフトレジスタチェーンを構成していること を特徴とする請求項１に記載のスキャンテスト方法。 - 【請求項３】大規模集積回路の端子に出力バッファを挿
入して、通常時とテスト時において該端子を共用するス
キャンテスト方法において、 前記出力バッファはフリップフロップとテスト制御端子
とを有し、 前記テスト制御端子に入力された信号は、通常時にはユ
ーザ論理からの信号を外部出力端子に出力し、テスト時
には該ユーザ論理からの信号を前記フリップフロップに
入力すると共に該外部出力端子からの信号をテスト端子
へ出力するように出力バッファを制御し、 前記テスト制御端子のみをテスト用の専用端子としたこ
と を特徴とするスキャンテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1244092A JP2820975B2 (ja) | 1989-09-20 | 1989-09-20 | 大規模集積回路のスキャンテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1244092A JP2820975B2 (ja) | 1989-09-20 | 1989-09-20 | 大規模集積回路のスキャンテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03105272A JPH03105272A (ja) | 1991-05-02 |
| JP2820975B2 true JP2820975B2 (ja) | 1998-11-05 |
Family
ID=17113627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1244092A Expired - Lifetime JP2820975B2 (ja) | 1989-09-20 | 1989-09-20 | 大規模集積回路のスキャンテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2820975B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6082871A (ja) * | 1983-10-13 | 1985-05-11 | Nec Corp | 論理集積回路 |
| JPS6378075A (ja) * | 1986-09-19 | 1988-04-08 | Mitsubishi Electric Corp | 論理装置 |
| JPH01165979A (ja) * | 1987-12-23 | 1989-06-29 | Hitachi Ltd | 論理集積回路 |
| EP0628831B1 (en) * | 1988-09-07 | 1998-03-18 | Texas Instruments Incorporated | Bidirectional boundary scan test cell |
-
1989
- 1989-09-20 JP JP1244092A patent/JP2820975B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03105272A (ja) | 1991-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5495487A (en) | Testing buffer/register | |
| US6081916A (en) | IC with test cells having separate data and test paths | |
| US6898544B2 (en) | Instruction register and access port gated clock for scan cells | |
| US6886121B2 (en) | Hierarchical test circuit structure for chips with multiple circuit blocks | |
| JP2513904B2 (ja) | テスト容易化回路 | |
| US8412992B2 (en) | IR output of mode-1 and ATC enable; ATC gating of shift-1 | |
| US6631504B2 (en) | Hierarchical test circuit structure for chips with multiple circuit blocks | |
| US20150153412A1 (en) | Dual mode test access port method and apparatus | |
| US7181705B2 (en) | Hierarchical test circuit structure for chips with multiple circuit blocks | |
| US6658632B1 (en) | Boundary scan cell architecture with complete set of operational modes for high performance integrated circuits | |
| US7299392B2 (en) | Semiconductor integrated circuit device and method of design of semiconductor integrated circuit device | |
| US6108807A (en) | Apparatus and method for hybrid pin control of boundary scan applications | |
| Schober et al. | An asynchronous scan path concept for micropipelines using the bundled data convention | |
| JP3207245B2 (ja) | Ｊｔａｇアーキテクチャのための回路 | |
| US5515517A (en) | Data processing device with test circuit | |
| JP2820975B2 (ja) | 大規模集積回路のスキャンテスト方法 | |
| EP0358371B1 (en) | Enhanced test circuit | |
| JPH0763821A (ja) | テスト回路 | |
| EP1357388A2 (en) | Input/output characterization register (chain) for an integrated circuit | |
| JP3328160B2 (ja) | 論理集積回路のテスト装置 | |
| JPH05107308A (ja) | 集積回路試験方法 | |
| JPH0792233A (ja) | テスト容易化回路 | |
| JP2002323542A (ja) | バウンダリ・スキャン・レジスタ | |
| JP2001042010A (ja) | 半導体集積回路 |