JPS621055A - ダイレクト・メモリ・アクセス・コントロ−ラ - Google Patents
ダイレクト・メモリ・アクセス・コントロ−ラInfo
- Publication number
- JPS621055A JPS621055A JP13946185A JP13946185A JPS621055A JP S621055 A JPS621055 A JP S621055A JP 13946185 A JP13946185 A JP 13946185A JP 13946185 A JP13946185 A JP 13946185A JP S621055 A JPS621055 A JP S621055A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pattern data
- mem
- register
- dmac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、イメージ、文字フォントなどのパターン・
データを拡大する機構を持つダイレクト会メモリ・アク
セス・コントローラに関するものである。
データを拡大する機構を持つダイレクト会メモリ・アク
セス・コントローラに関するものである。
従来、ビット・マツプ・ディスプレイ等の表示制御装置
では、高速化、多機能化を目的として。
では、高速化、多機能化を目的として。
イメージ・データを矩形単位で連続的に転送するダイレ
クト−メモリ・アクセス・コントローラ（以下、ＤＭＡ
Ｃと略称する）がしばしば用いられる。このような装置
では、システムのスループットを向上させるために、シ
ステム・バスと並列に動作可能なイメージ・データ専用
バスを設ける場合が多い。
クト−メモリ・アクセス・コントローラ（以下、ＤＭＡ
Ｃと略称する）がしばしば用いられる。このような装置
では、システムのスループットを向上させるために、シ
ステム・バスと並列に動作可能なイメージ・データ専用
バスを設ける場合が多い。
第４図は従来のＤＭＡＣを用いたイメージ処理装置を示
すブロック構成図である０図において。
すブロック構成図である０図において。
４００はＤＭＡ（，４０１は中央処理装置（以下、ＣＰ
ＬＩと略称する）、４０２はイメージ、文字フオントな
どの複数の矩形パターン会データを記憶するメモリ（以
下、ＭＥＭと略称すＡ）、４０３ハＭＥＭ ４０２から
パターン・データを読み出す際に、その読み出しアドレ
スを順次に出力するソース・アドレス・コントローラ（
以下、ＳＡＣと略称する）。
ＬＩと略称する）、４０２はイメージ、文字フオントな
どの複数の矩形パターン会データを記憶するメモリ（以
下、ＭＥＭと略称すＡ）、４０３ハＭＥＭ ４０２から
パターン・データを読み出す際に、その読み出しアドレ
スを順次に出力するソース・アドレス・コントローラ（
以下、ＳＡＣと略称する）。
４０４はパターン・データをＭ Ｅ Ｍ ４０２に書き
込む際に、その書き込み先アドレスを順次に出方するデ
スティネーション・アドレス・コントローラ（以下、Ｄ
ＡＣと略称ｆル）、 ４０５はＭ Ｅ Ｍ ４０２か
ら読み込んだパターン・データを一時保持するレジスタ
（以下、ＢＥＧと略称する）、４０６はＣＰ Ｕ ４０
１から送られる各種のパラメータを受は入れるコントロ
ール・レジスタＣ以下、ＣＮＴと略称ｔル）、４０７は
ＣＮＴ６に設定されたパラメータにしたがって、 ８Ａ
Ｃ４０３、ＤＡＣ４０４、ＢＥＧ４０５等のタイミング
制御を行うシーケンサＣ以下、ＳＱ＆と略称する）、４
０８はＤＭＡＣ４００において、主にアドレスの発生を
行うブロックであるアドレス・コントローラ（以下、Ａ
ＤＣと略称する）、４０９はＤ Ｍ Ａ Ｃ４００ｊｃ
オイｒ、 主ｉＣデータの送受を行うブロックであるデ
ータ転送制御部（以下ＤＴＲ，と略称する）、４１０は
システム命バス、 ４１１はＤＭＡＣ４００に専用のイ
メージ・データ・パス（以Ｆ、イメージ・バスと略称す
る）である。
込む際に、その書き込み先アドレスを順次に出方するデ
スティネーション・アドレス・コントローラ（以下、Ｄ
ＡＣと略称ｆル）、 ４０５はＭ Ｅ Ｍ ４０２か
ら読み込んだパターン・データを一時保持するレジスタ
（以下、ＢＥＧと略称する）、４０６はＣＰ Ｕ ４０
１から送られる各種のパラメータを受は入れるコントロ
ール・レジスタＣ以下、ＣＮＴと略称ｔル）、４０７は
ＣＮＴ６に設定されたパラメータにしたがって、 ８Ａ
Ｃ４０３、ＤＡＣ４０４、ＢＥＧ４０５等のタイミング
制御を行うシーケンサＣ以下、ＳＱ＆と略称する）、４
０８はＤＭＡＣ４００において、主にアドレスの発生を
行うブロックであるアドレス・コントローラ（以下、Ａ
ＤＣと略称する）、４０９はＤ Ｍ Ａ Ｃ４００ｊｃ
オイｒ、 主ｉＣデータの送受を行うブロックであるデ
ータ転送制御部（以下ＤＴＲ，と略称する）、４１０は
システム命バス、 ４１１はＤＭＡＣ４００に専用のイ
メージ・データ・パス（以Ｆ、イメージ・バスと略称す
る）である。
上記のようなりＭＡＣ４００では、イメージ・データを
矩形単位で扱うことが多いため１通常各ＳＡＣ４０３、
ＤＡＣ４０４はそれぞれ２次元的にアドレスを発生でき
る機構を持っている。上記のようなイメージ処理装置の
起動は、アドレスに関するパラメータをＡ Ｄ Ｃ４０
８に、データ転送のタイミング等に関するパラメータを
ＣＮ Ｔ ４０６にそれぞれあらかじめ設定した後にな
される。その後は。
矩形単位で扱うことが多いため１通常各ＳＡＣ４０３、
ＤＡＣ４０４はそれぞれ２次元的にアドレスを発生でき
る機構を持っている。上記のようなイメージ処理装置の
起動は、アドレスに関するパラメータをＡ Ｄ Ｃ４０
８に、データ転送のタイミング等に関するパラメータを
ＣＮ Ｔ ４０６にそれぞれあらかじめ設定した後にな
される。その後は。
Ｓ Ａ Ｃ４０３とＤ Ａ Ｃ４Ｑ４が交互にアドレス
を発生し、これと同期してＤ Ｔ Ｒ４０９がパターン
・データの送受を行うことにより、２次元領域のパター
ン・データを連続的に転送する。
を発生し、これと同期してＤ Ｔ Ｒ４０９がパターン
・データの送受を行うことにより、２次元領域のパター
ン・データを連続的に転送する。
上記のような従来のＤＭＡＣを用いたイメージ処理装置
では、イメージなどのパターン・データを拡大するには
、ｃｐｕ４０１がプログラムにより拡大したパターン・
データを作成しなくてはならないために、複雑なアドレ
ス発生制御やパターン・データをビット単位で扱わなく
てはならず、このため、処理手順が複雑になるばかりで
なく処理速度も遅いという問題点があった。
では、イメージなどのパターン・データを拡大するには
、ｃｐｕ４０１がプログラムにより拡大したパターン・
データを作成しなくてはならないために、複雑なアドレ
ス発生制御やパターン・データをビット単位で扱わなく
てはならず、このため、処理手順が複雑になるばかりで
なく処理速度も遅いという問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、イメージなどのパターン・データの拡大時に、Ｃ
ＰＵの負荷を最小限に抑え、高速に実行することができ
るＤＭＡＣを得ることを目的とする。
ので、イメージなどのパターン・データの拡大時に、Ｃ
ＰＵの負荷を最小限に抑え、高速に実行することができ
るＤＭＡＣを得ることを目的とする。
この発明に係るＤＭＡＣは、ＭＥＭ上のイメージ−デー
タを連続的に転送する機能を持つと共に。
タを連続的に転送する機能を持つと共に。
データ拡大機構を備え、このデータ拡大機構では。
ＭＥＭから読み込んだパターン・データの各ビット信号
を複数に分けることによってパターン・データの拡大処
理を行うようにしたものである。
を複数に分けることによってパターン・データの拡大処
理を行うようにしたものである。
この発明のＤＭＡＣにおいては、ＣＰＵを介在すること
なく、ＤＭＡＣ内でＭＥＭ上のイメージ処理装置を連続
的に転送中に、データ拡大機構によってパターン・デー
タの拡大処理を行うようにしたので、簡単な処理手段で
イメージなどのパターン・データの拡大処理を高速に実
行できる。
なく、ＤＭＡＣ内でＭＥＭ上のイメージ処理装置を連続
的に転送中に、データ拡大機構によってパターン・デー
タの拡大処理を行うようにしたので、簡単な処理手段で
イメージなどのパターン・データの拡大処理を高速に実
行できる。
第１図はこの発明の一実施例であるＤＭＡＣを用いたイ
メージ処理装置を示すブロック構成図で。
メージ処理装置を示すブロック構成図で。
各符号４００〜４０４ 、４０６〜４１１は、それぞれ
第４図に示す同一符号のものと同一のもの又は相当部分
である。
第４図に示す同一符号のものと同一のもの又は相当部分
である。
図において、１０１はＭ ｇ Ｍ ４０２から読み込ん
だソース・データを保持するソース・データ・レジスタ
（以下、８Ｒと略称する）、１０２〜１０５はソース・
データかソース・データを拡大したデータかを選択する
セレクタｃ以下、ＳＥＬと略称する）。
だソース・データを保持するソース・データ・レジスタ
（以下、８Ｒと略称する）、１０２〜１０５はソース・
データかソース・データを拡大したデータかを選択する
セレクタｃ以下、ＳＥＬと略称する）。
１０６は各Ｓ Ｅ Ｌ １０２〜１０５で選択されたパ
ターン・データをＭ Ｅ Ｍ ４０２へ書き込むために
、一時パターン・データを保持しておくデスティネーシ
ョン・データ・レジスタＣ以下、Ｄ凡と略称する）。
ターン・データをＭ Ｅ Ｍ ４０２へ書き込むために
、一時パターン・データを保持しておくデスティネーシ
ョン・データ・レジスタＣ以下、Ｄ凡と略称する）。
１０７はソース・データを拡大するか否かのデータを設
定されるモード・セレクト・レジスタ（以下。
定されるモード・セレクト・レジスタ（以下。
ＭＳＲと略称する）、１０８は、５ＱＲ１４０７がＭ８
Ｒ１０７の内容に基づき各Ｓ Ｅ Ｌ １０２〜１０５
に対してセレクト信号を送るための信号線である。
Ｒ１０７の内容に基づき各Ｓ Ｅ Ｌ １０２〜１０５
に対してセレクト信号を送るための信号線である。
第２図は、第１図に示すＤＭＡＣを用いたイメージ処理
装置の動作を説明するための各部のタイム・チャート、
第３図は、第１図のＤＭＡＣを応用した矩形領域拡大時
におけるアドレス発生を示す図である。
装置の動作を説明するための各部のタイム・チャート、
第３図は、第１図のＤＭＡＣを応用した矩形領域拡大時
におけるアドレス発生を示す図である。
次に、上記第１図に示すこの発明の一実施例であるＤＭ
ＡＣを用いたイメージ処理装置の動作について説明する
。このイメージ処理装置では、イメージ・データの転送
に際して通常モードと拡大モードが選択できるが、ここ
では、この発明の本質である拡大モードについて説明す
る。第２図に示すタイム・チャートによって明示した各
タイミングは、すべてＣＰ Ｕ ４０１がＣＮ Ｔ ４
０６及びＭＳＲ１０７に設定したパラメータにしたがっ
てＳＱＢ。
ＡＣを用いたイメージ処理装置の動作について説明する
。このイメージ処理装置では、イメージ・データの転送
に際して通常モードと拡大モードが選択できるが、ここ
では、この発明の本質である拡大モードについて説明す
る。第２図に示すタイム・チャートによって明示した各
タイミングは、すべてＣＰ Ｕ ４０１がＣＮ Ｔ ４
０６及びＭＳＲ１０７に設定したパラメータにしたがっ
てＳＱＢ。
４０７が発したものである。まず、ＭＥＭ４０２から読
み出されたソース・データは、５ＱＲ４ｏ７カ）ら発せ
られるラッチ・パルスによりＳ Ｒ１０１内に一時記憶
される。この時、各Ｓ Ｅ Ｌ １０２〜１０５のそれ
ぞれに入力されるデータは１人がソース０データ＃Ｂが
ソース・データＡの上位側を２倍に拡大したデータ、Ｃ
がソース・データ人の下位側を２倍に拡大したデータと
なっている。この例では。
み出されたソース・データは、５ＱＲ４ｏ７カ）ら発せ
られるラッチ・パルスによりＳ Ｒ１０１内に一時記憶
される。この時、各Ｓ Ｅ Ｌ １０２〜１０５のそれ
ぞれに入力されるデータは１人がソース０データ＃Ｂが
ソース・データＡの上位側を２倍に拡大したデータ、Ｃ
がソース・データ人の下位側を２倍に拡大したデータと
なっている。この例では。
倍率が２倍であるので、データを出方する際はデータの
入力サイクルに対して、上位、下位の２回のサイクルに
分けて出力する必要がある。ＳＱＲ。
入力サイクルに対して、上位、下位の２回のサイクルに
分けて出力する必要がある。ＳＱＲ。
４０７は出力サイクルとして、まず、拡大データの上位
側を出力するために、信号線１０８のセレクト信号でＢ
のデータを選択し、ＤＲ１０６内に上位拡大データを取
り込んでＭ Ｅ Ｍ ４０２に対して出力する０次のサ
イクルでは、信号線１０８のセレクト信号をＣのデータ
として、下位拡大データを選択してＤ Ｒ，１０６を介
してＭ ｈ！ Ｍ ４０２に誓き込む０以上は２倍拡大
の場合について説明したが、それ以外の倍率でも同様の
手順で実施できることは云うまでもない。
側を出力するために、信号線１０８のセレクト信号でＢ
のデータを選択し、ＤＲ１０６内に上位拡大データを取
り込んでＭ Ｅ Ｍ ４０２に対して出力する０次のサ
イクルでは、信号線１０８のセレクト信号をＣのデータ
として、下位拡大データを選択してＤ Ｒ，１０６を介
してＭ ｈ！ Ｍ ４０２に誓き込む０以上は２倍拡大
の場合について説明したが、それ以外の倍率でも同様の
手順で実施できることは云うまでもない。
次いで、ＭｇＭ４０２上の矩形データを２倍に拡大する
場合についての一実施例を説明する。 ＤＭＡ Ｃ４０
０はＭ Ｅ Ｍ ４０２内のデータを矩形単位で連続的
に転送するモジュールであるので、ＡＤＣ４０８は当然
に２次元的にアドレスを発生する機構を持っている。し
たがって、拡大も矩形単位で実行するために、ＡＤＣ４
０８のアドレス発生は、第３図のｆａ）及び（ｂｌに示
すようになる。第３図において、３０１はＭ Ｅ Ｍ
４０２内に記憶されている矩形パターン・データ、３０
２はＭ ＥＭ ４０２に新たに書き込まれる拡大された
矩形パターン・データ、３ｏ３の矢印はＳ Ａ Ｃ４０
３が発生するアドレス順、３ｏ４の矢印はＤ Ａ Ｃ４
Ｑ４が発生するアドレス順を示している。５ＡＣ４０３
及びＤ Ａ Ｃ４０４がそれぞれアドレス順３０３ 、
３０４の順序でアドレスを発生し。
場合についての一実施例を説明する。 ＤＭＡ Ｃ４０
０はＭ Ｅ Ｍ ４０２内のデータを矩形単位で連続的
に転送するモジュールであるので、ＡＤＣ４０８は当然
に２次元的にアドレスを発生する機構を持っている。し
たがって、拡大も矩形単位で実行するために、ＡＤＣ４
０８のアドレス発生は、第３図のｆａ）及び（ｂｌに示
すようになる。第３図において、３０１はＭ Ｅ Ｍ
４０２内に記憶されている矩形パターン・データ、３０
２はＭ ＥＭ ４０２に新たに書き込まれる拡大された
矩形パターン・データ、３ｏ３の矢印はＳ Ａ Ｃ４０
３が発生するアドレス順、３ｏ４の矢印はＤ Ａ Ｃ４
Ｑ４が発生するアドレス順を示している。５ＡＣ４０３
及びＤ Ａ Ｃ４０４がそれぞれアドレス順３０３ 、
３０４の順序でアドレスを発生し。
Ｄ Ｔ Ｒ４０９が、第２図に示すようなタイミングで
ソース・データを１ワードずつ拡大しながら矩形パター
ン・データ３０１のすべてを転送することにより、この
矩形パターン・データ３０１を２倍に拡大して転送する
ことができる。
ソース・データを１ワードずつ拡大しながら矩形パター
ン・データ３０１のすべてを転送することにより、この
矩形パターン・データ３０１を２倍に拡大して転送する
ことができる。
この発明は以上説明したとおり、ＭＥＭ上のイメージ・
データを連続的に転送する機能を持つＤＭＡＣにデータ
拡大機構を備え、ＤＭＡＣ内でＭＥＭ上のイメージ・デ
ータを連続的に転送中に。
データを連続的に転送する機能を持つＤＭＡＣにデータ
拡大機構を備え、ＤＭＡＣ内でＭＥＭ上のイメージ・デ
ータを連続的に転送中に。
データ拡大機構によってパターン・データの拡大処理を
行うように構成したので、ＣＰＵによるビット単位の処
理等を必要とせず、簡単なパラメータの設定のみで、高
速にイメージなどのパターン・データの拡大処理を実行
できるという優れた効果を奏するものである７
行うように構成したので、ＣＰＵによるビット単位の処
理等を必要とせず、簡単なパラメータの設定のみで、高
速にイメージなどのパターン・データの拡大処理を実行
できるという優れた効果を奏するものである７
第１図はこの発明の一実施例であるＤＭＡＣを用いたイ
メージ処理装置を示すブロック構成図。 第２図は、第１図に示すＤＭＡＣを用いたイメージ処理
装置の動作を説明するための各部のタイム・チャート、
第３図は、第１図のＤＭＡＣを応用した矩形領域拡大時
におけるアドレス発生を示す図。 第４図は従来のＤＭＡＣを用いたイメージ処理装置を示
すブロック構成図である。 図において−１０１・・・ソース−データ・レジスタ（
Ｓ几）、１０２〜１０５・・・セレクタ（Ｓ ＥＬ ）
。 １０６・・・デスティネーション・データーレジスタ（
ＤＩ（）−１０７・・・モード・セレクト・レジスタ（
ＭＳ）も）、１０８・・・信号線、４００・・・ダイレ
クト−メモリ・アクセス拳コントローラ（ＤＭＡＣ）。 ４０１ ・・・中央処理装ｒＩＩｔ（ＣＰｔＪ ）、
４０２・、メモリ（ＭＥＭ）、４０３・・・ソース・ア
ドレス−コントローラＣ８人Ｃ）、４０４・・・デステ
ィネーション拳アドレス・コントローラ（ＤＡＣ）、４
０５・・・レジスタ（Ｒ，ＥＧ）、４０６・・・コント
ロール−レジスタ（ＣＮＴ）、４０７・・・シーケンサ
（ＳＱＲ）、４０８・・・アドレスのコントローラ（Ａ
ＤＣ）、４０９・・・データ転送制御部（ＤＴＲ）、４
１０・・・システム・バス、４１１・−・イメージＯデ
ータ・バス（イメージ−バス）である。 なお、各図中、同一符号は同一、又は相当部分を示す。
メージ処理装置を示すブロック構成図。 第２図は、第１図に示すＤＭＡＣを用いたイメージ処理
装置の動作を説明するための各部のタイム・チャート、
第３図は、第１図のＤＭＡＣを応用した矩形領域拡大時
におけるアドレス発生を示す図。 第４図は従来のＤＭＡＣを用いたイメージ処理装置を示
すブロック構成図である。 図において−１０１・・・ソース−データ・レジスタ（
Ｓ几）、１０２〜１０５・・・セレクタ（Ｓ ＥＬ ）
。 １０６・・・デスティネーション・データーレジスタ（
ＤＩ（）−１０７・・・モード・セレクト・レジスタ（
ＭＳ）も）、１０８・・・信号線、４００・・・ダイレ
クト−メモリ・アクセス拳コントローラ（ＤＭＡＣ）。 ４０１ ・・・中央処理装ｒＩＩｔ（ＣＰｔＪ ）、
４０２・、メモリ（ＭＥＭ）、４０３・・・ソース・ア
ドレス−コントローラＣ８人Ｃ）、４０４・・・デステ
ィネーション拳アドレス・コントローラ（ＤＡＣ）、４
０５・・・レジスタ（Ｒ，ＥＧ）、４０６・・・コント
ロール−レジスタ（ＣＮＴ）、４０７・・・シーケンサ
（ＳＱＲ）、４０８・・・アドレスのコントローラ（Ａ
ＤＣ）、４０９・・・データ転送制御部（ＤＴＲ）、４
１０・・・システム・バス、４１１・−・イメージＯデ
ータ・バス（イメージ−バス）である。 なお、各図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- イメージ、文字フォントなどのパターン・データを記憶
するメモリから第１のパターン・データを読み出し保持
する第１のレジスタと、前記第１のパターン・データを
拡大するか否かの情報を保持する第１の手段と、前記第
１のレジスタから出力される第１のパターン・データの
各ビット信号を複数に分けることにより、前記第１のパ
ターン・データを拡大した第２のパターン・データを得
る第２の手段と、前記第１のパターン・データか前記第
２のパターン・データかを、前記第１の手段で保持され
る情報により選択する第３の手段と、この第３の手段で
選択された前記第１のパターン・データ又は前記第２の
パターン・データを前記メモリへ書き込むために、一時
保持する第２のレジスタとを備えたことを特徴とするダ
イレクト・メモリ・アクセス・コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13946185A JPS621055A (ja) | 1985-06-26 | 1985-06-26 | ダイレクト・メモリ・アクセス・コントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13946185A JPS621055A (ja) | 1985-06-26 | 1985-06-26 | ダイレクト・メモリ・アクセス・コントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS621055A true JPS621055A (ja) | 1987-01-07 |
Family
ID=15245762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13946185A Pending JPS621055A (ja) | 1985-06-26 | 1985-06-26 | ダイレクト・メモリ・アクセス・コントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS621055A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01130420U (ja) * | 1988-02-23 | 1989-09-05 | ||
| JPH01150726U (ja) * | 1988-03-29 | 1989-10-18 | ||
| JPH01153030U (ja) * | 1988-04-15 | 1989-10-23 | ||
| JPH0610457A (ja) * | 1992-06-29 | 1994-01-18 | Gantan Beauty Kogyo Kk | 横葺屋根の採光用窓枠装置とその施工方法 |
| JPH0610456A (ja) * | 1992-06-29 | 1994-01-18 | Gantan Beauty Kogyo Kk | 横葺屋根の採光窓構造 |
-
1985
- 1985-06-26 JP JP13946185A patent/JPS621055A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01130420U (ja) * | 1988-02-23 | 1989-09-05 | ||
| JPH01150726U (ja) * | 1988-03-29 | 1989-10-18 | ||
| JPH0544419Y2 (ja) * | 1988-03-29 | 1993-11-11 | ||
| JPH01153030U (ja) * | 1988-04-15 | 1989-10-23 | ||
| JPH0610457A (ja) * | 1992-06-29 | 1994-01-18 | Gantan Beauty Kogyo Kk | 横葺屋根の採光用窓枠装置とその施工方法 |
| JPH0610456A (ja) * | 1992-06-29 | 1994-01-18 | Gantan Beauty Kogyo Kk | 横葺屋根の採光窓構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0348370A (ja) | メモリアクセス制御回路 | |
| JP2549642B2 (ja) | 画像処理装置 | |
| US6927776B2 (en) | Data transfer device and method | |
| JP2006202211A (ja) | 画像描画装置および画像描画方法 | |
| JP2658958B2 (ja) | Ｄｍａコントローラ | |
| JPS621055A (ja) | ダイレクト・メモリ・アクセス・コントロ−ラ | |
| JPH03196188A (ja) | 情報処理装置の表示方式 | |
| JPH10177647A (ja) | 画像処理装置 | |
| US6483753B1 (en) | Endianess independent memory interface | |
| JP2580999B2 (ja) | Ｄｍａコントローラ | |
| JPH0736772A (ja) | 高速ビットマップ・アクセス制御装置及び制御方法 | |
| JP2000232623A (ja) | 映像メモリ回路 | |
| JPH01134544A (ja) | メモリアクセス方式 | |
| JPH02158884A (ja) | 画像メモリ装置とマルチプロセッサ画像処理装置 | |
| JP2005017867A (ja) | 画像表示装置 | |
| JPH0268672A (ja) | 画像処理プロセッサのアドレス発生部 | |
| JPH0683548A (ja) | 画像処理装置 | |
| JPS62184577A (ja) | 表示制御回路 | |
| JPS6228874A (ja) | デ−タ転送方式 | |
| JPS63245568A (ja) | 画像変換装置 | |
| JPS5840749B2 (ja) | パタ−ン発生装置 | |
| JPH05189356A (ja) | メモリ制御装置 | |
| JPH01307877A (ja) | 画像データ処理方式 | |
| JPS6343195A (ja) | フレ−ムメモリ | |
| JPH04241652A (ja) | 図形描画装置 |