JPS62184577A - 表示制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビットマツプディスプレイ装置の表示データ
を蓄えるフレームメモリへのアクセスを制御する表示制
御回路に関するものである。

従来の技術 従来のビットマツプディスプレイ装置の表示制御装置と
しては、例えば特開昭６０−１２８５７２号公報に示さ
れている。

第３図はこの従来のビットマツプディスプレイ装置のブ
ロック図を示すものであり、１はビットパターン発生回
路、２，４はビットマツプメモリ、３は演算回路、５は
レジスタ、６は主制御部を示３　ベーン す。

以上のように構成された従来の表示制御装置においては
、ビットパターン発生回路１により作成したビットパタ
ーンをビットマツプメモリ２に書込み、ビットマツプメ
モリ４の出力とビットマツプメモリ２の出力が演算回路
３に入力され、演算結果をビットマツプメモリ４に書込
まれる。これらの動作は主制御部６のリードモディファ
イライト指示に従う。

発明が解決しようとする問題点 しかしながら上記のような構成では、ビットマツプメモ
リ４が表示のだめの出力と転送に伴なうリードモディフ
ァイライトが、同時に動作したとき、リードモディファ
イライトが、第４図に示すように、表示装置の１フレー
ム内で終了しない場合、表示画面上に転送の途中状態が
表示されるため、表示画面の乱れがみえるという問題点
を有していた。

本発明は、かかる点に鑑み、ビットマツプディスプレイ
の表示メモリへの転送に伴なうリードモディファイライ
トを表示画面の乱れなく行なう表示制御回路を提供する
ことを目的とする。

問題点を解決するための手段 本発明は、データ転送処理機構と、表示領域の２倍以上
のメモリ空間をもつフレームメモリと、表示アドレス発
生器と、ラスクーの位置を２次元座標系で示すカウンタ
と、フレームメモリ上のリードライトモディファイ領域
を２次元座標系で示すレジスタと、表示アドレスとオフ
セットを加算する加算器と、ラスターがリードモディフ
ァイライト領域にある場合加算器の出力をその他の場合
は表示アドレス発生器の出力を選ぶ選択回路を備えた表
示制御回路である。

作　　用 本発明は前記した構成により、リードモディファイライ
）（ＲＭＷ）領域を変更前に表示外領域に複写し、リー
ドモディファイライト中は、複写した領域を表示し、Ｒ
ＭＷ終了終了後衣示領域を表示することにより、表示画
面の乱れなく表示データの変更を行なうことができる。

５ベーノ 実施例 第１図は本発明の実施例における表示制御回路の構成図
を示すものである。第１図において、７はビットマツプ
ディスプレイの表示データを蓄えるフレームメモリ、８
はビットマツプディスプレイに表示するためにフレーム
メモリに表示アドレスを出力する表示アドレス発生器、
９はラスタースキャンの位置をドツト毎に２次元座標で
示すカウンタ、１ｏはホストＣＰＵからのリードモディ
ファイライト命令によってフレームメモリ７をラスター
演算してデータ転送を行なうデータ転送処理機構、１１
はデータ転送処理機構１ｏにリードモディファイライト
領域を２次元座標で示す（リードモディファイライ））
ＲＭＷ領域指定レジスタ、１２はフレームメモリ７の表
示領域外を示すオフセット値を格納するオフセットレジ
スタ、１３は表示アドレス発生器８の出力とオフセット
レジスタ１２の和を求める加算器、１４は選択信号が「
低」のとき表示アドレス発生器の出力を、「高」のとき
加算器１３の出力を選択する選択回路、１５６Ａ−１ はＲＭＷ領域領域指定レジスタＸ力ウンタ９のＸ　を比
較し前者が後者より小さい場合「高」を出力する比較器
、１６はＲＭＷ領域領域指定レジスタＸ力ウンタ９のｘ
ｏを比較し前者が後者より大きい場合「高」を出力する
比較器、１７はＢＭＷ領域指定レジしタＹＢとカウンタ
９のｙ。を比較し前者が後者よシ小さい場合「高」を出
力する比較器、１８はＲＭＷ領域指定レジしタＹＥとカ
ウンタ９のｙ。を比較し前者が後者よシ大きい場合「高
」を出力する比較器、１９はＣＲＴ表示装置、２ｏはＲ
ＭＷ領域の表示領域外への複写が終了するとセットしＲ
ＭＷ領域へのすべての処理が終了しだらリセットされる
フリップフロップで、その出力と比較器１５〜１８の出
力の論理積をとりその信号を選択回路１４の選択信号と
する。２１はＣＲＴ表示装置１９の同期信号をドツトク
ロック（ＤＣＬＫ）より発生する同期信号発生器である
。

以上のように構成された本実施例の表示制御回路につい
て、以下その動作を説明する。

第１にホストＣＰＵからリードモディファイラ７　Ａ　
。

イ）（ＲＭＷ）命令をデータ転送処理機構１０に発行し
、ＲＭＷ領域をＲＭＷ領域指定レジスタ１１に指定する
。第２にデータ転送処理機構１ｏでＢＭＷ領域指定レジ
スタ１１により示されるフレームメモリＴ上のＲＭＷ領
域をフレームメモリ７上の表示外領域に複写する（第２
図■）。この複写の際、ＲＭＷ領域より横幅の広い領域
を複写の対象とする。複写が完了すると、データ転送処
理機構１０は複写終了信号を出力してフリップフロップ
２０をセットする。この後、ＢＭＷ領域指定レジスタ１
１により指定されるＲＭＷ領域が表示されるとき、ラス
ターがＲＭＷ領域に含まれているため比較器１６〜１８
の出力が「高」となる。

よって、選択回路１４は加算器１３の出力を選択して表
示アドレスとしてフレームメモリのアドレスバスに出力
される。これによって、先程複写しだ領域を表示する（
第２図■′　）。但し、ＢＭＷ領域にラスターが含まれ
ない場合は、元の表示領域を表示する。第３にデータ転
送処理機構１ｏによって、ＲＭＷ領域指定レジスタ１１
により指定されるＲＭＷ領域について、リードモディフ
ァイライト動作を実行する（第２図■）。この間、ＲＭ
Ｗ領域についての表示は、最初に複写したデータが表示
される。データ転送処理機構１０によるリードモディフ
ァイライト動作が終了すると、データ転送処理機構１０
は処理終了信号を出力しフリップフロップ２０をリセッ
トする。これにより、選択回路１４は表示アドレス発生
器８の出力を選択し出力する。このため、ＲＭＷ領域に
ラスターが含まれても、元の表示領域を表示する。この
時点で、ＲＭＷ領域の変更が画面上に表示される（第２
図■）。

以上のように本実施例によれば、フリップフロップ２ｏ
はデータ転送処理機構１０からの動作終了信号によりセ
ット／リセットされ、またフリップフロップ２ｏの出力
により選択回路１１の選択信号を容易に生成することが
できる。

発明の詳細 な説明したように、本発明によれば、ビットマツプディ
スプレイ装置の表示データをリード上９ページ ディファイライトする際、表示画面上に乱れなく実行す
ることができ、その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例の表示制御回路の構成
図、第２図は同実施例の動作手順の説明図、第３図は従
来のビットマツプディスプレイ装置のブロック図、第４
図は従来のビットマツプディスプレイ装置の問題点の説
明図である。 １・・・・・ビットパターン発生器、２・・・・・・ビ
ットマツプメモリ、３・・・・・・演算回路、４・・・
・・・ビットマツプメモリ、５・・・・・・レジスタ、
６・・・・・・主制御部、７・・・・・・フレームメモ
リ、８・・・・・・表示アドレス発生器、９・・・・・
・カウンタ、１０・・・・・・データ転送処理機構、１
１・・・・・・ＲＭＷ領域指定レジスタ、１２・・・・
・・オフレットレジスタ、１３・・・・・・加算器、１
４・・・・・・選択回路、１５，１６，１７．１８・・
・・・・比較器、１９・・・・・・ＣＲＴ、２０・・・
・・・フリップフロップ、２１・・・・・・同期信号発
生器。

Claims (1)

【特許請求の範囲】
1. ビットマップディスプレイの表示領域の２倍以上のメモ
   リ空間をもち表示データを蓄えるフレームメモリと、上
   記フレームメモリの表示先頭アドレスから表示アドレス
   を発生する表示アドレス発生器と、ＣＲＴのラスタース
   キャンがビットマップディスプレイ画面上のどこにある
   か２次元座標系で示すカウンタと、ホストＣＰＵから上
   記フレームメモリ上の変更領域を２次元座標系で指定す
   る第１のレジスタと、ホストＣＰＵからの転送要求によ
   り上記フレームメモリ上の上記第１のレジスタにより指
   定される領域のデータをリードモディファイライトを行
   ないながら転送処理を行なうデータ転送処理機構と、上
   記フレームメモリ空間の表示領域外を示すオフセット値
   を格納する第２のレジスタと、上記表示アドレス発生器
   の出力と上記第２のレジスタの値を加算器と、上記第１
   のレジスタが示す領域内に上記カウンタが示すラスター
   の位置が含まれかつ上記データ転送処理機構により変更
   領域を表示領域外へ複写が終了している場合、上記加算
   器の値を出力し、それ以外の場合は上記表示アドレス発
   生器の値を出力する選択回路とから構成されることを特
   徴とする表示制御回路。