JPH02242324A

JPH02242324A - 文字・図形表示装置

Info

Publication number: JPH02242324A
Application number: JP6276589A
Authority: JP
Inventors: Yoshimasa Maezawa; 吉賢前澤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-03-15
Filing date: 1989-03-15
Publication date: 1990-09-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、文字・図形表示装置、特に、表示メモリに格
納された文字・図形情報が変更可能な文字・図形表示装
置に関する。

［従来の技術ゴＣＲＴ表示器、１α品表示器、プラズマ表示器、ＥＬ表
示器なとの表示手段に、文字や図形を表示させるには、
先ず、表示用メモリに表示内容を格納し、表示手段の方
式に応じて、その記憶内容を読み出している。また、表
示内容を変更するには、表示用メモリの記憶内容を変更
している。

このような従来の文字・図形表示装置を第２図に示す。

中央処理ｖ８置（ＣＰＵ）１は、リート・オンリ・メモ
リ（ＲＯＭ）２及びランダム・アクセス・メモリ（ＲＡ
Ｍ）３に接続され、ＲＯＭ２に格納されたプログラムの
内容に従って命令を実行し、必要な演算を行なって、文
字・図形情報データを発生する。なお、ＲＡ　Ｍ　３は
、ＣＰＵＩの種々の演算の際に、データの一時的な格納
や、ＣＰＵＩの制御などに使用される。

ＣＰＵＩが発生した文字・図形情報データを、表示用メ
モリ４に格納する。この表示用メモリ４は、表示手段の
各画素毎のデータを記憶するビット・マツプ形式のメモ
リでもよい。

同門信号発生回路５は、表示手段の形式に応した同期信
号を発生する。例えば、表示手段がＣＲＴの場合、同期
信号発生回路５は、垂直及び水平同門信号を発生する。

アドレス発生回路７は、同期信号発生回路５からの同Ｕ
ｔ＝号に同期して、読み出しアドレス信号を発生する。

映像信号発生回路６は、アドレス発生回路７からの読み
出しアドレス信号に応じて、表示用メモノ４から読み出
されたデータ、及び同期信号発生回路５からの同期信号
を受け、出力線８に映像信号を出力する。この映像信号
により、ＣＲＴ表示器が表示を行なう。

なお、同期信号発生回路５及びアドレス発生回路７は、
通常の同期信号発生装置及び個別部品によるアドレス発
生装置を組み合わせても良いし、これら両機能を組み合
わせたＣＲＴコントローラを用いても良い。

第２図に示す文字・図形表示装置により、第３図のパタ
ーンを表示した後、表示を第４図のパターンに変更する
場合を次に説明する。

第３図に示すパターンは、黒い正方形に内接する円の内
部を白く抜いた図形を画面−杯に表示したものである。

また、第４図に示すパターンは、第３図のパターンを操
作したものである。すなわら、第４図のパターンは、第
３図及び第５図のパターンに、排他的論理和演算を施し
たものである。

従来の文字・図形表示装置により、第３図の表示の後に
、第４図の表示を行なうには、輪郭情報の内部及び外部
の判定、塗りつぶし模様（テクスチャ）の演算、シザリ
ング（クリッピング）なとの複雑な演算をＣＰＵ　１が
行い、演算結果を表示メモリ４に転送する必要がある。

このためには、先ず、ＣＰＵ　１が、第３図のパターン
に対応する図形データを発生し、表示メモノ４に転送す
る。表示メモリ４に格納された図形データが、アドレス
発生回路７により読み出され、映像信号発生回路６によ
り映像信号に変換されて、表示手段に表示される。

次に、ＣＰＵ　１が、表示用メモリ４の記憶内容を読み
込み、第３図の各画素が第５図の図形の内側か、外側か
を判断する。第５図の図形の内側ならば、ｃｐｕｉは、
第３図の図形を反転させて、表示用メモリ４に転送する
。また、第５図の図形の外側ならば、同等処理を行なわ
ない。上述の工程を、表示用メモリ４の総べての５ｃ！
憶内容に対して行ない、第４図のパターンを得る。なお
、文字の場合でも、同様な処理を行なう。

［発明が解決しようとする課Ｍ］このように、従来の文字・図形表示装置では、表示内容
を変更する際、ＣＰＵＩは、文字や図形の演算に長時間
を要すると共に、表示用メモリ４からのデータの読み込
み、表示用メモリ４へのデータの書込みにも相当の時間
を要する。また、表示手段の表示を乱さないで、表示を
変更するには、例えば表示の帰線期間を用いて、ＣＰＵ
　１が表示用メモリ４にアクセスしなければならないの
で、ＣＰＵ　１に峙ち時間が必要になる。よって、ｃＰ
Ｕｌの表示以外のスルーブツトが低下した。

よって、表示画面の変更又は更新の開始から、終了まで
にも時間がかかり、第４図のような図形が瞬間的に表示
されない。

したがって、本発明の目的は、文字・図形の処理を効率
よく行えると共に、表示更新速度の改善された文字・図
形表示装置の提供にある。

［課題を解決するための手段］本発明の文字・図形表示装置は、表示用メモリと、記憶内容を表示用メモリに複写すると共に、表示用メモ
リの記憶内容を格納する複写・格納用メモリと、処理データを格納する処理データ格納用メモリと、複写・格納用メモリ及び上記処理データ格納用メモリの
記憶内容に応して論理演算を行い、この演算結果を複写
・格納用メモリに格納させる論理演算回路とを具えてい
る。

そして、表示用メモリの記憶内容により表示を行なって
いる。

［作　用］本発明によれば、表示内容を変更する際、複写・格納用
メモリに表示用メモリと同し内容を格納する。また、変
更に応じた処理データを処理データ格納用メモリに格納
する。論理演算回路は、複写・格納用メモリ及び処理デ
ータ格納用メモリの内容に応じて、論理演算を行い、そ
の結果を再び複写・格納用メモリに格納する。この間、
表示用メモリの記憶内容は、変更されないので、表示手
段上の表示が乱れない。そして、複写・格納用メモリの
記憶内容を瞬時に表示用メモリに転送して、表示の変更
を行なう。

よって、表示を乱すことなく、文字・図形の処理を効率
よく行えると共に、表示更新速度を改善できる。

［実　施　例］以下、本発明の好適な実施例を説明する。

第１図は、本発明の好適な実施例のブロック図である。

なお、第２図の従来例と同様な、ブロックは、同じ参照
番号で示し、その詳細１１＠明は省略する。すなわち、
ＣＰＵＩ、ＲＯ′Ｍ２１．ＲＡＭ３、表示用メモリ４、
同１ｆｌ信号発生回路５．；Ｉｔ’ｌｌ！像信号発生回
路６及びアドレス発生回路７、出力線８は、第２図と同
しである。

本発明の文字・図形表示装置では、複写・格納用メモリ
９、論理演算回路１０及び処理データ格納用メモリ１１
を更に有する。

ｈａ写・格納用メモリ９は、ＣＰ（ＪＬが餞キした文字
・図形データを表示用メモリ４と同時に格納できると共
に、表示用メモリ４との間で、データの転送をハードウ
ェア的に高速に行える。また、処理データ格納用メモリ
１！は、ｃｐｕｔが発生した変更用処理データを格納す
る。

論理演算回路１０は、複写・格納用メモリ９及び処理デ
ータ格納用メモリ１１の記憶内容を互いに論理演算した
後、この演算結果を複写・格納用メモリ９に戻す。

次に、第１図の動作を説明する。

臂通の表示を行なう場合は、第２図の場合と同様に、Ｃ
ＰＵＩが文字・図形データを発生し、表示用メモリ４が
このデータを格納する。その表示も、第２図の場合と同
様である。

表示中に、表示内容を更新するには、ＣＰＵＩが、新た
な文字・図形データを発生し、複写・格納用メモリ９に
転送する。総べてのデータが、複写・格納用メモリ９に
格納された後、そのデータをハードウェア的に表示用メ
モリ４に高速転送すれば、表示手段上の表示を乱すこと
なく、表示の変更が行える。

次に、表示を、第３図のパターンから第４図のパターン
に変更する場合を説明する。

まず、従来と同様に、ＣＰＵ　１が第３図のパターンを
発生し、表示用メモリ４に転送する。よって、第３図の
パターンが表示手段に表示される。

次に、表示用メモリ４に格納された第３図のパターンを
、複写・格納用メモリ９にハードウェア的に高速に複写
する。しかし、この代わりに、ＣＰＵＩが第３図のパタ
ーンを表示用メモリ４に転送する際に、同時にこのパタ
ーンを複写・格納用メモリ９に転送してもよい。

ＣＰＵ　１は、第５図に示すパターンを発生し、このパ
ターンを処理パターンとして、処理データ格納用メモリ
ＩＩに転送する。また、ＣＰＵ　１は、論理演算回路１
０の論理演算の種類の命令（この場合、排他的論理和）
を論理演算回路ｌＯに転送する。

よって、論理演算回路１０は、複写・格納用メモリ９及
び処理データ格納用メモリ１１の記憶内容の排他的論理
和演算を行い、この演算結果を複写・格納用メモリ９に
戻す。この論理演算は、ハードウェアで直接行なうため
、ＣＰＵ　１の論理演算よりも非常に高速である。また
、この演算は、表示用メモリ４の記憶内容に影響しない
ので、表示手段の表示が乱れることもない。

論理演算結果が、複写・格納用メモリ９に戻されると、
その記憶内容が１０表示用メモリ４に転送される。この
転送は、ＣＰＵＩではなく、ハードウェア的に行なうの
で、非常に高速である。よって、表示内容が一瞬の内に
変更される。

上述の動作は、第３〜第５図のパターン以外の図形、及
び文字に対しても同様である。

［発明の効果］上述の如く、本発明の文字・図形表示装置によれば、表
示内容を更新又は変更するのに、ＣＰＵの負荷が大幅に
減る。また、表示手段上の表示を乱すことなく、更新又
は変更を効率よく行える。

・同量信号発生回路・映（を信号発生回路・アドレス発生回路・複写・格納用メモリ・論理演算回路・処理データ格納用メモリ

【図面の簡単な説明】

第１図は本発明の文字・図形表示装置の好適な実施例の
ブロック図、第２図は従来の文字・図形表示装置のブロ
ック図、第３〜第５図は第１及び第２図の動作を説明す
るための図形パターン図である。

Claims

【特許請求の範囲】表示用メモリと、記憶内容を上記表示用メモリに複写すると共に、上記表
示用メモリの記憶内容を格納する複写・格納用メモリと
、処理データを格納する処理データ格納用メモリと、上記複写・格納用メモリ及び上記処理データ格納用メモ
リの記憶内容に応じて論理演算を行い、この演算結果を
上記複写・格納用メモリに格納させる論理演算回路とを
具え、上記表示用メモリの記憶内容により表示を行なうことを
特徴とする文字・図形表示装置。