TWI618941B - Test device, test signal supply device, test method and computer readable Recording media - Google Patents

Test device, test signal supply device, test method and computer readable Recording media Download PDF

Info

Publication number
TWI618941B
TWI618941B TW105105149A TW105105149A TWI618941B TW I618941 B TWI618941 B TW I618941B TW 105105149 A TW105105149 A TW 105105149A TW 105105149 A TW105105149 A TW 105105149A TW I618941 B TWI618941 B TW I618941B
Authority
TW
Taiwan
Prior art keywords
test
pattern
unit
packet
test pattern
Prior art date
Application number
TW105105149A
Other languages
English (en)
Other versions
TW201713960A (zh
Inventor
Koji Takahashi
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201713960A publication Critical patent/TW201713960A/zh
Application granted granted Critical
Publication of TWI618941B publication Critical patent/TWI618941B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31707—Test strategies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318371—Methodologies therefor, e.g. algorithms, procedures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Cardiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本發明的問題在於減少在試驗裝置中設置的圖案 產生器的數量，以減少試驗成本。
為了解決此問題，本發明提供一種試驗裝置及試驗方法，該試驗裝置，用以試驗被試驗器件，且該試驗裝置具備：封包傳送部，其在被試驗器件的試驗中，將應該供給到被試驗器件中的試驗圖案加以封包化並傳送；封包傳輸部，其傳輸藉由封包傳送部所傳送的封包；封包接收部，其接收經由封包傳輸部所傳輸的試驗圖案；緩衝部，其緩衝藉由封包接收部所接收的試驗圖案；及，試驗訊號供給部，其將對應於自緩衝部取得的試驗圖案之試驗訊號，供給到被試驗器件。

Description

試驗裝置、試驗訊號供給裝置、試驗方法及電腦可讀取 記錄媒體
本發明關於試驗裝置、試驗訊號供給裝置、試驗方法及電腦可讀取記錄媒體。
以往，用以試驗被試驗器件之試驗裝置，將產生試驗圖案之圖案產生器設置在被試驗器件的附近，且該圖案產生器對應於試驗開始的訊號而產生試驗圖案以供給到被試驗器件(作為關聯文獻，例如，參照專利文獻1~5)。
專利文獻1：日本特開2003-35753號公報
專利文獻2：日本特開平4-264931號公報
專利文獻3：日本特開2004-144488號公報
專利文獻4：日本特開2001-155497號公報
專利文獻5：日本特開平10-160808號公報
這種圖案產生器，為了高速地實行被試驗器件的試驗周期，藉由使用ASIC(特定應用積體電路，Application-specific integrated circuit)及/或FPGA(現場可程式化閘陣列，Field-programmable gate array)等的硬體所實行的專用設計來實現。因此，當利用1台試驗裝置來測定複數個被試驗器件的場合，必須在複數個被試驗器件附近分別地設置高價的圖案產生器，而會增加試驗裝置的成本。又，當圖案產生器的變更，伴隨著硬體的變更的場合，此場合，如果必須變更複數個圖案產生器的全部，則會增加工夫和成本。
在本發明的第一態樣中，提供一種試驗裝置及試驗方法，該試驗裝置，用以試驗被試驗器件，且該試驗裝置具備：封包傳送部，其在被試驗器件的試驗中，將應該供給到被試驗器件中的試驗圖案加以封包化並傳送；封包傳輸部，其傳輸藉由封包傳送部所傳送的封包；封包接收部，其接收經由封包傳輸部所傳輸的試驗圖案；緩衝部，其緩衝藉由封包接收部所接收的試驗圖案；及，試驗訊號供給部，其將對應於自緩衝部取得的試驗圖案之試驗訊號，供給到被試驗器件。
在本發明的第二態樣中，提供一種試驗訊號供給裝置，其設置在用以試驗被試驗器件之試驗裝置中，該試驗訊號供給裝置具備：封包接收部，其在被試驗器件的試驗中，接收來自封包傳輸部之試驗圖案，該封包傳輸部藉由封包來傳輸要供給到被試驗器件中的試驗圖案；緩衝部，其緩衝藉由封包接收部所接收的試驗圖案；及，試驗訊號供給部，其將對應於自緩衝部取得的試驗圖案之試驗訊號，供給到被試驗器件。
在本發明的第三態樣中，提供一種電腦可讀取記錄媒體，其記錄有程式，該程式在電腦中實行且產生第一態樣的試驗裝置所使用的試驗圖案，並且，該程式使電腦發揮作為下述構件的機能：圖案產生部，其在被試驗器件的試驗中，產生應該供給到被試驗器件中的試驗圖案；及，封包傳送部，其將已產生的試驗圖案加以封包化並傳送。
另外，上述的發明概要，並非將本發明的必要特徵全部列舉者，又，這些特徵群的子組合，也能作為發明。
10‧‧‧DUT(被試驗器件)
20‧‧‧伺服器裝置
30‧‧‧測試頭
100‧‧‧試驗裝置
110‧‧‧圖案產生部
112‧‧‧記憶體
114‧‧‧CPU(中央處理單元)
116‧‧‧演算法圖案產生器
120‧‧‧封包傳送部
130‧‧‧封包傳輸部
132‧‧‧分歧器
134‧‧‧分配器
136‧‧‧切換部
140‧‧‧通道電路
142‧‧‧封包接收部
144‧‧‧緩衝部
146‧‧‧試驗訊號供給部
148‧‧‧比較部
150‧‧‧同步部
152‧‧‧時序產生部
210‧‧‧試驗開始部
220‧‧‧通知部
1900‧‧‧電腦
2000‧‧‧CPU(中央處理單元)
2010‧‧‧ROM(唯讀記憶體)
2020‧‧‧RAM(隨機存取記憶體)
2030‧‧‧通訊介面
2040‧‧‧硬碟驅動器
2050‧‧‧軟碟驅動器
2060‧‧‧DVD驅動器(數位多功能光碟驅動器)
2070‧‧‧輸入輸出晶片
2075‧‧‧圖形控制器
2080‧‧‧顯示裝置
2082‧‧‧主機控制器
2084‧‧‧輸入輸出控制器
2090‧‧‧軟碟
2095‧‧‧DVD-ROM(唯讀型數位多功能光碟)
第1圖一起表示關於本實施形態之試驗裝置100的構成例及被試驗器件10。
第2圖表示關於本實施形態之試驗裝置100的動作流程的一例。
第3圖一起表示關於本實施形態之試驗裝置100的第一變化例及被試驗器件10。
第4圖一起表示關於本實施形態之試驗裝置100的第二變化例及被試驗器件10。
第5圖一起表示關於本實施形態之試驗裝置100的第三變化例及被試驗器件10。
第6圖表示作為關於本實施形態之伺服器裝置20而發揮機能之電腦1900的硬體構成的一例。
以下，雖然透過發明的實施形態來說明本發明，但是以下實施形態並非用以限定關於發明的申請專利範圍，又並非所有的在實施形態中說明的特徵的組合都是發明所必要的解決手段。
第1圖一起表示關於本實施形態之試驗裝置100的構成例及被試驗器件(DUT)10。試驗裝置100，用以試驗被試驗器件。試驗裝置100，將產生試驗圖案之圖案產生器，設置在與被試驗器件連接的測試頭不同的位置，以減少圖案產生器的數量。另外，在第1圖中，以DUT10來表示被試驗器件。DUT10，例如是類比電路、數位電路、記憶體、及/或系統單晶片(SOC)等器件。
試驗裝置100，將基於試驗圖案之試驗訊號輸入到DUT10中，該試驗訊號用以試驗DUT10，且基於DUT10對應於試驗訊號而輸出的輸出訊號來判定DUT10的良劣。試驗裝置100，具備：伺服器裝置20、封包傳輸部130及測試頭30。
伺服器裝置20，產生試驗裝置100所使用的試驗圖案，且經由封包傳輸部130，將該試驗圖案傳輸到DUT10所連接的測試頭30。伺服器裝置20，也可以是EWS(工程工作站，Engineering Work Station)、工作站、及個人電腦等之中的任一種，也可以是這些工作站或電腦的組合。伺服器裝置20，具有圖案產生部110與封包傳送部120。
圖案產生部110，產生應該供給到DUT10中的試驗圖案。圖案產生部110，也可以在該試驗裝置100進行DUT10的試驗中產生試驗圖案。取代於此、或添加至此，圖案產生部110，也可以在該試驗裝置100進行DUT10的試驗前產生試驗圖案。圖案產生部110，基於軟體或硬體的動作以產生試驗圖案。第1圖說明了圖案產生部110基於軟體或硬體的動作而分別產生試驗圖案的例子。圖案產生部110，包含：記憶體112、CPU114及演算法圖案產生器116。
記憶體112，儲存用以試驗DUT10之試驗程式。取代於此、或添加至此，記憶體112，也可以儲存應該供給到DUT10中的試驗圖案。此場合，記憶體112，也可以儲存在伺服器裝置20的外部或內部已預先產生的試驗圖案。又，記憶體112，也可以分別地記憶圖案產生部110在產生試驗圖案的過程中所產生(或利用)的中間資料、算出結果、及參數等。又，記憶體112，也可以對應於伺服器裝置20內的各部的要求，將已記憶的資料等供給到要求處。
CPU114，實行試驗程式以產生試驗圖案。此場合，CPU114，也可以讀出且實行記憶體112所儲存的試驗程式。取代於此、或添加至此，CPU114，也可以指示要傳送記憶體112所儲存的試驗圖案。取代於此、或添加至此，CPU114，也可以指示要在演算法圖案產生器116中產生試驗圖案。
演算法圖案產生器116，藉由已構裝有預定的演算法之硬體來產生試驗圖案。演算法圖案產生器116，也可以包含FPGA及/或ASIC等。
如以上，關於本實施形態之圖案產生部110，將CPU114利用軟體的實行所產生的試驗圖案、記憶體112所儲存的試驗圖案、及演算法圖案產生器116所產生的試驗圖案之中的至少一種，供給到封包傳送部120。另外，圖案產生部110，也可以具有軟體的實行、記憶體112的儲存、及硬體的產生的3種圖案產生機能之中至少1種或複數種機能，以產生圖案。
封包傳送部120，在DUT10的試驗中，將應該供給到DUT10中的試驗圖案加以封包化並傳送。封包傳送部120，將自圖案產生部110接受的試驗圖案加以封包化並傳送。此處，封包傳送部120，例如，在DUT10的試驗中，將在DUT10的試驗前已產生的試驗圖案加以封包化並傳送。取代於此、或添加至此，封包傳送部120，也可以在DUT10的試驗中，將在DUT10的試驗中所產生的試驗圖案加以封包化並傳送。
封包傳送部120，也可以逐步地(一部分一部分地)將試驗圖案加以封包化並傳送。封包傳送部120，作為一例，將試驗圖案的一部分、及包含該試驗圖案的一部分的傳送去處的資訊等之標頭資訊，作成預定的資料尺寸而加以封包化。封包傳送部120，當將要傳送到複數個傳送去處之複數個試驗圖案的一部分作成一個封包的場 合，則可以將包含複數個傳送去處的資訊、及對應關係資訊之標頭資訊，作成預定的資料尺寸而加以封包化，該對應關係資訊，是應該傳送的試驗圖案的在封包內的位置與該傳送去處之對應關係資訊。
又，封包傳送部120，例如，將圖案產生部110所產生的試驗圖案進行DMA(資料記憶體存取，data memory access)轉送。封包傳送部120，作為一例，將記憶體112所儲存的試驗圖案，藉由DMA轉送而朝向封包傳輸部130傳送。又，封包傳送部120，也可以將CPU114利用軟體的實行所產生的試驗圖案、及/或演算法圖案產生器116所產生的試驗圖案，藉由DMA轉送而朝向封包傳輸部130傳送。封包傳送部120，經由封包傳輸部130而將試驗圖案傳輸到測試頭30。
封包傳輸部130，使藉由封包傳送部120所傳送的封包，朝向測試頭30傳輸。封包傳輸部130，也可以使用規格化的方式來傳輸封包。封包傳輸部130，作為一例，也可以使用乙太網路(註冊商標)規格來傳輸封包。此場合，封包傳輸部130，也可以是網路的一部分或是全部。又，封包傳輸部130，也可以連接到其他的網路等。又，封包傳輸部130，也可以利用直接連接的P2P(點對點，Peer to Peer)連接而在裝置間傳輸封包。
封包傳輸部130，也可以具有分歧、分配、及切換等的機能，藉以傳輸封包。第1圖表示封包傳輸部130具有使封包分歧的機能的例子。此場合，封包傳輸部 130，具有分歧器132。分歧器132，使自封包傳送部120接受的封包分歧。分歧器132，作為一例，參照包含封包的傳送去處之標頭資訊等，以使該封包所包含的資料分歧且朝向對應的傳送去處。分歧器132，使封包分歧且朝向在測試頭30的內部的對應的傳送去處。
測試頭30，被連接到1個或複數個DUT10，基於被傳輸的試驗圖案來試驗該DUT10。第1圖表示測試頭30被連接到1個DUT10，且試驗該DUT10的例子。測試頭30，具有通道電路140與同步部150。
通道電路140，被設置成對應於被連接到DUT10之至少一個試驗端子，且授受(授予和接受)基於已傳輸的試驗圖案之試驗訊號、及試驗訊號所對應的回應訊號。此處，也可以對應於被設置在DUT10上的1個或複數個輸入輸出端子，而在通道電路140上設置1個或複數個試驗端子。亦即，也可以針對DUT10的每1個或每複數個輸入輸出端子，而設置複數個通道電路140。第1圖表示針對DUT10的每個輸入輸出端子而設置複數個通道電路140的例子。另外，將這種對應於1個DUT10而設置的複數個通道電路140，作成通道群組電路。各個通道群組電路(複數個通道電路140)，包含：封包接收部142、緩衝部144、試驗訊號供給部146、比較部148及時序產生部152。
封包接收部142，接收經由封包傳輸部130所傳輸的試驗圖案。封包接收部142，作為一例，將除了已 接收的標頭資訊以外的資料，供給到緩衝部144。亦即，封包接收部142，將已接收的試驗圖案的資訊，供給到緩衝部144。
緩衝部144，緩衝藉由封包接收部142所接收的試驗圖案。緩衝部144，也可以緩衝封包接收部142所接收的每1個或每複數個封包，以逐步地累積試驗圖案。緩衝部144，將已緩衝且累積的試驗圖案的一部分供給到試驗訊號供給部146。緩衝部144，也可以包含FIFO(先入先出，first in first out)電路，也可以將在時間上較早已緩衝的資料，比在時間上較晚被緩衝的資料更早地供給到試驗訊號供給部146。
試驗訊號供給部146，將對應於自緩衝部144取得的試驗圖案之試驗訊號，供給到DUT10。試驗訊號供給部146，也可以具有驅動器電路，也可以經由該驅動器電路將預定的訊號電壓範圍的試驗訊號，供給到DUT10。又，試驗訊號供給部146，也可以產生DUT10對應於試驗訊號而輸出的回應訊號的期待值。此場合，試驗訊號供給部146，將已產生的期待值供給到比較部148。
比較部148，接收DUT10對應於試驗訊號而輸出的回應訊號。比較部148，也可以包含比較器電路，此場合，也可以藉由該比較器電路來比較DUT10的回應訊號與臨界值，以取得回應訊號的資料值。比較部148，也可以將DUT10的回應訊號所包含的資料值與試驗訊號 供給部146所產生的期待值進行比較，並基於比較結果，以判定DUT10的良劣。
時序產生部152，產生將試驗圖案供給到DUT10之時序。時序產生部152，作為一例，基於緩衝部144所緩衝且累積的試驗圖案的量，以產生要供給試驗圖案之時序訊號。亦即，時序產生部152，產生時序訊號且供給到試驗訊號供給部146，該時序訊號與伺服器裝置20將封包輸送到測試頭30之時序彼此獨立。
藉此，試驗訊號供給部146，將已在緩衝部144緩衝後的試驗圖案所對應的試驗訊號，依據時序產生部152所產生的時序而供給到DUT10。另外，時序產生部152，也可以將接收時序訊號及/或比較時序訊號等供給到比較部148，該比較部148依據該接收時序訊號來接收回應訊號，且依據該比較時序訊號來進行與期待值的比較。這樣，時序產生部152，也可以具有通道電路140的時序控制機能。
同步部150，取得複數個通道電路140(亦即，通道群組電路)的同步。亦即，同步部150，對於複數個試驗訊號和回應訊號的傳送接收時序進行同步控制，在1個DUT10上設置的輸入輸出端子上進行該複數個試驗訊號和回應訊號的授受。同步部150，也可以產生同步時序訊號，且將該同步時序訊號供給到複數個通道電路140各自具有的時序產生部152，以進行同步控制。另外，當即便不同的輸入輸出端子間的試驗訊號及回應訊號 的傳送接收時序不同步，所使用的DUT10也可以正常動作的場合，則也可以沒有同步部150。
以上的關於本實施形態之試驗裝置100，在與測試頭30不同的伺服器裝置20上設置有圖案產生部110。再者，圖案產生部110，以對應於DUT10的複數個輸出輸入端子的各端子而產生應該傳送的試驗圖案，且各自傳輸到複數個輸出輸入端子的各端子所對應的通道電路140的方式進行封包傳送。藉此，試驗裝置100，不必在對應於DUT10的複數個輸出輸入端子之每個通道電路上設置圖案產生部110，例如，使用對應於1個DUT10之1個圖案產生部，藉此能夠試驗該DUT10。接著說明這種試驗裝置100的動作。
第2圖表示關於本實施形態之試驗裝置100的動作流程的一例。首先，圖案產生部110，在試驗開始前產生試驗圖案(S210)。圖案產生部110，也可以對應於所使用的試驗圖案來選擇產生手段。圖案產生部110，當能夠利用單純的演算法、及簡易的程式等來產生圖案的場合，則也可以使CPU114自記憶體112讀出程式，且使CPU114實行該程式以產生試驗圖案。
又，圖案產生部110，當藉由複雜的演算法等來產生試驗圖案的場合，則也可以在演算法圖案產生器116中產生該試驗圖案。取代於此，圖案產生部110，也可以將已預先在外部或內部產生且記憶在記憶體112中的試驗圖案，供給到封包傳送部120。藉此，圖案產生部 110，能夠減輕CPU114的負荷。又，圖案產生部110，也可以將已產生的試驗圖案進行DMA轉送，藉此減輕CPU114的負荷，而能夠高速地傳輸大容量的試驗圖案。
圖案產生部110，依序傳輸所產生的試驗圖案。圖案產生部110，當沒有試驗中止等的指示的場合，也可以獨立於測試頭30的動作，且繼續進行試驗圖案的傳輸直到試驗圖案的產生結束為止。
接著，封包傳送部120，自DUT10的試驗前，開始傳送圖案產生部110所產生的試驗圖案(S220)。封包傳送部120，經由封包傳輸部130將試驗圖案傳送到測試頭30的對應的通道電路140。再者，通道電路140各自具有的緩衝部144，將所接受的試驗圖案進行緩衝(S230)。
時序產生部152，對應於緩衝部144將試驗圖案進行緩衝並蓄積的量超過預定臨界值，而產生試驗圖案的供給時序且供給到試驗訊號供給部146。藉此，試驗訊號供給部146，開始DUT10的試驗(S240)。
另外，時序產生部152，對應於封包傳輸部130的傳輸量、緩衝部144的緩衝量、以及試驗訊號供給部146和比較部148的試驗速度等，來決定累積量的臨界值。又，當使用同步部150來進行通道群組電路的同步的場合，時序產生部152，也可以在自同步部150接受到同步訊號的條件下，對應於緩衝部144的累積量超過預定臨界值，而產生試驗圖案的供給時序。
試驗訊號供給部146，將對應於試驗圖案之試驗訊號依序供給到DUT10。試驗訊號供給部146，繼續進行試驗訊號的供給，直到緩衝部144所緩衝的試驗圖案全部被供給到DUT10為止。又，試驗訊號供給部146，當自前述緩衝部144所取得的試驗圖案中包含用以同意插入等待周期(wait cycle)之等待同意碼，且緩衝部144所緩衝的試驗圖案的殘量在基準以下的場合，則也可以在供給到DUT10中的試驗訊號中插入等待周期。
藉此，試驗訊號供給部146，能夠在試驗訊號的供給中，實行插入等待周期的控制。另外，試驗訊號供給部146，也可以基於緩衝部114在已插入的等待周期的期間所累積的試驗圖案不會溢位的程度，來規定緩衝部144的試驗圖案的殘量的基準，以確保緩衝部144的自由儲存區。
又，試驗訊號供給部146，當自緩衝部144所取得的試驗圖案包含有在未滿緩衝部144的尺寸的範圍內之分歧命令的場合，則也可以分歧到已完成緩衝的分歧去處的試驗圖案。藉此，試驗訊號供給部146，能夠在試驗訊號的供給中，實行試驗圖案的分歧控制。另外，試驗裝置100，當實行分歧命令的場合，該分歧命令是在緩衝部144的尺寸以上的範圍內的分歧命令，則也可以在封包傳送部120的封包傳送階段中，實行該分歧命令。
又，緩衝部144，也可以在所緩衝的試驗圖案的使用後，仍在預定的周期個數中持續地保持。此場合，試驗訊號供給部146，當自緩衝部144所取得的試驗圖案中包含前方分歧命令的場合，則分歧到緩衝部144所保持的使用後的試驗圖案。這樣，關於本實施形態之試驗訊號供給部146，能夠使用緩衝部144所緩衝的試驗圖案，以實行分歧命令。藉此，能夠減輕封包傳送部120側的負擔且安定地實行封包傳送。
另外，試驗訊號供給部146，在朝向DUT10進行試驗訊號的供給之持續期間，當在緩衝部144所緩衝的試驗圖案不足的場合，則判斷在緩衝部144中產生欠位(S250為「是」)。此場合，試驗訊號供給部146，判斷DUT10的試驗已失敗，且中止或中斷試驗(S260)。試驗訊號供給部146，也可以指示伺服器裝置20中止試驗，伺服器裝置20，也可以對應於該指示而中止試驗動作且通知使用者等試驗失敗。
又，試驗訊號供給部146，當緩衝部144的試驗圖案沒有不足且結束試驗訊號的供給之場合(S250為「否」)，則比較部148接收DUT10對應於試驗訊號而輸出的回應訊號。比較部148，比較在DUT10的回應訊號中所包含的資料值與試驗訊號供給部146所產生的期待值，以判定DUT10的良劣(S270)。
當試驗裝置100持續進行試驗之場合，則使圖案產生部110產生對應於下次試驗之試驗圖案(S280為 「否」)。試驗裝置100，也可以重複進行自S210到S270的動作，直到應該實行的試驗結束為止。試驗裝置100，當應該實行的試驗結束的場合，則結束試驗(S280為「是」)。
如以上，關於本實施形態之試驗裝置100，在伺服器裝置20所進行的試驗圖案的產生和傳送動作、及測試頭30所進行的試驗動作，與緩衝部144所進行的緩衝動作是沒有破綻的範圍中，則能夠使該等動作各自獨立地實行。藉此，能夠在伺服器裝置20中產生試驗圖案，該伺服器裝置20與測試頭30各自獨立，所以能夠省略在測試頭30中的圖案產生部110。
又，封包傳輸部130，具有分歧、分配及切換等的機能，以傳輸伺服器裝置20所產生的試驗圖案，所以能夠減少在試驗裝置100中設置的圖案產生部110的數量。又，圖案產生部110，使用伺服器裝置20這種泛用裝置來構成，所以能夠削減專用設計所需的工夫。又，圖案產生部110，能夠藉由軟體來實行試驗圖案的產生動作的一部分或全部，所以即便圖案的一部分也就是圖案控制命令有所變更，也能夠不耗費工夫和成本而容易地實行。
又，能夠減少在試驗裝置100中設置的圖案產生部110的數量，所以即便圖案產生部110的硬體有所變更，也能夠一起進行變更。這樣，關於本實施形態之試驗裝置100，能夠減少在試驗裝置100中設置的圖案產生部 的數量，且藉由軟體來實行試驗圖案產生動作的一部分或全部，所以能夠減少試驗成本。
以上的關於本實施形態之試驗裝置100，說明針對1個DUT10進行試驗的例子。添加至此，試驗裝置100，也可以針對複數個DUT10進行試驗。此場合，試驗裝置100，也可以使用1個通道群組電路來試驗複數個DUT10，取代於此，也可以使複數個通道群組電路對應於複數個DUT10，以分別地進行試驗。接著說明，試驗裝置100，對應於複數個DUT10而具有複數個通道群組電路的例子。
第3圖一起表示關於本實施形態之試驗裝置100的第一變化例及DUT10。第3圖表示的例子，是具有2個通道群組電路之試驗裝置100，每個通道群組電路分別被連接到DUT10，以試驗2個DUT10。在第一變化例的試驗裝置100中，與第1圖所示的關於本實施形態之試驗裝置100的動作約略相同的元件，被給予相同的符號且省略說明。
試驗裝置100，在測試頭30中具備複數個通道群組電路，其對應於DUT10所連接的至少1個試驗端子而設置，且各自具有緩衝部144和試驗訊號供給部146。試驗裝置100，也可以在每個通道群組電路中取得同步，此場合也可以在每個通道群組電路中設置同步部150。第3圖所表示的試驗裝置100，具備對應於2個 DUT10之2個通道群組電路、及分別地控制該2個通道群組電路的同步之2個同步部150。
另外，第3圖表示對於2個DUT10實行同種或約略相同的試驗。亦即，第3圖表示的例子，是試驗裝置100具備1個伺服器裝置20，且將1個圖案產生部110所產生的試驗圖案，經由2個通道群組電路而分別地供給到2個DUT10。封包傳送部120，與第1圖所示的試驗裝置100的封包傳送部120同樣，也可以將圖案產生部110所產生的試驗圖案加以封包化並傳送。另外，封包傳送部120，也可以在封包的標頭中，添加傳送去處的通道群組電路的指示。
封包傳輸部130，將藉由封包傳送部120所傳送的封包，多向傳輸(multicast)到2個以上的通道群組電路。此場合，封包傳輸部130，也可以具有將自封包傳送部120已接受的封包分配到n處之分配器134，以多向傳輸到n個通道群組電路。第3圖表示的例子，是分配器134將已接受的封包均分(equipartition)到2個通道群組電路。
又，封包傳輸部130，對應於複數個通道群組電路而設置有複數個分歧器132，該複數個分歧器132，使自封包傳送部120已接受的封包分別地分歧。第3圖表示的例子，是對應於2個通道群組電路之2個分歧器132，使自分配器134已分別地接受的封包，分歧且朝向對應的通道電路140。藉此，複數個通道群組電路的封包 接收部142，能夠接收應該供給到DUT10的輸入輸出端子之試驗圖案，該輸入輸出端子被連接到設置有該封包接收部142之通道電路140。
再者，複數個通道群組電路的各自的緩衝部144，緩衝封包接收部142已接收的封包中所包含的具有對應關係的試驗圖案，該試驗圖案與複數個通道群組電路各自具有對應關係。複數個通道群組電路的時序產生部152，基於對應的緩衝部144所緩衝的試驗圖案的累積量，來產生要供給試驗圖案之時序。複數個通道電路140實行試驗的動作，與在第1圖及第2圖中已說明的動作約略相同，所以在此省略。
以上的第一變化例的試驗裝置100，將圖案產生部110所產生且傳送的封包分配到複數個通道群組電路，所以能夠使圖案產生部110的數量比通道群組電路的數量更少。另外，此場合，圖案產生部110的動作的負荷，與在第1圖及第2圖中已說明的試驗裝置100所具有的圖案產生部110的動作負荷約略相同，所以能夠一邊安定地供給試驗圖案，一邊實行複數個DUT10的試驗。因此，第一變化例的試驗裝置100，能夠減少在該試驗裝置100中設置的圖案產生部的數量，以減少試驗成本。
第4圖一起表示關於本實施形態之試驗裝置100的第二變化例及DUT10。第4圖表示的例子，是具有2個通道群組電路之試驗裝置100，每個通道群組電路分別被連接到DUT10，以個別地試驗2個DUT10。在第二 變化例的試驗裝置100中，與第1圖及第3圖所示的關於本實施形態之試驗裝置100的動作約略相同的元件，被給予相同的符號且省略說明。
試驗裝置100，在測試頭30中具有複數個通道群組電路。試驗裝置100，也可以在每個通道群組電路中取得同步，此場合也可以在每個通道群組電路中設置同步部150。第4圖所表示的試驗裝置100，與第3圖的同樣，具備對應於2個DUT10之2個通道群組電路、及分別地控制該2個通道群組電路的同步之2個同步部150。
另外，第4圖表示對於2個DUT10實行不同種類的試驗之例子。亦即，第4圖所表示的例子，是試驗裝置100，具備2個伺服器裝置20，該伺服器裝置20具有圖案產生部110，將2個圖案產生部110所產生的不同的試驗圖案，分別地供給到2個DUT10所對應的通道群組電路中。此場合，封包傳送部120，也可以被分別地設置在伺服器裝置20中，以分別地將圖案產生部110所產生的試驗圖案加以封包化並傳送。另外，封包傳送部120，也可以在封包的標頭中，添加傳送去處的通道群組電路的指示。
封包傳輸部130，具有切換部136，該切換部136進行切換，以將封包傳送部120所傳送的封包，傳輸到任一個通道群組電路。第4圖所表示的例子，是2輸入1輸出的切換部136進行切換，以將2個封包傳送部120所傳送的封包之中的任一方，傳輸到已被連接到輸出之1個 通道群組電路。封包傳輸部130，也可以對應於傳送去處的通道群組電路的數量而具有複數個切換部136。
此場合，封包傳輸部130，也可以具有n個分配器134，該分配器134將自封包傳送部120已接受的封包分配到n處，且各自經由n個切換部136而多向傳輸到n個通道群組電路中。第4圖所表示的例子，是2個分配器134將已接受的封包，各自經由2個切換部136而約略均分到2個通道群組電路中。又，封包傳輸部130，對應於複數個通道群組電路而設置有複數個分歧器132，該複數個分歧器132，分別地分歧自封包傳送部120已接受的封包。
藉此，複數個通道群組電路的封包接收部142，能夠接收到應該供給到DUT10的輸入輸出端子之試驗圖案，該輸入輸出端子被連接到設置有該封包接收部142之通道電路140。此處，試驗裝置100，也可以自各個伺服器裝置20供給不同的試驗圖案，封包接收部142能夠接收複數個試驗圖案之中，應該供給到對應的DUT10的輸入輸出端子之試驗圖案。
以上的關於本實施形態之試驗裝置100，是藉由時序產生部152來產生要將試驗圖案供給到DUT10之時序，且開始DUT10的試驗之例子。取代於此、或添加至此，試驗裝置100，也可以藉由伺服器裝置20來產生要將試驗圖案供給到DUT10之時序。使用第5圖來說明這種試驗裝置100。
第5圖一起表示關於本實施形態之試驗裝置100的第三變化例及DUT10。第5圖所表示的例子，是具有1個通道群組電路之試驗裝置100，被連接到1個DUT10，且藉由伺服器裝置20所產生的時序來實行DUT10的試驗。在第三變化例的試驗裝置100中，與第1圖所示的關於本實施形態之試驗裝置100的動作約略相同的元件，被給予相同的符號且省略說明。
第三變化例的試驗裝置100，自測試頭30側經由封包傳輸部130朝向伺服器裝置20，通知通道電路140的狀況。作為一例，朝向伺服器裝置20，通知緩衝部144所緩衝且累積的試驗圖案的量之資訊。此場合，緩衝部144，也可以經由封包接收部142，朝向封包傳送部120供給該資訊，取代於此，時序產生部152，也可經由封包接收部142，朝向封包傳送部120供給該資訊。
另外，第三變化例的試驗裝置100，其封包接收部142具有該資訊的傳送機能，且封包傳送部120具有該資訊的接收機能。封包傳送部120及封包接收部142，較佳是具有封包的傳送接收機能。再者，第三變化例的試驗裝置100，在伺服器裝置20中進一步具有試驗開始部210及通知部220。
試驗開始部210，對應於緩衝部144所緩衝的試驗圖案在預定量以上，而開始DUT10的試驗。試驗開始部210，也可以對應於自測試頭30側所通知的緩衝部144的累積量的資訊與預定量的比較結果，而判斷是否開 始DUT10的試驗。當開始DUT10的試驗之場合，則試驗開始部210，通知緩衝部144試驗開始。此場合，試驗開始部210，也可以自封包傳送部120經由封包傳輸部130及封包接收部142而供給時序訊號，該時序訊號通知試驗開始。
藉此，測試頭30，能夠利用緩衝部144的緩衝量所對應的時序來開始DUT10的試驗。又，伺服器裝置20，能夠把握已供給到測試頭30之試驗圖案的緩衝量。亦即，伺服器裝置20，能夠檢測到測試頭30側的試驗圖案的緩衝動作是否正常。
通知部220，對應於在DUT10的試驗中緩衝部144成為欠位，而通知起因於該試驗裝置100的試驗失敗。亦即，通知部220，當檢測到測試頭30側的試驗圖案的緩衝動作是異常之場合，則通知試驗裝置100的使用者等該異常。又，通知部220，也可以在伺服器裝置20的顯示部等，表示檢測到該異常。藉此，伺服器裝置20，能夠通知檢測到測試頭30側的試驗圖案的緩衝動作的異常。又，伺服器裝置20，也可以對應於該異常的檢測結果，而中止或中斷試驗。
如以上，關於本實施形態之試驗裝置100，在自DUT10分開的位置上，產生試驗圖案且供給到測試頭30。測試頭30，使用已供給的試驗圖案，利用與自伺服器裝置20接受試驗圖案之時序彼此獨立的時序來試驗DUT10。藉此，在測試頭30中設置的通道電路140，不 需要產生試驗圖案的機能，而能夠作為在試驗裝置100中設置的試驗訊號供給裝置而動作，該試驗裝置100對應於已接受的試驗圖案來試驗DUT10。
以上的關於本實施形態之試驗裝置100說明，伺服器裝置20產生試驗圖案，且試驗訊號供給部146基於該已產生的試驗圖案而將試驗訊號供給到DUT10。取代於此，試驗裝置100，也可以作為將類比波形供給到DUT10之任意波形產生裝置而發揮機能。
此場合，伺服器裝置20，作為一例，產生應該供給到DUT10中的訊號波形的訊號圖案，且試驗訊號供給部146，供給應該供給到DUT10之類比訊號。亦即，試驗訊號供給部146包含DA(數位類比)轉換器，以將伺服器裝置20所產生的訊號圖案轉換成類比訊號，以供給到DUT10。在這種試驗裝置100中，不需要在對應於DUT10的輸入輸出端子之每個通道電路中設置圖案產生部110，也能夠試驗該DUT10。
第6圖表示作為關於本實施形態之伺服器裝置20而發揮機能的電腦1900的硬體構成的一例。關於本實施形態之電腦1900，具備：藉由主機控制器2082而互相連接的CPU2000、RAM2020、圖形控制器2075及具有顯示裝置2080之CPU週邊部；藉由輸入輸出控制器2084而要被連接至主機控制器2082之通訊介面2030、硬碟驅動器2040及具有DVD驅動器2060之輸入輸出部；以及要被連接至輸入輸出控制器2084之 ROM2010、軟碟驅動器2050及具有輸入輸出晶片2070之傳統(legacy)輸入輸出部。
主機控制器2082，連接到RAM2020、利用高傳輸速率而存取RAM2020之CPU2000、及圖形控制器2075。CPU2000，基於儲存在ROM2010及RAM2020中的程式來進行動作，並進行各部的控制。圖形控制器2075，取得CPU2000等在RAM2020內所設置的圖框緩衝器(frame buffer)上所產生的影像資料，並表示在顯示裝置2080上。取代於此，圖形控制器2075，也可以將用以儲存CPU2000等所產生的影像資料之圖框緩衝器，包含在內部。
輸入輸出控制器2084，連接到主機控制器2082、比較高速的輸入輸出裝置之通訊介面2030、硬碟驅動器2040、及DVD驅動器2060。通訊介面2030，經由網路而與其他裝置通訊。硬碟驅動器2040，儲存電腦1900內的CPU2000所使用的程式及資料。DVD驅動器2060，從DVD-ROM2095讀取程式或資料，並經由RAM2020而提供至硬碟驅動器2040。
又，輸入輸出控制器2084，被連接至ROM2010、軟碟驅動器2050、及輸入輸出晶片2070之比較低速的輸入輸出裝置。ROM2010，儲存電腦1900在啟動時所實行的啟動程式(boot program)、及/或依存於電腦1900的硬體之程式等。軟碟驅動器2050，自軟碟2090讀取程式或資料，並經由RAM2020而提供至硬 碟驅動器2040。輸入輸出晶片2070，將軟碟驅動器2050連接到輸入輸出控制器2084，同時例如經由並列埠(parallel port)、序列埠(series port)、鍵盤埠、及滑鼠埠等，將各種輸入輸出裝置，連接到輸入輸出控制器2084。
經由RAM2020而提供至硬碟驅動器2040之程式，儲存在軟碟2090、DVD-ROM2095、或IC卡等記錄媒體且藉由利用者所提供。程式，自記憶媒體讀出，經由RAM2020而安裝到電腦1900內的硬碟驅動器2040，並在CPU2000中加以實行。
程式，被安裝到電腦1900，並使電腦1900作為圖案產生部110、記憶體112、CPU114、演算法圖案產生器116、封包傳送部120、試驗開始部210、及通知部220而發揮機能。
程式所記述的資訊處理，藉由電腦1900加以讀取，並作為軟體與上述的各種硬體資源所進行協同動作的具體手段之圖案產生部110、記憶體112、CPU114、演算法圖案產生器116、封包傳送部120、試驗開始部210、及通知部220而發揮機能。再者，依照這些具體手段，藉由實現因應於本實施形態中的電腦1900的使用目的之資訊的演算或加工，而構築因應於使用目的之特定的伺服器裝置20。
作為一例，在電腦1900與外部裝置等間進行通訊之場合，則CPU2000，實行上載到RAM2020之通 訊程式，並基於通訊程式所記述的處理內容，對於通訊介面2030來指示通訊處理。通訊介面2030，接受CPU2000的控制，而讀出被記憶在RAM2020、硬碟驅動器2040、軟碟2090、或DVD-ROM2095等記憶裝置上所設置的傳送緩衝器領域等之中的傳送資料，並傳送到網路、或將自網路所接收的接收資料，寫入記憶裝置上所設置的接收緩衝器領域等。這樣，通訊介面2030，也可以藉由DMA(直接記憶體存取)之方式在記憶裝置間針對傳送接收資料加以傳輸，取代於此，CPU2000也可以從傳輸處的記憶裝置或通訊介面2030讀出資料，並藉由將資料朝向並寫入傳輸去處的通訊介面2030或記憶裝置來針對傳送接收資料加以傳輸。
又，CPU2000，自硬碟驅動器2040、DVD驅動器2060(DVD-ROM2095)、軟碟驅動器2050(軟碟2090)等外部記憶裝置所儲存的檔案或資料庫等中，藉由DMA傳輸等，將全部或必要部分讀入至RAM2020，並對RAM2020上的資料進行各種處理。然後，CPU2000，將處理完成的資料，藉由DMA傳輸而朝向並寫回外部記憶裝置。在這樣的處理中，因為將RAM2020視為暫時保持外部記憶裝置的內容者，所以在本實施形態中，RAM2020及外部記憶裝置係總稱為記憶體、記憶部、或記憶裝置等。在本實施形態中的各種程式、資料、表格、資料庫等各種資訊，儲存在這樣的記憶裝置上，並作為資訊處理的對象。另外，CPU2000，將部分 的RAM2020保存在快取記憶體，而也可以在快取記憶體上進行讀寫。即便在這樣的狀態中，因為快取記憶體係擔任部分的RAM2020的機能，所以在本實施形態中，除了以區別方式來表示之場合，快取記憶體也包含在RAM2020、記憶體、及/或記憶裝置中。
又，CPU2000，對於自RAM2020所讀出的資料，進行藉由程式的命令列所指定的含有本實施形態中所記載的各種演算、資訊加工、條件判斷、資訊檢索與置換等之各種處理，並朝向且寫回RAM2020。例如，CPU2000，在進行條件判斷之場合中，則將本實施形態中所表示的各種變數，與其他變數或定數相比較，並判斷是否滿足大於、小於、以上、以下、相等等條件，且在條件成立之場合(或在不成立之場合)，則分歧至不同的命令列，或呼叫子常式(subroutine)。
又，CPU2000，能夠檢索記憶裝置內的檔案或資料庫等所儲存的資訊。例如，對於第一屬性的屬性值，第二屬性的屬性值所分別對應關聯的各個的複數個入口點(entry)，係儲存在記憶裝置之場合，則CPU2000，自記憶裝置所儲存的複數個入口點中，檢索第一屬性的屬性值與指定條件一致之入口點，並藉由讀出該入口點所儲存的第二屬性的屬性值，而能夠得到滿足預定條件之第一屬性所對應關聯的第二屬性的屬性值。
以上所示的程式或模組，也可以儲存在外部的記憶媒體。除了軟碟2090、DVD-ROM2095之外，能 夠使用DVD或Blu-ray(註冊商標)、或CD等光學記錄媒體、MO等光磁記錄媒體、磁帶媒體、IC卡等半導體記憶體，來作為記錄媒體。又，也可以使用在連接到專用通訊網路或網際網路之伺服器系統上所設置的硬碟或RAM等記憶裝置，來作為記憶媒體，並透過網路，將程式提供至電腦1900。
以上，雖然使用實施形態來說明本發明，但是本發明的技術範圍並不受限於上述實施形態所記載的範圍。業者係明白能夠將各種變更或改良施加至上述實施形態中。從申請專利範圍的記載能夠明白，施加有這樣的變更或改良之形態也能夠包含在本發明的技術範圍中。
在申請專利範圍、說明書、及圖式中所示的裝置、系統、程式、以及方法中的動作、程序、步驟、及階段等各個處理的實行順序，只要不特別明示「更前」、「以前」等，或沒有將前面處理的輸出用在後面處理，則應該留意係能夠以任意順序加以實現。關於在申請專利範圍、說明書、及圖式中的動作流程，即便在方便上係使用「首先」、「接著」等來進行說明，但是並不意味必須以這個順序來實施。

Claims (18)

  1. 一種試驗裝置，用以試驗被試驗器件，且該試驗裝置具備：圖案產生部，其在前述被試驗器件的試驗中產生應該供給到前述被試驗器件中的試驗圖案；封包傳送部，其在前述被試驗器件的試驗中，將應該供給到前述試驗的被試驗器件中的試驗圖案加以封包化並傳送；封包傳輸部，其傳輸藉由前述封包傳送部所傳送的封包；測試頭，其經由前述封包傳輸部與前述封包傳送部連接，使用由前述圖案產生部讓所產生的試驗圖案對前述被試驗器件進行試驗；前述測試頭包括：封包接收部，其接收經由前述封包傳輸部所傳輸的試驗圖案；緩衝部，其緩衝藉由前述封包接收部所接收的試驗圖案；及，試驗訊號供給部，其將對應於自前述緩衝部取得的試驗圖案之試驗訊號，供給到被試驗器件。
  2. 如請求項1所述之試驗裝置，其中，前述圖案產生部，具有：記憶體，其儲存用以試驗前述被試驗器件之試驗程 式；及，CPU，其實行前述試驗程式以產生試驗圖案。
  3. 如請求項1所述之試驗裝置，其中，前述圖案產生部，具有演算法圖案產生器，其藉由已構裝有預定的演算法之硬體來產生試驗圖案。
  4. 如請求項1所述之試驗裝置，其中，具有記憶體，其儲存應該供給到前述被試驗器件中的試驗圖案；前述封包傳送部，其將前述記憶體所儲存的試驗圖案藉由資料記憶體存取轉送而朝向前述封包傳輸部傳送。
  5. 如請求項1所述之試驗裝置，其中，進一步具備時序產生部，其產生將試驗圖案供給到前述被試驗器件中的時序；前述試驗訊號供給部，其將對應於已在前述緩衝部緩衝後的試驗圖案之試驗訊號，以前述時序產生部所產生的時序，供給到前述被試驗器件中。
  6. 如請求項1所述之試驗裝置，其中，前述封包傳輸部對藉由前述封包傳送部所傳送的封包進行分配並傳輸；前述測試頭與複數個前述被試驗器件相連接，使用經由前述封包傳輸部從前述圖案產生部分配並供給的試驗圖案對複數個前述被試驗器件進行試驗。
  7. 如請求項1所述之試驗裝置，其中，具備複數個通道群組電路，其對應於前述被試驗器件所連接的至 少1個試驗端子而設置，且各自具有前述緩衝部和前述試驗訊號供給部。
  8. 如請求項7所述之試驗裝置，其中，前述複數個通道群組電路的各自的前述緩衝部，緩衝前述封包接收部已接收的封包中所包含的具有對應關係的試驗圖案，該試驗圖案與前述複數個通道群組電路各自具有對應關係。
  9. 如請求項7所述之試驗裝置，其中，前述封包傳輸部，將藉由前述封包傳送部所傳送的封包，多向傳輸到2個以上的通道群組電路。
  10. 如請求項7所述之試驗裝置，其中，前述封包傳輸部，具有切換部，該切換部進行切換，以將藉由封包傳送部所傳送的封包，傳輸到任一個通道群組電路。
  11. 如請求項1所述之試驗裝置，其中，前述封包傳送部，自前述被試驗器件的試驗前，開始傳送試驗圖案；該試驗裝置，進一步具備試驗開始部，其對應於前述緩衝部所緩衝的試驗圖案在預定量以上，而開始前述被試驗器件的試驗。
  12. 如請求項1所述之試驗裝置，其中，進一步具備通知部，其對應於在前述被試驗器件的試驗中，前述緩衝部成為欠位，而通知起因於該試驗裝置的試驗失敗。
  13. 如請求項1所述之試驗裝置，其中，前述 試驗訊號供給部，其當自前述緩衝部所取得的試驗圖案包含用以同意插入等待周期之等待同意碼，且前述緩衝部所緩衝的試驗圖案的殘量在基準以下的場合，則在供給到前述被試驗器件中的試驗訊號中插入等待周期。
  14. 如請求項1至請求項13中任一項所述之試驗裝置，其中，前述試驗訊號供給部，其當自前述緩衝部所取得的試驗圖案包含有分歧命令的場合，則分歧到在前述緩衝部中的已完成緩衝的試驗圖案並處理。
  15. 如請求項14所述之試驗裝置，其中，前述緩衝部，其在使用所緩衝的試驗圖案後，在預定的周期個數中持續地保持該試驗圖案；前述試驗訊號供給部，其當自前述緩衝部所取得的試驗圖案中包含前方分歧命令的場合，則實行該前方分歧命令並利用前述緩衝部所緩衝並持續地保持的試驗圖案。
  16. 一種試驗訊號供給裝置，其設置在用以試驗被試驗器件之試驗裝置中，該試驗訊號供給裝置具備：封包接收部，其在前述被試驗器件的試驗中，接收來自封包傳輸部之試驗圖案，該封包傳輸部藉由封包來傳輸要供給到前述被試驗器件中的前述試驗的試驗圖案；緩衝部，其緩衝藉由前述封包接收部所接收的試驗圖案；及，試驗訊號供給部，其將對應於自前述緩衝部取得的試驗圖案之試驗訊號，供給到前述被試驗器件；前述試驗的試驗圖案是經由前述試驗訊號供給部和 前述封包傳輸部所連接的圖案產生部在前述被試驗器件的試驗中產生的。
  17. 一種試驗方法，用以試驗被試驗器件，且該試驗方法具備：圖案產生步驟，其在前述被試驗器件的試驗中產生應該供給到前述被試驗器件中的試驗圖案；封包傳送步驟，其由封包傳送部在前述被試驗器件的試驗中，將應該供給到前述試驗的被試驗器件中的試驗圖案加以封包化並傳送；封包傳輸步驟，其由封包傳輸部傳輸藉由前述封包傳送步驟所傳送的封包；經由前述封包傳輸部與前述封包傳送部連接的測試頭使用前述試驗圖案對前述被試驗器件進行試驗的步驟；對前述被試驗器件進行試驗的步驟包括：封包接收步驟，其接收藉由前述封包傳輸步驟所傳輸的試驗圖案；緩衝步驟，其緩衝藉由前述封包接收步驟所接收的試驗圖案；及，試驗訊號供給步驟，其將對應於自前述緩衝步驟取得的試驗圖案之試驗訊號，供給到被試驗器件。
  18. 一種電腦可讀取記錄媒體，其記錄有程式，該程式在電腦中實行且產生請求項1記載的試驗裝置所使用的試驗圖案，並且，該程式使前述電腦發揮作為下述構件的機能：圖案產生部，其在被試驗器件的試驗中， 產生應該供給到前述被試驗器件中的之試驗圖案；及，封包傳送部，其將已產生的試驗圖案加以封包化並傳送。
TW105105149A 2015-10-08 2016-02-22 Test device, test signal supply device, test method and computer readable Recording media TWI618941B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015200330A JP6386434B2 (ja) 2015-10-08 2015-10-08 試験装置、試験信号供給装置、試験方法、およびプログラム

Publications (2)

Publication Number Publication Date
TW201713960A TW201713960A (zh) 2017-04-16
TWI618941B true TWI618941B (zh) 2018-03-21

Family

ID=58499422

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105149A TWI618941B (zh) 2015-10-08 2016-02-22 Test device, test signal supply device, test method and computer readable Recording media

Country Status (5)

Country Link
US (1) US20170102429A1 (zh)
JP (1) JP6386434B2 (zh)
KR (1) KR101801207B1 (zh)
CN (1) CN106569051A (zh)
TW (1) TWI618941B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020152230A1 (en) * 2019-01-22 2020-07-30 Advantest Corporation Automated text equipment using an on-chip-system test controller
JP7316818B2 (ja) * 2019-03-28 2023-07-28 株式会社アドバンテスト 波形データ取得モジュールおよび試験装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6389525B1 (en) * 1999-01-08 2002-05-14 Teradyne, Inc. Pattern generator for a packet-based memory tester
US20020063556A1 (en) * 2000-11-29 2002-05-30 Intel Corporation High speed VLSI digital tester architecture for real-time output timing acquisition, results accumulation, and analysis
US7062696B2 (en) * 2000-01-14 2006-06-13 National Semiconductor Algorithmic test pattern generator, with built-in-self-test (BIST) capabilities, for functional testing of a circuit
TW201142865A (en) * 2010-04-19 2011-12-01 Advantest Corp Testing device and testing method
TWI451107B (zh) * 2009-12-27 2014-09-01 Advantest Corp Test apparatus and test method
US20150155245A1 (en) * 2013-12-04 2015-06-04 Taiwan Semiconductor Manufacturing Company Limited Electrical component testing in stacked semiconductor arrangement

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052249U (ja) * 1991-06-21 1993-01-14 株式会社アドバンテスト 論理半導体試験装置の試験パターン発生装置
US6286120B1 (en) * 1994-09-01 2001-09-04 Teradyne, Inc. Memory architecture for automatic test equipment using vector module table
JPH10160808A (ja) * 1996-11-28 1998-06-19 Advantest Corp Ｉｃ試験装置
US5751737A (en) * 1997-02-26 1998-05-12 Hewlett-Packard Company Boundary scan testing device
GB9805054D0 (en) * 1998-03-11 1998-05-06 Process Intelligence Limited Memory test system with buffer memory
US6101622A (en) * 1998-04-27 2000-08-08 Credence Systems Corporation Asynchronous integrated circuit tester
JP2001155497A (ja) * 1999-11-29 2001-06-08 Hitachi Ltd Ｌｓｉテストパターンプログラム自動生成方法およびその装置並びにｌｓｉテスト方法
US6880120B2 (en) * 2001-01-18 2005-04-12 Sun Microsystems, Inc. Sequence-based verification method and system
US7389463B2 (en) * 2001-05-29 2008-06-17 Thomson Licensing Hierarchical block coding for a packet-based communications system
JP2003035753A (ja) * 2001-07-25 2003-02-07 Yokogawa Electric Corp Ｌｓｉテスタ及びｌｓｉテスタにおけるパターンデータのダウンロード方法
EP1359698B1 (en) * 2002-04-30 2005-01-12 Psytechnics Ltd Method and apparatus for transmission error characterisation
JP2004144488A (ja) * 2002-10-21 2004-05-20 Renesas Technology Corp 半導体試験装置
JP4264931B2 (ja) * 2002-11-25 2009-05-20 株式会社キョウセイテックコンサルタント 特許技術に於ける実施権対価設定支援システム、並びに、これに使用される記録媒体
US7620062B2 (en) * 2003-05-01 2009-11-17 Genesis Microchips Inc. Method of real time optimizing multimedia packet transmission rate
JP2006048767A (ja) * 2004-07-30 2006-02-16 Elpida Memory Inc 半導体メモリ試験装置
JP2006078394A (ja) * 2004-09-10 2006-03-23 Toshiba Microelectronics Corp テストパターン生成管理システム及びテストパターン生成管理方法
US7769558B2 (en) * 2006-07-10 2010-08-03 Asterion, Inc. Digital waveform generation and measurement in automated test equipment
US7890822B2 (en) * 2006-09-29 2011-02-15 Teradyne, Inc. Tester input/output sharing
US7908531B2 (en) * 2006-09-29 2011-03-15 Teradyne, Inc. Networked test system
JP4817121B2 (ja) * 2006-10-27 2011-11-16 横河電機株式会社 デバイス試験システム、サーバ、デバイステスタ、およびパターンデータ設定方法
US7647538B2 (en) * 2007-03-21 2010-01-12 Advantest Corporation Test apparatus and electronic device for generating test signal by using repeated interval in a test instruction stream
US8990651B2 (en) * 2007-09-19 2015-03-24 Tabula, Inc. Integrated circuit (IC) with primary and secondary networks and device containing such an IC
US8726112B2 (en) * 2008-07-18 2014-05-13 Mentor Graphics Corporation Scan test application through high-speed serial input/outputs
US8060333B2 (en) * 2009-09-10 2011-11-15 Advantest Corporation Test apparatus and test method
KR101249013B1 (ko) * 2012-09-21 2013-04-02 (주)디지털프론티어 Ｆｐｇａ를 이용한 다중 입출력 전압 레벨 변화 테스트가 가능한 번인 테스트 장치 및 방법
US9164858B2 (en) * 2013-03-29 2015-10-20 Testonica Lab Ou System and method for optimized board test and configuration

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6389525B1 (en) * 1999-01-08 2002-05-14 Teradyne, Inc. Pattern generator for a packet-based memory tester
US7062696B2 (en) * 2000-01-14 2006-06-13 National Semiconductor Algorithmic test pattern generator, with built-in-self-test (BIST) capabilities, for functional testing of a circuit
US20020063556A1 (en) * 2000-11-29 2002-05-30 Intel Corporation High speed VLSI digital tester architecture for real-time output timing acquisition, results accumulation, and analysis
TWI451107B (zh) * 2009-12-27 2014-09-01 Advantest Corp Test apparatus and test method
TW201142865A (en) * 2010-04-19 2011-12-01 Advantest Corp Testing device and testing method
US20150155245A1 (en) * 2013-12-04 2015-06-04 Taiwan Semiconductor Manufacturing Company Limited Electrical component testing in stacked semiconductor arrangement

Also Published As

Publication number Publication date
JP2017072509A (ja) 2017-04-13
JP6386434B2 (ja) 2018-09-05
US20170102429A1 (en) 2017-04-13
CN106569051A (zh) 2017-04-19
TW201713960A (zh) 2017-04-16
KR101801207B1 (ko) 2017-11-24
KR20170042214A (ko) 2017-04-18

Similar Documents

Publication Publication Date Title
TWI496003B (zh) 用於排序記憶體回應之記憶體裝置，電腦系統及方法
US8094566B2 (en) Test apparatus and test method
TWI461714B (zh) 測試裝置及測試方法
US7529989B2 (en) Testing apparatus and testing method
US11393553B2 (en) Memory test method and related device
TWI618941B (zh) Test device, test signal supply device, test method and computer readable Recording media
US20050177663A1 (en) Method of using bus and bus interface
WO2010058441A1 (ja) 試験装置、試験方法、および、プログラム
JP2005276317A (ja) 試験装置及び試験方法
CN103309831A (zh) 数据传输装置和数据传输方法
US9804224B2 (en) Integrated circuit and method of operating an integrated circuit
JP2011065587A (ja) 処理システムおよび試験装置
US9164868B2 (en) Multi-tier trace
JPWO2009122701A1 (ja) 試験モジュール、試験装置および試験方法
US10886001B2 (en) Semiconductor-product testing device, method for testing semiconductor product, and semiconductor product
US20140340975A1 (en) Semiconductor integrated circuit and method of testing semiconductor integrated circuit
JP2010107230A (ja) 試験装置、プログラム、記憶媒体、および、試験方法
US10474599B1 (en) Striped direct memory access circuit
US20090248347A1 (en) Testing module, testing apparatus and testing method
US20230115125A1 (en) Video and audio signal processing chip, video and audio signal processing device including the same, and video and audio signal processing method
KR101522292B1 (ko) 메모리 테스트 동시 판정 시스템
TWI775114B (zh) 設定變更裝置、設定變更方法及設定變更程式產品
JP2003121501A (ja) 半導体デバイス試験方法及び半導体デバイス試験装置
CN104977527A (zh) 集成电路ic测试装置及测试方法
JP2009229331A (ja) 半導体試験装置及びその制御プログラム