KR100897681B1 - 테스트 프로그램 적응 시스템 및 자동화 테스트 시스템 - Google Patents

테스트 프로그램 적응 시스템 및 자동화 테스트 시스템 Download PDF

Info

Publication number
KR100897681B1
KR100897681B1 KR1020077007818A KR20077007818A KR100897681B1 KR 100897681 B1 KR100897681 B1 KR 100897681B1 KR 1020077007818 A KR1020077007818 A KR 1020077007818A KR 20077007818 A KR20077007818 A KR 20077007818A KR 100897681 B1 KR100897681 B1 KR 100897681B1
Authority
KR
South Korea
Prior art keywords
test
setup
test program
feature
program
Prior art date
Application number
KR1020077007818A
Other languages
English (en)
Other versions
KR20070088578A (ko
Inventor
에이크 얀 반
Original Assignee
베리지 (싱가포르) 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베리지 (싱가포르) 피티이. 엘티디. filed Critical 베리지 (싱가포르) 피티이. 엘티디.
Priority to KR1020077007818A priority Critical patent/KR100897681B1/ko
Publication of KR20070088578A publication Critical patent/KR20070088578A/ko
Application granted granted Critical
Publication of KR100897681B1 publication Critical patent/KR100897681B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing

Abstract

본 발명은 타겟 테스트 시스템용의 리소스 제한 관리 유닛에 관한 것이다. 리소스 제한 관리 유닛은 테스트 프로그램과 함께 테스트 프로그램 중 적어도 하나에 대한 특성 사양을 수신하도록 구성되는 인터페이스를 포함하며, 상기 특성 사양은 소정 테스트를 수행하기 위해 요구되는 테스트 시스템 성능을 표시한다. 또한, 리소스 제한 관리 유닛은, 테스트당 기반으로, 타겟 테스트 시스템의 성능과 각 테스트에 대한 특성 사양을 비교하고, 테스트 각각에 대해 타겟 테스트 시스템이 각 테스트를 수행할 수 있는지를 판정하며, 타겟 시스템의 성능이 상기 테스트 수행을 허용하는 경우에 테스트 실행을 개시하도록 구성되는 특성 사양 평가 수단을 포함한다.

Description

테스트 프로그램 적응 시스템 및 자동화 테스트 시스템{FEATURE-ORIENTED TEST PROGRAM DEVELOPMENT AND EXECUTION}
본 발명은 타겟 테스트 시스템용의 리소스 제한 관리 유닛, 소정 타겟 테스트 시스템상의 특정 디바이스를 테스트하기 위해 사용되는 테스트 프로그램용의 셋업 환경, 및 특정 타겟 테스트 시스템으로 테스트 프로그램의 실행을 적응시키는 방법에 관한 것이다.
자동화 테스트 시스템(ATE)의 여러 상이한 타입 또는 하드웨어 구성이 집적 회로 테스트용으로 회사에서 사용될 수 있다. 예컨대, 테스트 프로그램이 회사의 R&D 부서에 위치되는 최고급 머신(high-end machine) 상에서 개발될 수 있다. 테스트 프로그램 생성 및 실제 ATE 상에서의 대화형 디버깅을 포함하는 테스트 프로그램 개발이 완료된 후, 테스트 프로그램은 제조 플로어(manufacturing floor)에서 덜 개선된 테스트 시스템상에서 실행될 수 있다. 그래서, 제 1 ATE(자동화 테스트 장비) 상에서 개발된 테스트 프로그램은 ATE의 다른 타입 또는 하드웨어 구성에서도 실행되어야 한다. ATE의 상이한 타입 또는 하드웨어 구성들 사이에 테스트 프로그램 호환성을 어떻게 이룰 것인가에 관한 질문이 생겨난다.
본 발명의 목적은 상이한 테스트 시스템들간의 테스트 프로그램 호환성을 향상시키는 것이다. 이 목적은 독립항에 의해 해결된다. 종속항에 의해 바람직한 실시예가 제시된다.
본 발명의 실시예에 따른 셋업 환경은 적어도 하나의 테스트를 포함하는 테스트 프로그램에 대한 특성 사양(feature specifications)을 생성하도록 구성된다. 이 셋업 환경은, 테스트 당 기반으로 각 테스트를 수행하기 위해 요구되는 타겟 테스트 시스템 성능을 표시하는 특성 사양을 규정하도록 구성되는 특성 사양 모듈(a feature specification module)을 포함한다. 이 셋업 환경은 테스트 프로그램과 함께 전술한 특성 사양을 저장하도록 구성되는 저장 수단을 더 포함한다.
본 발명의 실시예에 따른 셋업 환경은, 테스트 프로그램의 각 테스트에 대해 개별적으로 타겟 테스트 시스템에 의해 지원되어야 하는 특성을 규정할 수 있게 한다. 타겟 테스트 시스템이 소정 테스트에 의해 요구되는 특성을 지원하면, 이 테스트는 타겟 테스트 시스템 상에서 실행될 것이다. 타겟 테스트 시스템이 소정 테스트의 특성을 지원하지 못하면, 이 테스트는 비워지거나(blanked out) 오프라인 처리(processed offline)되어야 할 것이다. 셋업 환경에 의해, 테스트 프로그램의 각 테스트는 이 테스트를 수행하기 위한 최소 요구조건을 표시하는 특성 사양을 구비할 수 있다. 이 종류의 테스트 프로그램이 타겟 ATE로 로딩되어야할 때마다, 테스트 프로그램의 테스트의 각각에 대해 개별적으로 각 테스트가 타겟 테스트 시스템 상에서 실행 가능한지가 쉽게 판정될 수 있다.
테스트를 진행함에 따라, 사용자는 예를 들어 더 향상된 특성을 사용하기 원할 수 있다. 이 경우, 테스트는 몇 개의 최고급 테스트 시스템 상에서만 수행될 것이다. 그러나, 사용자가 스스로 간단한 특성으로 제한하는 경우, 테스트는 거의 모든 타겟 테스트 시스템 상에서 실행될 것이다. 본 발명의 실시예에 따르면, 테스트 프로그램의 하나의 테스트가 진행되기 전에, 한편의 테스트 프로그램 호환성과 다른 한편의 특성 이용 가능성 사이의 절충점이 얻어져야 한다.
테스트 프로그램의 테스트 각각에 특성 사양을 할당하여, 하나 및 동일 테스트 프로그램이 상이한 종류 또는 하드웨어 구성의 ATE 상에서 사용될 수 있다. 하나의 특정 타겟 테스트 시스템에 대한 테스트 프로그램을 개발하는 대신, 최저가와 최고급 테스트 시스템을 포함하는 전범위의 타겟 테스트 시스템용의 테스트 프로그램을 개발하는 것이 가능할 수 있다. 타겟 테스트 시스템의 부분에서, 특성 사양은 각 플랫폼 상에서 실행될 수 있는 각 테스트 서브세트를 판정하는 것을 허용할 수 있다. 타겟 테스트 시스템이 상이할 지라도, 테스트 프로그램은 단 한번만 개발되면 되고, 단 하나의 테스트 프로그램이 추후에 관리되면 된다. 그러므로, 테스트 프로그램 개발 및 유지보수의 전체 비용이 감소된다. 또한, 상이한 타겟 테스트 시스템들 사이의 상호 동작성이 향상되는데, 이는 첫 번째 ATE 상에서 개발된 테스트 프로그램이 다른 종류의 ATE에 쉽게 전달될 수 있기 때문이다. 예를 들어, 어떤 회사가 R&D용으로 사용되는 최고급 테스트 시스템과 제조용으로 사용되는 하나 이상의 저가 머신을 소유하는 경우, R&D 부서에서 개발된 테스트 프로그램은 제조에서의 테스트 시스템 상에서도 실행될 수 있다.
다른 바람직한 실시예에 따르면, 셋업 환경은 또한, 테스트당 기반(per-test basis)으로, 적어도 하나의 테스트를 위해 테스트 셋업을 규정하도록 구성된다. 테스트 셋업은 예를 들어, 테스트를 수행하기 전에 핀당 테스터 리소스(per pin tester resources)로 로딩되는 셋팅 및 파라미터를 포함할 수 있다. 셋업 환경은 각 테스트의 테스트 셋업을 대화형으로 규정할 수 있게 한다.
바람직한 실시예에 따르면, 셋업 환경은 또한 테스터 리소스를 핀 명칭으로 할당하여 핀 구성을 정의하도록 구성될 수 있다. 한편, 허용되는 파라미터 범위를 규정하는 특성 세트는 핀 명칭으로 할당될 수 있다. 다른 한편, 테스트 셋업에 해당하는 각 핀 명칭은 테스터 리소스로 로딩되기 위해 특정될 수 있다.
바람직한 실시예에 따르면, 대화형인 셋업 환경은 자동화 테스트 장비(ATE)의 필수적 부분이다. 이 자동화 테스트 장비 상에서 개발되는 테스트 프로그램은, 특정 ATE 상에서가 아니라 지정되는 타겟 테스트 시스템 세트를 위해 개발된다. 따라서, 하드웨어 호환성은 "우연한 발생"이 아닌 분명한 사용자 행위에 의해 달성될 것이다.
다른 실시예에 따르면, 특성 사양은 개별 핀에 대한 특성 세트를 포함한다. 각 테스트에 대해, 특성 사양은 사용되는 각 테스터 핀에 대해 특성 세트를 특정하여 셋업된다. 따라서, 예를 들어, 전압 레벨, 벡터 레이트 등과 같은 특성을 포함할 수 있는 특성 세트가 정해지는 타겟 테스트 시스템의 핀당 테스터 리소스에 대응하게 셋업된다. 소정 테스터에 대해, 타겟 테스트 시스템의 핀당 테스터 리소스가 특성 세트와 일치하면, 테스트는 각 타겟 테스트 시스템 상에서 실행될 수 있다.
다른 바람직한 실시예에 따르면, 특성 사양은 각 테스트를 수행하는 타겟 테스트 시스템의 일부 상에서 요구되는 최소 하드웨어 리소스를 표시한다. 예를 들어, 특성 사양은 소정 타입의 타겟 테스트 장비를 지칭할 수 있다.
다른 바람직한 실시예에 따르면, 사용자는 소정 타입의 테스터 리소스 - 예를 들어, 특정 테스터 채널 또는 장비 종류 - 또는 타겟 시스템의 테스터 리소스의 소정 성능 레벨을 지칭하여 핀당 특성 세트를 특정할 수 있다. 그 결과, 특성 세트는 각 테스터 리소스가 지원하는 특성으로 제한된다. 또한, 사용자는 상이한 타입의 테스터 리소스 또는 성능 레벨의 교차점을 지칭하여 핀당 특성을 특정할 수 있다. 이 경우에, 특성 세트는 교차점의 테스터 리소스 각각에 의해 지원되는 특성들로 제한된다. 테스트 시스템은 상이한 성능을 갖는 상이한 타입의 테스터 리소스를 포함할 수 있다. 테스터 리소스의 타입 또는 핀당 기반으로 그 교차점을 참조하여, 특성 사양이 이용 가능한 핀당 테스터 리소스로 개별적으로 적응될 수 있다.
다른 바람직한 실시예에서, 사용자는 수동으로 소정 테스트에 대한 특성 사양을 셋업할 수 있다. 이를 위해, 특성 사양 모듈은 테스트당 기반으로 요구되는 파라미터를 입력할 수 있게 하는 대화형 편집 수단을 포함할 수 있다. 사용자는 핀당 기반으로 요구되는 파라미터를 제공하여 핀당 특성 세트를 생성할 수 있다.
바람직한 실시예에서, 특성 사양은 최대/최소 전압 레벨, 최대/최소 전압 범위, 최대/최소 전류, 최대/최소 주파수 및 주기, 최대/최소 데이터 레이트, 파형 리소스의 개수, 타이밍 리소스의 개수, 타이밍 분해능, 주기 및 주파수 분해능, 벡터 메모리 깊이, 시퀀서 메모리 깊이(sequencer memory depth), 파형 메모리 깊이, 비트 분해능 중 적어도 하나를 지칭할 수 있다. 특성 사양은 또한 요구되는 테스트 시스템 성능을 표시하는 추가 파라미터를 포함할 수 있다.
또 다른 실시예에서, 사용자는 복수의 시스템-규정 특성 사양 중 하나를 선택하여 특성 사양을 셋업할 수 있다. 사전 규정된 특성 식별자를 참조하여, 특성 사양을 셋업하는 작업이 보다 신속히 수행될 수 있다.
다른 바람직한 실시예에 따르면, 시스템-규정 특성 사양은 수동으로 특정되는 특성에 의해 부분적으로 또는 전체적으로 교체될 수 있다.
다른 실시예에 따르면, 사전 규정된 외부 표준에 따른 테스터 기술(description)은 특성 사양을 셋업하기 위한 기반으로 사용될 수 있다.
다른 바람직한 실시예에 따르면, 소정 테스트에 대한 특성 사양은 현재 테스트 시스템의 성능을 참조하여 생성된다. 현재 테스트 시스템의 특성은 예를 들어 현재 시스템에 관한 소정 정보를 포함하는 현재 시스템의 모델 파일을 액세스하여 얻어지거나, 실제 ATE 하드웨어의 자동 검출을 수행하여 얻어질 수 있다.
바람직한 실시예에 따르면, 상이한 특성 사양이 테스트 프로그램의 상이한 테스트를 위해 제공될 수 있다. 테스트 프로그램의 상이한 테스트에 대해, 타겟 테스트 시스템의 상이한 성능이 요구될 수 있다. 타겟 테스트 시스템의 일부에서, 이는 테스트당 기반으로 타겟 테스트 시스템이 각 테스트를 실행할 수 있는지를 판정할 수 있다. 특성 사양이 핀당 기반 셋업인 경우, 상이한 테스트에 관련되는 핀당 특성 세트가 존재할 수 있다.
바람직한 실시예에서, 셋업 환경은 특성 사양에 따라 테스트 프로그램을 개발할 때 사용자가 사용할 수 있는 특성을 제한하도록 구성된다. 이 실시예에서, 셋업 환경은 특성 사양에 의해 기술되는 특성에 대해서만 액세스를 제공하거나 특성 사양과 일치하지 않는 입력을 무시하도록 구성된다. 따라서, 소정 테스트를 셋업할 때, 특성 사양에서 규정되는 특성만이 사용되는 것이 확실하다.
바람직한 실시예에 따르면, 셋업 환경은 특성 사양에 따른 테스트 셋업을 위한 파라미터 범위를 제한하도록 구성된다. 테스트 셋업을 특정할 때, 사용자는 특성 사양의 셋팅 및 파라미터로 제한된다. 셋업 환경은 특성 사양에 의해 규정되는 제한을 초과하는 어떠한 사용자 입력도 무시하도록 구성된다. 특성 사양이 소정 타겟 ATE의 특성에 해당하는 경우, 셋업 환경은 각 타겟 ATE와 같이 동작할 것이다.
다른 바람직한 실시예에 따르면, 셋업 환경은 진행 중인 테스트의 특성이 정해지는 타겟 ATE의 성능과 일치하는 지를 연속적으로 모니터링하도록 구성되는 크로스체크 수단(cross check facilities)을 포함한다. 일치하지 않는 경우, 크로스 체크 수단은 사용자에게 통보할 것이다. 이 경우, 크로스 체크는 예를 들어 현재 테스트의 특성을 어떻게 제한할지에 관한 제안을 제공할 수 있다.
본 발명의 실시예는 전술한 셋업 환경을 포함하는 ATE 시스템 소프트웨어에도 관련된다. 다른 바람직한 실시예에 따르면, 셋업 환경은 특성 사양을 대화형으로 특정하고 수정하도록 구성된다.
본 발명의 실시예에 따르면 리소스 제한 관리 유닛은 테스트 프로그램과 함께 테스트 프로그램의 적어도 하나의 테스트를 위한 특성 사양을 수신하도록 구성되는 인터페이스를 포함한다. 특성 사양은 소정 테스트를 수행하기 위해 요구되는 테스트 시스템 성능을 표시한다. 리소스 제한 관리 유닛은 특성 사양 평가 수단을 더 포함한다. 특성 사양 평가 수단은 테스트당 기반으로 각 테스트에 대한 특성 사양과 타겟 테스트 시스템의 성능을 비교하고, 각 테스트에 대해 타겟 테스트 시스템이 각 테스트를 수행할 수 있는지를 판정하도록 구성된다. 또한, 특성 사양 평가 수단은 사용 중인 타겟 테스트 시스템의 성능이 테스트를 수행하도록 허용하는 경우에 하드웨어 상에서 테스트 실행을 개시하도록 구성된다.
타겟 테스트 시스템의 일부에서, 테스트 프로그램의 적어도 일부의 테스트에 대해, 테스트를 수행하기 위해 요구되는 성능을 표시하는 특성 사양이 수신된다. 테스트당 특성 사양을 타겟 테스트 시스템의 성능과 비교하여, 테스트당 기반으로, 이용 가능한 리소스가 각 테스트를 수행할 수 있는지가 판정될 수 있다. 소정 테스트에 대한 특성 사양이 타겟 테스트 시스템의 성능과 일치하면, 테스트 실행이 개시될 것이다.
예를 들어, 테스트 프로그램은 현재 테스트 시스템의 성능과 일치하는 테스트뿐만 아니라 현재 테스트 시스템 상에서 이용 가능하지 않은 특성이 요구되는 테스트를 포함할 수 있다. 이 경우, 리소스 제한 관리 유닛은 이용 가능한 리소스와 일치하는 테스트들의 실행을 개시하도록 구성된다. 전술한 바와 같은 리소스 제한 관리 유닛을 구현함으로써, 간단한 테스트뿐만 아니라 더 진보한 테스트를 포함하는 테스트 프로그램이 저가로부터 최고급에 이르는 광범위한 상이한 타겟 테스트 시스템 상에서 실행될 수 있다. 테스트 프로그램 호환성에 관한 문제점은 리소스 제한 관리 유닛에 의해 자동적으로 해결된다. 사용자는 상이한 타겟 테스트 시스템의 상이한 테스트 프로그램 버전을 추적할 필요가 없는데, 하나의 테스트 프로그램 버전이 상이한 타겟 테스트 시스템용으로 사용될 수 있기 때문이다.
바람직한 실시예에서, 리소스 제한 관리 유닛은 이용 가능한 테스터 리소스와 일치하지 않는 특성 사양을 갖는 테스트를 비우도록(blanking out) 구성된다. 예를 들어, 덜 향상된 타겟 테스트 시스템 상에서, 테스트 프로그램의 작은 서브세트만이 수행될 수 있는 한편, 최고급 머신 상에서는 대형 서브세트(또는 전체) 테스트가 실행될 수 있다.
바람직한 실시예에 따르면, 리소스 제한 관리 유닛은 이용 가능한 테스트 하드웨어에 의해 수행될 수 있는 테스트를 관리하도록 구성되는 오프라인 프로세싱 수단을 포함한다. 특성 사양 평가 수단이 소정 테스트가 이용 가능한 테스터 리소스와 일치하지 않는다고 판정하면, 실제 테스트 실행은 테스트의 오프라인 프로세싱으로 교체된다.
바람직한 실시예에서, 오프라인 프로세싱 수단은 이용 가능한 테스터 리소스가 소정 테스트 수행을 허용하지 않을 때마다 에뮬레이트된 테스트 결과를 생성한다. 이 경우에, 실제 테스트 실행은 테스트의 에뮬레이션(emulation)으로 교체된다. 따라서, 타겟 테스트 시스템은 테스트 프로그램의 모든 테스트에 대한 테스트 결과를 로그하여, 실제로 수행되지 않은 테스트의 최종 데이터가 표시된다.
다른 바람직한 실시예에 따르면, 리소스 제한 관리 유닛은 셋업 로더 유닛을 포함한다. 테스트 프로그램의 테스트가 실행되기 전에, 적어도 하나의 해당 셋업이 테스트 시스템의 하드웨어로 로딩된다. 소정 테스트에 해당하는 하나 이상의 셋업은 테스트의 특성 사양이 이용 가능한 테스터 리소스와 일치하지 않는 경우에만 로딩될 것이다.
바람직한 실시예에서, 테스트에 대한 특성 사양은 다수의 특성 세트를 포함한다. 각 핀에 있어, 적어도 테스트에 의해 사용되는 각 핀에 대해, 해당 특성 세트가 특정된다. 또 다른 바람직한 실시예에 따르면, 특성 사양 평가 수단은 테스트 중에 사용되는 각 핀에 대해 해당 특성 세트가 해당 핀당 테스터 리소스와 일치하는지를 판정하도록 구성된다. 테스트 중에 사용되는 각 핀에 대해 핀당 기반으로 특성 세트를 테스터 리소스와 비교하여, 테스트가 전체로서 수행될 수 있는지를 알 수 있다.
본 발명은 하나 이상의 적합한 소프트웨어 프로그램에 의해 부분적으로 또는 전체적으로 실시 또는 지원될 수 있는데, 이 프로그램은 임의의 종류의 데이터 캐리어에 의해 제공되거나 그곳에 저장될 수 있고, 임의의 적합한 데이터 프로세싱 유닛에서 실행될 수 있다. 소프트웨어 프로그램 또는 루틴은 바람직하게는 특정 타겟 테스트 시스템에 대한 테스트 프로그램의 실행을 적응시키도록 응용될 수 있다.
도 1은 상이한 하드웨어 및 소트웨어 버전에 대한 개요를 제공한다.
도 2는 테스트 프로그램 개발의 프로세스를 보여준다.
도 3은 허용되는 특성 세트가 어떻게 3개의 타겟 ATE T1, T2, T3의 교차점으로 제한될 수 있는가를 도시한다.
도 4는 ATE 테스트 프로그램이 실제로 실행되는 타겟 ATE를 보여준다.
도 5는 3개의 상이한 테스트 시스템(T1, T2, T3)의 성능과 함께 9개의 테스트를 포함하는 테스트 프로그램 TP를 보여준다.
도 6은 테스트 셋업 및 특성 세트 사이의 상호 관련성을 제공하는 2개의 상이한 데이터 모델을 도시한다.
본 발명의 실시예의 다른 목적들 및 부수적인 장점들은 첨부된 도면과 함께 바람직한 실시예의 후속하는 더 상세한 설명으로의 참조에 의해 용이하게 파악되고 더 잘 이해될 것이다. 실질적으로 또는 기능적으로 동일 또는 유사한 형상들은 동일한 참조 기호로 참조될 것이다.
일반적으로 자동화 테스트 장비(ATE)는 ATE 시스템 소프트웨어 및 다수의 테스터 리소스(채널 카드 및/또는 도구)를 포함하며, 테스터 리소스는 테스트 프로그 램에 의해 제어되어 테스트 하의 디바이스(device under test; DUT)로 테스트 신호를 제공하고 테스트 신호를 수신한다. 고객의 테스트 플로어에서, 상이한 제품의 카드 및 세대(generation) 및 속도/성능 클래스를 갖는 ATE가 존재할 수 있다. 또한, 해당 테스트 프로그램 버전으로 리드하는 테스트 프로그램을 로딩, 개발, 실행 및 저장하기 위해 사용되는 ATE 시스템 소프트웨어의 상이한 출고품(release)이 존재할 수 있다. 일반적으로 고객은 동일한 기능을 제공하는 상이한 하드웨어 리소스들 사이뿐만 아니라 상이한 소프트웨어 출고품들 사이에서도 테스트 프로그램 호환성을 기대한다.
도 1은 상이한 테스터 리소스 및 테스트 프로그램 버전의 예를 보여준다. 축 1을 따르면, 핀 테스터 리소스당 2개의 상이한 제품 세대를 도시한다. 이전 하드웨어 세대는 "세대 A"이고 새로운 하드웨어 세대는 "세대 B"이다. 세대 A는 3개의 상이한 속도/성능 클래스 "L(최저가)", "M(중간 가격)" 및 "H(최고급)"를 포함한다. 최저가로부터 최고급으로 교체 형성을 제공하는 속도/성능 클래스 "L", "M" 및 "H"는 축 2를 따라 도시한다. 세대 B는 속도 클래스 "LⅡ"(최저가), "MⅡ(중간 가격)" 및 "HⅡ(최고급)"을 포함하며, 축 3을 따라 스케치한다. 도면의 제 3 차원은 다양한 소프트웨어 버전에 해당한다. 축 4를 따르면, 출고품 1.0, 2.0, 2.1, 2.1.1, 2.2를 포함하는 상이한 테스트 프로그램 버전이 표시된다.
예컨대, 고객은 이전 제품 세대, 예를 들어, "세대 A" 시스템에 대한 테스트 프로그램을 개발했을 수 있다. 이제, 고객은 하나 이상의 "세대 B" 시스템을 구입하고 그의 이전 테스트 프로그램을 업그레이드하고자 하여, 소정 디바이스를 테스트하는 "세대 B" 시스템에 의해 제공되는 새로운 성능의 장점을 취하길 원한다. 다른 고객은 그의 R&D 사이트용의 최신 ATE 시스템을 구입하였지만, 제조 사이트에서 이전 제품 세대의 테스트 시스템이 여전히 사용 중일 수 있다. 이 경우에, 테스트 프로그램은 예를 들어, "세대 B"의 테스트 시스템과 같은 더 우수한 테스트 시스템 상에서 개발되는 한편, 테스트 프로그램은 덜 우수한 "세대 A" 시스템 상에서 실행되고자 한다. 또 다른 예에 따르면, 고객은 그의 테스트 프로그램을 비용 감소를 위해 수정할 수 있다. "M" 또는 "MⅡ" 성능을 요구하는 모든 테스트가 생략되고, 수정된 테스트 프로그램이 "L" 또는 "LⅡ" 테스터 리소스 상에서 실행되고자 한다.
일반적으로, 고객은 동일한 기능을 제공하는 상이한 하드웨어 리소스들 사이뿐만 아니라 상이한 소프트웨어 출고품들 사이의 호환성을 기대한다. 테스트 프로그램 호환성은 상이한 소프트웨어 버전(소프트웨어 호환성)에 의해 생성되는 테스트 프로그램의 호환성 및 상이한 하드웨어 리소스(하드웨어 호환성)에 대해 생성되는 테스트 프로그램의 호환성을 포함하여, 상이한 하드웨어 세대(예를 들어, "세대 A" 및 "세대 B")들 사이의 호환성뿐만 아니라 최저가로부터 최고급으로의 교체 성능을 제공하는 상이한 속도/성능 클래스 사이의 호환성도 포함한다. 물론, 테스트 프로그램 호환성은 상이한 소프트웨어 버전 또는 상이한 테스터 리소스의 공통 특징 세트에 대해서만 이루어질 수 있다.
일반적으로, 호환성이라는 표현은 순방향 호환성뿐만 아니라 역방향 호환성에 관한 것 모두를 포함한다. 한 시스템이 그 추후 버전과 호환 가능하면 순방향 호환 가능하다. 한 시스템이 그 이전 버전, 또는 다른 이전 시스템, 특히 교체하고자 하는 시스템과 호환 가능하면 역방향 호환 가능하다.
소프트웨어 호환성은 다른 소프트웨어 버전으로 저장된(saved) 테스트 프로그램을 로딩하고 실행하는 기능으로서 규정된다. 소프트웨어 호환성에 관해, 바람직한 동작은, 예를 들어, 테스트 프로그램의 로딩, 실행 및 저장을 위해 처리량 감소가 없는 모든 출고품들 사이의 순방향 호환성 및 예를 들어, 출고품 2.1.1과 2.1 사이의 소수 출고품들 사이의 역방향 호환성을 포함할 수 있다. 대다수 출고품, 예를 들어, 출고품 2.0 및 1.0 사이에서, 역방향 호환성이 필수적으로 요구되지 않는다.
하드웨어 호환성은 스루풋-열화 없이 테스트 프로그램을 로딩 및 실행하는 기능으로 규정되며, 동일 소프트웨어 개정판을 사용하여 다른 하드웨어 상에서 저장된다. 바람직하게는, 하드웨어 호환성은 적어도 예를 들어, 호환 불가능 레벨과 같은 하드웨어 제한이 없는 한, 상이한 하드웨어 세대들 사이에 순방향 호환성을 포함한다. 예컨대, "세대 A" 시스템 상에서 개발된 테스트 프로그램은 "세대 B" 시스템 상에서 실행될 수 있다. 더욱 바람직하게는, 하드웨어 호환성은 최저가로부터 최고급으로 교체 특징 세트를 제공하는 상이한 속도 클래스들 사이의 순방향 호환성을 포함한다. 이 타입의 순방향 호환성은 "M"-채널 상에서 개발된 테스트 프로그램이 "H"-채널 상에서 실행될 수 있다는 것을 암시한다. 하지만, 순방향 호환성에 관한 제한을 부과하는 하드웨어 제한이 존재할 수 있다. 그 외에도, 상이한 타입의 채널 카드가 테스트 프로그램에 의해 사용되는 하드웨어 성능의 공통 세트를 지원하는 한 상이한 타입의 채널 카드들 사이의 역방향 호환성을 포함한다. 예컨대, "세대 B" 시스템 상에서 저장되고 임의의 "세대 B" 특정 성능을 사용하지 않는 테스트 프로그램은 "세대 A" 시스템 상에서 실행될 수 있다.
바람직하게는, 최소 투자로 상이한 ATE 시스템(시스템 소프트웨어 및 테스터 리소스) 상에서 동일 테스트 프로그램을 실행할 수 있어야 한다.
도 2에는, 테스트 개발 프로세스를 도시한다. 전자 설계 자동화(electronic design automation; EDA) 도메인(5)에 의해 제공되는 파일은 일반적으로 테스트 패턴을 생성하기 위한 출발점으로서 사용된다. EDA 도메인(5)은 예를 들어, VCD 파일(6), Verilog 파일(7) 또는 VHDL 파일(8)과 같은 설계 시뮬레이션 데이터를 제공할 수 있다.
Verilog는 개방 표준(Open Verilog)으로서 규정된 대중적인 하드웨어 규정 언어이다. 일반적으로, Verilog는 "Cadence" Verilog 시뮬레이터로 사용된다. Verilog는 동작적 레지스터 전송 레벨(RTL), 게이트 레벨 기술(description) 및 한 언어의 자극적(stimulus) 기술을 지원한다.
VCD(Verilog Change Dump)는 테스트 패턴 세대를 위해 사용되는 Verilog로부터의 출력이다. 통상적으로, VCD 파일은 테스터에 의해 판독될 수 있는 다른 포맷으로 이동되어야(translated) 한다.
VHDL은 VHSIC(Very High Scale Integrated Circuit) 하드웨어 기술 언어이다. VHDL은 IEEE 표준 1076에서 규정되었다.
EDA 도메인(5)은, 예를 들어 STIL 파일(9) 또는 WGL 파일(10)과 같은 특정 ATE에 대해 의존적인 전용 테스트 기술 언어를 사용하는 DFT(Design For Test) 데이터 또는 ATPG(Automatic Test Pattern Generation)을 제공할 수 있다.
IEEE 표준 1450에서 규정되는 STIL(Standard Test Interface language)는 시뮬레이션, 자동 테스트 패턴 생성(ATPG), 내장 자기 테스트(BIST) 및 ATE 사이의 고밀도 디지털 테스트 패턴을 전송하도록 설계된다. 이것은 시뮬레이션, 변환 및 ATPG 툴에 의해 생성될 수 있는 타이밍, 사양, 패턴 및 시리얼 스캔의 테스터-중성 기술을 지원한다. STIL에서 사용되는 파형 표현은 신호 타이밍의 계층적 규정을 위해 허용되고 현대 마이크로프로세서 버스 구조에 적합하다. 타이밍은 타이밍 사양 및 타이밍 관련성의 테이블로서 규정될 수 있다. STIL은 추가적 테스트 변형을 요구하지 않고 직접 테스트 실행을 위해 구조화되는 포맷으로 전체, 부분적 또는 경계 스캔을 지원하는 시리얼 스캔 데이터를 저장한다.
WGL(Waveform Generation Language)는 ATPG 및 벡터 세대의 대한 사실상의(de-facto) 표준이다. 대부분의 패턴 개발 툴이 WGL을 지원한다. 또한, 다양한 네이티브 ATE 표준으로 WGL을 변환하기에 적합한 제 3 파티 툴이 존재한다.
EDA 도메인(5)의 파트에서, 이용 가능한 하드웨어 리소스뿐만 아니라 테스터 리소스 제한은 ATPG 또는 시뮬레이션 테스트 파일을 생성할 때 고려되어야 할 수 있다. 이 목적을 위해, ATE 테스트 프로그램(17)은 예를 들어, 테스터 하드웨어(12)의 제한을 TRC 생성기(14)로 표시하는 테스터 리소스 제한(TRC) 정보(13)를 제공할 수 있다. TRC 생성기(14)는 TRC 정보(13)를 EDA 도메인(5)에 의해 처리될 수 있는 표준으로 변환되기 위해 구성된다. 예컨대, TRC 생성기(14)는 표준 IEEE 1450.3에 따라 TRC 파일(15)로 TRC 정보(13)를 변환할 수 있으며, STIL TRC 확장이라 지칭될 수도 있다. ATPG 또는 시뮬레이션 테스트 파일 생성 프로세스 중, 이용 가능한 하드웨어 리소스에 의해 부과되는 제한에 따라 테스트 패턴을 셋업하기 위해, EDA 도메인(5)은 TRC 파일(15)에 액세스할 있다.
설계-대-테스트 도메인(16)은 개별 입력 파일, 예를 들어, VCD, Verilog, 또는 VHDL 파일, WGL 파일 또는 STIL 파일을 해당 네이티브 ATE 테스트 프로그램(17)으로 변환하며, 이것은 ATE에 의해 처리될 수 있다. EDA 도메인(5)에 의해 전송되는 테스트 데이터는 이벤트 기반 테스트 파일일 수 있는데, 즉, 아날로그 시간 도메인 내에서 차례로 라인 업되는 예를 들어, 신호 에지와 같은 이벤트를 포함한다. 이 종류의 테스트는 ATE에 의해 직접 실행될 수 있다. 그러므로, 설계-대-테스트 도메인(16)은 사용자에 의해 특정되는 사이클 규정을 적용함으로써 사이클-기반 테스트로 이벤트-기반 테스트를 변환하기 위해 구성된다.
본 발명의 실시예에 따르면, ATE 시스템 소프트웨어(11)는 타겟 ATE의 기능에 따라 대화형으로 ATE 테스트 프로그램(17)을 적응하기 위한 셋업 및 디버그 사용자 인터페이스(18)를 포함한다. 특히, 셋업 및 디버그 사용자 인터페이스(18)는 ATE 테스트 프로그램(17)을 판독(19)하고, 핀 구성(20), 특성 사양(21) 및 테스트 셋업(22)을 특정하며, ATE 테스트 프로그램(17)을 재기록하기 위해 구성된다.
제 1 단계에서, 핀 구성(20)이 셋업된다. 셋업 및 디버그 사용자 인터페이스(18)에 의해, 유저는 타겟 ATE의 테스터 리소스를 특정하고, 핀 명칭을 핀 테스 터 리소스당으로 할당할 수 있다.
다음 단계에서, 사용자는 의도된 타겟 ATE의 테스트 시스템 성능을 표시하는 특성 사양(21)을 셋업할 수 있다. 셋업 및 디버그 사용자 인터페이스(18)는 특성 사양(21)을 액세스하고 편집(25)하기 위해 구성되는 특성 사양 에디터(24)를 포함한다. 특성 사양(21)에 의해, 사용자는 사용되는 테스트 시스템 성능을 의도적으로 제한할 수 있다. 특성 사양(21)은 예를 들어, 각 테스트에 대해 개별적으로 셋업되고, 테스트 하의 디바이스(DUT)의 핀을 테스트하기 위해 사용되는 각 핀 테스터 리소스당 특징 세트를 포함한다. 사용자가 테스트의 기능성을 최소로 제한하는 경우, 개별 테스트는 임의의 타겟 ATE 상에서 실행될 것이다. 하지만, 사용자가 더 개선된 특징을 갖기 원하는 경우, 테스트 결과는 최고급 타겟 ATE 상에서만 실행될 것이다. 따라서, 네이티브 ATE 테스트 프로그램을 생성하기 전에, 한쪽의 테스트 프로그램 호환성과 다른 한쪽의 개선된 특징의 이용 가능성 사이의 협의점을 발견해야 한다. 일반적으로, 소정 테스트에 대해 요구되는 특징 및 기능을 특정하기 전에 사용자는 테스트 방법론 및 이용 가능한 테스터 리소스 모두를 분석하고, 대응하게 특성 사양을 셋업할 것이다.
소정 테스트에 대해 특성 사양이 셋업될 수 있는 방식에 대한 여러 상이한 가능성이 존재한다. 첫 번째 가능성은 특성 사양 에디터(24)에 의해 개별 특징 및 요구되는 사양을 수동적으로 특정하는 것이다. 한 예로서, 타겟 ATE의 하드웨어는 하나 이상의 디지털 채널을 포함한다. 이 경우, 특성 사양은 예를 들어 다음을 포함한다.
Figure 112007026420139-pct00001
일반적으로, 특성 사양은 테스터 리소스의 측정 또는 신호 생성 기능으로 참조할 것이고, 사용자에게 숨겨지는 하드웨어 사양 또는 하드웨어 특징을 참조하지 않을 것이다.
특징 세트를 특정하는 두 번째 가능성은 특징을 반영하는 시스템-정의 식별자 또는 특정 채널의 채널 사양을 참조하거나, 예를 들어, M 또는 MⅡ와 같은 종류의 채널 카드를 명시적으로 참조하는 것이다. 또한, 특징 세트는 예를 들어, 채널 카드 M 및 MⅡ의 공통 특징: M ∩MⅡ을 참조함으로써 2개 이상의 채널 타입의 특징의 교차점을 참조하여 규정될 수 있다.
다른 변형에 따르면, 특징 세트는 임의의 종류의 사전 정의되는 산업 표준 테스트 기술을 프로세싱함으로써 셋업된다.
다른 가능성에 따르면, 시스템-규정 특성 사양은 시작점으로 취해져서, 사전 정의되는 특징은 사용자의 필요에 따라 대화형으로 편집되고 교체된다.
또 다른 가능성은 ATE 테스트 프로그램(17)이 개발되는 ATE 성능을 참조함으로써 특징 세트를 규정하는 것이다. 예컨대, 실제 ATE 하드웨어(12)의 자동 검출을 수행함으로써, 현재 시스템의 성능이 하드웨어 드라이버(26)로부터 얻어질 수 있다. 대안으로는, ATE 기술 파일(27)이 액세스될 수 있어서, 이것은 물리적 하드웨어가 이용 가능하지 않을 때 테스터 하드웨어를 에뮬레이트하기 위해 ATE 시스템 소프트웨어에 의해 요구되는 테스트 시스템 구성에 관한 모든 정보를 포함한다.
특성 사양 에디터(24)는 특성 사양(21)을 셋업하기 위해 전술한 가능성들 중 하나 이상을 지원할 수 있다. 일반적으로, 테스트 프로그램은 상이한 테스트의 시퀀스를 포함할 수 있다. 이 경우, 상이한 테스트에 대해 변하는 특징 세트를 특정할 수 있다.
제 3 측면에서는, 핀 구성(20) 및 특성 사양(21)이 규정된 후, 테스트 셋업(22)이 특정된다. 테스트 셋업(22)은 개별 타겟 ATE의 하드웨어 리소스로 로딩될 값 및 파라미터를 포함한다.
또한, ATE 시스템 소프트웨어(11)는 리소스 제한 관리자(28)를 포함한다. 핀 구성(20) 및 특성 사양(21) 모두가 리소스 제한 관리자(28)로 제공된다. 리소스 제한 관리자(28)는 사용자에 의해 특정된 테스트 셋업(22)이 이전에 규정된 특성 사양(21)과 일치하는지를 모니터링한다.
이 시점에서, 여러 가능한 구현이 존재한다. 제 1 실시예에 따르면, 리소스 제한 관리자(28) 및 셋업 및 디버그 사용자 인터페이스(18)는 특성 사양(21)과의 일치가 강요되는 방식으로 테스트 셋업(22)의 파라미터 범위를 제한하도록 구성된다. 이 실시예에서, 사용자는 특성 사양(21)에 부합하지 않는 어떠한 테스트 셋업(22)도 입력해서는 안 된다. 각 예가 도 3에 도시된다. 이 예에서, 특성 사양(21)은 3개의 상이한 타겟 ATE: T1, T2, T3의 성능의 교차점으로서 셋업되었다. 특성 사양(21)은 도 3에 표시된 영역에 해당한다. 따라서, 사용자가 이용할 수 있는 특성 및 파라미터는 영역(30) 내의 특성으로 제한된다. 사용자가 이들 제한을 초과하는 특성을 입력하려고 하는 경우, 이러한 입력은 셋업 및 디버그 사용자 인터페이스(18)에 의해 수용되지 않을 것이다. 이 관점에서, ATE 테스트 프로그램(17)을 개발하기 위해 사용되는 ATE는 의도된 타겟 ATE와 같이 또는 상이한 타겟 ATE의 교차점과 같이 동작한다.
제 2 실시예에 따르면, 리소스 제한 관리자(28)는 테스트 셋업(22)이 이전에 규정된 특성 사양(21)과 일치하는지를 모니터링하도록 구성된다. 특성 사양(21)과 일치하지 않는 특성 또는 파라미터가 사용될 때, 사용자에게 통보될 것이다. 이 실시예에서, 가능한 파라미터 범위는 특성 사양(21)에서 규정되는 특성으로 엄격히 제한되지 않는다. 하지만, 리소스 제한 관리자(28)는 사용자 입력을 크로스체킹하고, 각 입력이 특성 사양(21)과 일치하지 않으면 사용자에게 표시하도록 구성된다. 이 실시예에서, 타겟 ATE의 성능을 초과하는 특성을 포함하는 테스트를 비우는(blank out) 것은 각 타겟 ATE에게 남겨진다.
핀 구성(20) 후, 특성 사양(21) 및 테스트 셋업(22)이 셋업된 후, ATE 테스트 프로그램(17)기 재기록된다(23). 그 다음, 예를 들어, 어떤 종류의 데이터 캐리어 상에 저장될 수 있는 ATE 테스트 프로그램(17)은 사용 중인 타겟 ATE 상에서 실행되거나 다른 타겟 ATE로 전송된다.
도 4는 ATE 테스트 프로그램의 테스트 시퀀스가 실제로 실행되는 타겟 ATE를 보여준다. 타겟 ATE는 ATE 시스템 소프트웨어(31) 및 ATE 하드웨어(32)를 포함하며, 이것은 예를 들어 핀-당 테스터 리소스, 특히 채널 카드, 장비 등을 포함할 수 있다. ATE 하드웨어(32)의 타입 및/또는 구성은 도 2에 도시한 ATE 하드웨어(12)와는 완전히 상이할 수 있다. 타겟 ATE의 시스템 소프트웨어(31)의 버전은 도 2에 도시한 ATE 시스템 소프트웨어(11)의 버전과 상이할 수 있다. ATE 시스템 소프트웨어(31)는 ATE 테스트 프로그램(17)을 액세스하고(34) 프로세싱하기 위해 구성되는 실행자 모듈(33)을 포함한다. 각 테스트에 대해, 각 테스트를 수행하기 위해 요구되는 특성은 이용 가능한 하드웨어 리소스와 비교되어야 한다. 이 비교는 리소스 제한 관리자(35)에 의해 수행된다. 이를 위해, 핀 구성(20) 및 특성 사양(21) 모두가 리소스 제한 관리자(35)로 제공된다. 하드웨어 드라이버(37)는 실제 하드웨어 리소스에 관한 정보를 리소스 제한 관리자(35)로 제공하여, 하드웨어 드라이버(37)는 실제 ATE 하드웨어(32)의 자동화 검출 수행 및/또는 ATE 기술 파일(39)을 액세스함으로써 이 정보를 수집할 수 있다. 특성 사양(21)을 테스트당 기반으로 이용 가능한 하드웨어 리소스와 비교해서, 리소스 제한 관리자(35)는, 테스트 각각에 대해 개별적으로, ATE 하드웨어(32)가 각 테스트를 실행할 수 있는지를 판정한다.
바람직하게는, 특성 사양(21)은 핀당 기반으로 요구되는 테스터 리소스를 표시하는 핀당 특성 세트를 각 테스트마다 포함한다. 이에 따라, 리소스 제한 관리자(35)는 이 테스트 중에 사용되는 각 테스트 및 각 핀에 대해 각 특성 세트를 테스터 하드웨어 성능과 비교하도록 구성된다. 소정 테스트에 있어, 테스트 중에 사용되는 모든 핀의 특성 세트는 핀당 해당 하드웨어 리소스와 일치하고, 테스트 실행은 초기화될 것이다. 이것은 핀당 비교의 각 결과를 AND하는(ANDing) 단계에 해당한다.
리소스 제한 관리자(35)는 각 테스트가 실행될 수 있는지를 로더(loader)(41)로 표시한다(40). 테스트가 실행 가능한 경우, 로더(41)는 하드웨어 드라이버(37)를 통해 ATE 하드웨어(32)로 테스트 셋업(22) 중 하나에 해당하는 것을 로딩할 것이고, 그 다음 각 테스트를 실행할 것이다. 테스트 실행 중에 얻어진 테스트 결과는 하드웨어 드라이버(37)를 통해 실행자 모듈(33)로 전송된다.
리소스 제한 관리자(35)가 ATE 하드웨어(32)가 소정 테스트를 수행할 수 없다고 로더(41)에 표시하는 경우(40), 로더(41)는 테스트 셋업(22) 중 해당하는 것을 오프라인 셋업 데이터 스토리지(42)로 로딩할 것이다. 각 테스트를 실제로 수행하는 것이 불가능하기 때문에, 실행자 모듈(33)은 최종 데이터를 생성하기 위해 이 테스트의 오프라인 프로세싱을 수행한다. 예컨대, 테스트 셋업의 파라미터는 테스트 실행을 에뮬레이딩하는 기반으로서 취해질 수 있다. 실행자 모듈(33)은 테스트 결과 데이터(43)를 셋업 및 디버그 사용자 인터페이스(44)로 제공하고, 테스트 결과 데이터를 디스플레이하는 그래픽 사용자 인터페이스를 포함한다. 테스트 결과 데이터(43)는 각 테스트마다 각 테스트가 실제로 수행되었는지, 테스트 결과가 테스트의 오프라인 프로세싱을 수행함으로써 얻어졌는지에 관한 표시를 포함한다.
이제, 테스트 결과 데이터가 이용 가능하다. 생성된 테스트 프로그램(17)을 디버깅하는 과정에서, 사용자는 생성된 테스트 결과 데이터에 의존하여 셋업 파라미터를 반복적으로 수정할 수 있다.
도 5(a)에서, 테스트 프로그램 TP가 개략적으로 도시된다. 테스트 프로그램 TP는 9 개의 테스트 시퀀스, t1, t2...t9를 포함한다. 이 테스트들 각각에 대해, 타겟 테스트 시스템의 요구되는 성능을 표시하는 해당 특성 사양이 특정되어서, 테스트 프로그램 TP의 각 테스트 t1, t2,...t9에 대해, 상이한 특성 사양이 제공될 수 있다.
도 4에 도시한 바처럼, 타겟 테스트 시스템의 ATE 시스템 소프트웨어(31)는 로더(41) 및 리소스 제한 관리자(35)를 포함한다. 예를 들어, 도 5(a)에 도시한 테스트 프로그램 TP과 같은 테스트 프로그램이 타겟 ATE로 로딩되면, 리소스 제한 관리자(35)는 테스트 t1 내지 t9 의 각각에 대해 개별적으로 ATE 하드웨어(32)가 각 테스트를 실행할 수 있는가를 판정한다. 이용 가능한 하드웨어 리소스가 각 테스트의 특성 사양과 일치하기만 하면, 로더(41)는 테스트의 셋업을 테스터의 하드웨어 리소스로 로딩할 것이다. 테스터 하드웨어(32)가 소정 테스트를 실행할 수 없는 경우, 테스터의 셋업은 로딩되지 않을 것이다. 리소스 제한 관리자(35)는 특성 사양을 테스트당 기반으로 이용 가능한 하드웨어 리소스를 비교하도록 구성된다. 이 비교의 가능한 결과가 도 5(a)에 표시된다. 타겟 테스트 시스템(T1)은 예를 들어 테스트 t1 내지 t5를 실행할 수 있는 한편, T1은 테스트 t6 내지 t9를 실행할 수 없을 수 있다. 다른 타겟 테스트 시스템(T2)은 t2, t3,...t8을 포함하는 테스트 서브세트를 실행할 수 있는 한편, 테스트 t1, t9는 수행될 수 없다. 테스트 시스템(T3)은 테스트 t4 내지 t9를 실행할 수 있을 수 있으나, t1 내지 t3의 특성 사양은 T3의 성능과 일치하지 않는다.
도 5(b)에서, 테스트 프로그램 TP의 테스트가 테스트 시스템(T1)의 성능과 일치하는 테스트의 제 1 서브세트(TPT1)로 어떻게 분할되는지와, T1 상에서 실행될 수 없는 테스트의 제 2 서브세트 TPNOT(T1)로 분할되는지를 도시한다. 리소스 제한 관리자(35)는 TPT1이 테스트 t1 내지 t5를 포함하는지와, TPNOT(T1)가 테스트 t6 내지 t9를 포함하는지를 판정한다.
테스트 실행이 완료된 후, 타겟 테스트 시스템은 테스트 결과를 로그(log)한다. 바람직한 실시예에서, 테스트 프로그램의 각 테스트에 대해 테스트 결과 데이터는 각 테스트가 실제로 수행되었는지에 관한 표시를 포함한다. 예를 들어, 도 5(b)에 도시된 경우에서, 테스트 결과 데이터는 수행되지 않았을 수 있는 서브세트 TPNOT(TP)에 포함되는 테스트에 대한 결과 데이터를 포함할 수 있다. 예를 들어, 도 5v의 테스트 t6 내지 t9에 대해 수행되지 않은 테스트에 대한 최종 데이터는 예를 들어, 이 테스트들의 오프라인 프로세싱을 수행하여 얻어질 수 있다. 최종 파일에서, 테스트 t6 내지 t9가 실제로 실행되지 않았음과, 해당 테스트 결과가 오프라인 프로세싱에 의해 얻어졌음이 표시된다. 테스트 t6 내지 t9의 테스트 결과는 이 테스트들을 예를 들어, 에뮬레이팅하여 얻어질 수 있다. 테스트 하 장치의 하드웨어 기술로부터 시작하여, 이뮬레이팅된 테스트 결과가 노이즈 레벨을 고려하고 지터를 중첩(superimpose)하는 등에 의해 오프라인 생성될 수 있다.
도 6(a) 및 6(b)에서, 2개의 상이한 데이터 모델이 도시된다. 데이터 모델은 테스트 셋업과 특성 세트 사이의 상호 관련성을 제공한다.
도 6(a)에 도시된 제 1 데이터 모델에 따르면, 테스트 프로그램(45)은 하나 이상의 테스트(46)로 구성된다. 테스트(46)의 각각은 해당 테스트 셋업(47)을 사용한다. 테스트 셋업(47)의 각각은 N개의 핀당 테스트 셋업으로 구성되며, N≥1인 자연수이다. N개의 핀당 테스트 셋업(48) 각각은 특성 세트(49)를 지칭하여, 여러 핀당 테스트 셋업(48)이 하나 또는 동일 특성 세트(49)를 지칭할 수 있다.
도 6(b)는 테스트용의 콘텍스트로서 특성 사양의 표기를 도입하는 더 복잡한 모델을 도시한다. 테스트 프로그램(50)은 하나 이상의 테스트(51)를 포함한다. 그 뿐만 아니라, 테스트 프로그램(50)은 하나 이상의 테스트 셋업(52)을 포함하여, 테스트(51)의 각각은 테스트 셋업(52) 중 하나를 참조한다. 테스트 셋업(52)의 각각은 N개의 핀당 테스트 셋업(53)을 포함하며, N≥1인 자연수이다. 테스트 프로그램(50)은 하나 이상의 특성 사양(54)을 더 포함한다. 테스트 셋업(52)의 각각은 정확히 하나의 특성 사양을 참조하여, 각 특성 사양은 하나 이상의 테스트 셋업에 의해 참조될 수 있다. 특성 사양(54)의 각각은 N개의 핀당 특성 세트 셋업(55)으로 구성되며, 핀당 특성 세트 셋업(55)의 각각은 특성 세트(56)를 참조한다. 따라서, 각 핀에 대해, 핀의 핀당 테스트 셋업과 특성 세트(65) 사이의 암시적 관계가 특성 사양(54) 중 하나를 통해 수립된다.

Claims (35)

  1. 자동화 테스트 시스템(an automated test system)으로 집적 회로를 테스트하는 테스트 프로그램을 타겟 자동화 테스트 시스템의 요구조건에 적응시키는 테스트 프로그램 적응 시스템으로서,
    상기 테스트 프로그램의 핀 구성, 특성 사양 및 테스트 셋업을 포함하는 상기 테스트 프로그램을 판독하고, 사용자가 상기 타겟 자동화 테스트 시스템의 핀 구성(20), 특성 사양(21) 및 테스트 셋업(22)을 특정할 수 있도록 하는 사용자 인터페이스(18)―상기 타겟 자동화 테스트 시스템의 핀 구성은 핀당 테스터 리소스(per-pin tester resource)에 대한 핀 명칭 할당을 포함하고, 상기 타겟 자동화 테스트 시스템의 특성 사양(21)은 각각의 테스트를 수행하기 위해 요구되는 타겟 테스트 시스템 성능을 표시하며, 상기 타겟 자동화 테스트 시스템의 테스트 셋업은 각각의 테스트를 수행하기 전에 핀당 테스터 리소스로 로딩되는 세팅 및 파라미터를 포함함―와,
    상기 테스트 셋업이 상기 특성 사양과 일치하는지를 판정하고, 일치하지 않는 경우, 상기 테스트 셋업의 파라미터를 제한하거나, 사용자에게 적절히 통보하는 인터페이스 리소스 제한 관리자(an interface resource constraint manager; 28)를 포함하되,
    상기 사용자 인터페이스는, 테스트당 기반으로(on a per-test basis), 사용자가 상기 특성 사양(21)을 규정할 수 있도록 하는 특성 사양 모듈(a feature specification module; 24)을 포함하며,
    상기 사용자 인터페이스는, 상기 핀 구성(20), 상기 특성 사양(21) 및 상기 테스트 셋업(22)이 특정된 후, 상기 테스트 프로그램을 재기록하고 저장하는 수단(23)을 더 포함하는
    테스트 프로그램 적응 시스템.
  2. 제 1 항에 있어서,
    상기 테스트 프로그램 적응 시스템은 또한, 테스트당 기반으로, 상기 테스트 중 적어도 하나에 대한 테스트 셋업을 규정하는
    테스트 프로그램 적응 시스템.
  3. 제 1 항에 있어서,
    상기 테스트 프로그램 적응 시스템은 또한, 테스터 리소스를 핀 명칭에 할당하여 핀 구성을 규정하는
    테스트 프로그램 적응 시스템.
  4. 제 1 항에 있어서,
    상기 특성 사양 모듈(24)은, 테스트당 및 핀당 기반으로, 테스트 동안 사용되는 핀당 테스터 리소스에 대한 타겟 테스트 시스템 성능을 표시하는 특성 세트를 특정하는
    테스트 프로그램 적응 시스템.
  5. 제 1 항에 있어서,
    상기 특성 사양은 최소 하드웨어 요구조건의 관점에서 타겟 테스트 시스템의 요구되는 성능을 표시하는
    테스트 프로그램 적응 시스템.
  6. 제 1 항에 있어서,
    상기 특성 사양 모듈은 타겟 테스트 시스템의 각 타입 또는 테스터 리소스를 참조하거나 테스터 리소스의 상이한 타입의 교차점을 참조하여 상기 특성 사양의 셋업을 지원하는
    테스트 프로그램 적응 시스템.
  7. 제 1 항에 있어서,
    상기 특성 사양 모듈(24)은 상기 특성 사양의 수동 셋업을 지원하는 대화형 편집 수단을 포함하는
    테스트 프로그램 적응 시스템.
  8. 제 1 항에 있어서,
    상기 특성 사양은 최대/최소 전압 레벨, 최대/최소 전압 범위, 최대/최소 전류, 최대/최소 주파수 및 주기, 최대/최소 데이터 레이트, 파형 리소스의 개수, 타이밍 리소스의 개수, 타이밍 분해능(timing resolution), 주기 및 주파수 분해능, 벡터 메모리 깊이, 시퀀서 메모리 깊이(sequencer memory depth), 파형 메모리 깊이, 비트 분해능 중 적어도 하나를 포함하는
    테스트 프로그램 적응 시스템.
  9. 제 1 항에 있어서,
    상기 특성 사양 모듈(24)은 시스템-규정 특성 사양을 참조하여 상기 특성 사양의 셋업을 지원하는
    테스트 프로그램 적응 시스템.
  10. 제 9 항에 있어서,
    상기 특성 사양 모듈(24)은 개별적으로 규정된 특성을 셋업하여 상기 시스템-규정 특성 사양을 부분적으로 또는 전체적으로 번복(overriding)하는
    테스트 프로그램 적응 시스템.
  11. 제 1 항에 있어서,
    상기 특성 사양 모듈(24)은 사전 규정된 표준에 따라 테스터 기술(tester description)을 프로세싱함으로써 상기 특성 사양의 셋업을 지원하는
    테스트 프로그램 적응 시스템.
  12. 제 1 항에 있어서,
    상기 특성 사양 모듈(24)은 상기 자동화 테스트 시스템의 테스트 시스템 성능을 검색하여 상기 특성 사양의 셋업을 지원하는
    테스트 프로그램 적응 시스템.
  13. 제 1 항에 있어서,
    상기 특성 사양 모듈(24)은 상기 테스트 프로그램의 상이한 테스트에 대해 상이한 특성 사양의 특정을 지원하는
    테스트 프로그램 적응 시스템.
  14. 제 1 항에 있어서,
    상기 특성 사양에 따라 테스트 프로그램을 개발할 때 사용자가 사용할 수 있는 특성을 제한하는
    테스트 프로그램 적응 시스템.
  15. 제 1 항에 있어서,
    상기 특성 사양에 따라 테스트 셋업에 대한 파라미터 범위를 제한하는
    테스트 프로그램 적응 시스템.
  16. 제 1 항에 있어서,
    테스트 셋업이 상기 특성 사양과 일치하는지를 판정하는 크로스체크 수단(crosscheck facilities)을 더 포함하는
    테스트 프로그램 적응 시스템.
  17. 제 16 항에 있어서,
    상기 크로스체크 수단은 상기 테스트 셋업이 상기 특성 사양과 일치하지 않는 경우에 사용자에게 통보하는
    테스트 프로그램 적응 시스템.
  18. 자동화 테스트 시스템으로서,
    테스트 프로그램(TP)과 함께, 상기 테스트 프로그램의 적어도 하나의 테스트(t1, t2,...t9)에 대한 특성 사양(21) 및 핀 구성(20)을 수신하는 인터페이스―상기 특성 사양(21)은 핀당 기반으로 소정의 테스트를 수행하기 위해 요구되는 테스트 시스템 성능을 표시함―와,
    리소스 제한 관리자(resource constraint manager)(35)와,
    하드웨어 리소스에 관한 정보(38)를 상기 리소스 제한 관리자(35)로 제공하는 하드웨어 드라이버(37)를 포함하되,
    상기 리소스 제한 관리자(35)는,
    테스트당 기반으로 각 테스트에 대한 특성 사양과 상기 테스트 시스템의 성능을 비교하고, 테스트(t1, t2,...t9) 각각 및 상기 테스트 동안 사용되는 각 핀에 대해 상기 테스트 시스템(T1, T2, T3)이 각각의 테스트를 수행할 수 있는지를 판정하며, 상기 테스트 시스템(T1, T2, T3)의 성능이 상기 테스트를 허용하는 경우에 테스트 실행을 개시하는 특성 사양 평가 수단을 포함하는
    자동화 테스트 시스템.
  19. 제 18 항에 있어서,
    상기 리소스 제한 관리자는 상기 테스트 시스템의 성능이 상기 테스트의 수행을 허용하지 않는 경우에 상기 테스트 프로그램의 테스트의 실행을 개시하지 않는
    자동화 테스트 시스템.
  20. 제 18 항에 있어서,
    상기 테스트 시스템의 성능이 상기 테스트 수행을 허용하지 않는 경우에 실제 테스트 실행을 테스트의 오프라인 프로세싱으로 대체하는 오프라인 프로세싱 수단을 더 포함하는
    자동화 테스트 시스템.
  21. 제 18 항에 있어서,
    상기 테스트 시스템의 성능이 테스트 수행을 허용하지 않는 경우에, 에뮬레이트된(emulated) 테스트 결과가 출력되는
    자동화 테스트 시스템.
  22. 제 18 항에 있어서,
    각 테스트에 대해, 상기 테스트 시스템의 테스터 리소스에 적어도 하나의 해당 테스트 셋업을 로딩하는 셋업 로더 유닛(a set-up loader unit)을 더 포함하는
    자동화 테스트 시스템.
  23. 제 22 항에 있어서,
    상기 테스트 시스템이 소정의 테스트를 수행할 수 없다고 상기 특성 사양 평가 수단이 판정하는 경우에, 상기 셋업 로더 유닛은 상기 테스트 시스템의 상기 테스터 리소스로 적어도 하나의 해당 테스트 셋업을 로딩하지 않는
    자동화 테스트 시스템.
  24. 제 18 항에 있어서,
    상기 특성 사양은 적어도 하나의 핀당 테스터 리소스에 대해 해당 특성 세트를 포함하는
    자동화 테스트 시스템.
  25. 제 18 항에 있어서,
    상기 특성 사양 평가 수단은 상기 테스트 시스템의 성능이 상기 특성 사양과 일치하는지를 판정하는
    자동화 테스트 시스템.
  26. 제 24 항에 있어서,
    상기 특성 사양 평가 수단은, 상기 테스트 동안 사용되는 모든 핀당 테스터 리소스가 각각의 특성 세트 내에 놓여지는 요구조건을 만족하는지를 판정하여, 상기 테스트 시스템이 소정의 테스트를 수행할 수 있는지를 판정하는
    자동화 테스트 시스템.
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
KR1020077007818A 2007-04-05 2004-10-08 테스트 프로그램 적응 시스템 및 자동화 테스트 시스템 KR100897681B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020077007818A KR100897681B1 (ko) 2007-04-05 2004-10-08 테스트 프로그램 적응 시스템 및 자동화 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020077007818A KR100897681B1 (ko) 2007-04-05 2004-10-08 테스트 프로그램 적응 시스템 및 자동화 테스트 시스템

Publications (2)

Publication Number Publication Date
KR20070088578A KR20070088578A (ko) 2007-08-29
KR100897681B1 true KR100897681B1 (ko) 2009-05-14

Family

ID=38614041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077007818A KR100897681B1 (ko) 2007-04-05 2004-10-08 테스트 프로그램 적응 시스템 및 자동화 테스트 시스템

Country Status (1)

Country Link
KR (1) KR100897681B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102569335B1 (ko) * 2019-01-22 2023-08-22 주식회사 아도반테스토 커맨드 오류 처리를 위해 하나 이상의 테스트 대상 디바이스를 테스트하기 위한 자동 테스트 장비, 하나 이상의 테스트 대상 디바이스의 자동 테스트를 위한 방법 및 컴퓨터 프로그램

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951639A (en) 1996-02-14 1999-09-14 Powertv, Inc. Multicast downloading of software and data modules and their compatibility requirements

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951639A (en) 1996-02-14 1999-09-14 Powertv, Inc. Multicast downloading of software and data modules and their compatibility requirements

Also Published As

Publication number Publication date
KR20070088578A (ko) 2007-08-29

Similar Documents

Publication Publication Date Title
US7930603B2 (en) Feature-oriented test program development and execution
US6961871B2 (en) Method, system and program product for testing and/or diagnosing circuits using embedded test controller access data
US6363509B1 (en) Method and apparatus for transforming system simulation tests to test patterns for IC testers
US7460988B2 (en) Test emulator, test module emulator, and record medium storing program therein
US7269773B2 (en) Test program debugger device, semiconductor test apparatus, test program debugging method and test method
US6295623B1 (en) System for testing real and simulated versions of an integrated circuit
CN107562969B (zh) 航空发动机控制系统软件的集成方法和装置
US8131529B2 (en) Method and system for simulating test instruments and instrument functions
CN112131829A (zh) 一种芯片寄存器的验证方法、系统及相关装置
KR20000029237A (ko) 반도체 집적 회로 평가 시스템
US20070061641A1 (en) Apparatus and method for generating test driver
CN111176984A (zh) 一种面向信号的自动测试实现方法
US5974241A (en) Test bench interface generator for tester compatible simulations
CN112444731B (zh) 芯片测试方法、装置、处理器芯片及服务器
JPH07167922A (ja) 高スループット検査装置
US20030014703A1 (en) Using pseudo-pins in generating scan test vectors for testing an embedded core while maintaining the IP contained therein
Schmitt et al. Test generation with autolink and testcomposer
KR100897681B1 (ko) 테스트 프로그램 적응 시스템 및 자동화 테스트 시스템
US7055135B2 (en) Method for debugging an integrated circuit
KR100775102B1 (ko) 임베디드 디바이스상에서 플랫폼 기반 어플리케이션의 품질테스트 결과 예측 시스템 및 그 방법
CN117849578A (zh) 基于仿真器的芯片自动化测试方法及系统
Ivie et al. STL-A high level language for simulation and test
Lang et al. Automating test program generation in STIL-expectations and experiences using IEEE 1450 [standard test interface language]
US20040024577A1 (en) Method and system for automatic recognition of simulation configurations of an integrated circuit
Diamant Automatic Generation of Mixed-Signal Test Programs from Circuit Simulation Data

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130425

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140425

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160425

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190425

Year of fee payment: 11