CN117849578A - 基于仿真器的芯片自动化测试方法及系统 - Google Patents

Abstract

本申请提供一种基于仿真器的芯片自动化测试方法及系统。包括：仿真器将编译生成的hex文件下载至待测芯片；上位机调用预设的执行测试用例，根据与待测芯片连接的API接口的函数名解析执行测试用例中的map文件，并确定map文件中的数据；上位机通过仿真器将数据传输至待测芯片，并将数据存储于待测芯片的命令帧地址空间；待测芯片根据命令帧地址空间数据中API段数据，跳转至各段数据对应的执行测试用例API，轮询解析命令帧地址空间中的数据，并执行执行测试用例中的配置，以使待测芯片处于待测状态；上位机程序控制测试仪器对待测芯片进行测试，以获取测试数据，处理并输出待测芯片执行测试用例的测试结果。

Description

基于仿真器的芯片自动化测试方法及系统

技术领域

本申请涉及芯片自动化测试技术领域，具体而言，涉及一种基于仿真器的芯片自动化测试方法及系统。

背景技术

在芯片研发周期中，验证和测试占据着最长的时间，而测试作为芯片产品研发的最后一道门槛，是产品质量的保证，非常重要。但是测试往往需要耗费大量的时间成本以及人力成本。

随着技术的发展，在芯片行业对测试自动化的需求越来越高，并希望从繁杂的测试中不断释放人力和时间成本。然而SOC一类芯片通常包含多个数模混合模块，数量可达到20-30个，从测试角度看，测试项以及测试用例非常多。在完整测试下，传统手动测试实际需要2-3个月时间。

通常在芯片测试中，需要固件作为测试代码，通过芯片内部核心执行不同功能的代码，根据代码功能完成不同模块的配置和使用。测试时，工程师一般使用通信接口和被测试芯片(Design Under Test，DUT)进行交互，在上位机上发出不同指令，控制DUT执行不同的测试用例，以对芯片做出相应的配置，从而使芯片处于不同的待测试状态。

这种测试用例控制执行方法需要基于串行通信协议UART/IIC/SPI类不同模块的通信接口，开发对应交互程序，开发阶段需要上下位机测试工程师联合进行调试。

此外，在测试数据处理方面，芯片通常只有较低的算力，尤其是中低端芯片只能够完成简单的数据处理，复杂数据处理需要通过通信手段传输到上位机再进行处理以及输出测试报告。

专利CN114138667一种芯片驱动程序自动化测试系统以及测试方法中，提出芯片所有外设接口均与FPGA监控单元相连，并通过USB或UART与PC端相连接；测试芯片通信接口用于接收测试二进制文件、测试命令及反馈测试结果；监控单元通信接口用于接收测试监控程序、测试命令及反馈测试结果。专利CN217332726U一种MCU芯片的自动化测试系统中上位机模块运行在PC机上，通过软件编程实现。上位机模块通过通信模块发送测试帧给中央控制器模块，上述自动化测试系统均使用此类测试方法。但是这些方法都需要额外开发通信交互程序，并根据芯片不同的物理通信接口开发多种不同通信交互程序，尤其在通信接口测试项测试本身的情况中，需要切换到另外一个通信接口进行数据交互，还会增加物理连接线的繁杂性。

在所述背景技术部分公开的上述信息仅用于加强对本申请的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

为了解决上述问题中的至少一个，本申请提出一种基于仿真器的芯片自动化测试方法及系统。

根据本申请的第一方面，本申请的至少一个实施例提供了一种基于仿真器的芯片自动化测试方法，包括：仿真器将编译生成的hex文件下载至待测芯片；上位机调用预设的执行测试用例，根据与所述待测芯片连接的API接口的函数名解析所述执行测试用例中的map文件，并确定所述map文件中的数据；所述上位机通过所述仿真器将所述数据传输至所述待测芯片，并将所述数据存储于所述待测芯片的命令帧地址空间；所述待测芯片根据所述命令帧地址空间数据中API段数据，跳转至各段数据对应的执行测试用例API，轮询解析所述命令帧地址空间中的数据，并执行执行测试用例中的配置，以使所述待测芯片处于待测状态；所述上位机程序控制测试仪器对所述待测芯片进行测试，以获取测试数据，处理并输出所述待测芯片执行测试用例的测试结果。

例如，在本申请的一些实施例中，所述数据包括执行测试用例的入口数据和所述待测芯片中存放命令帧的地址空间数据。

例如，在本申请的一些实施例中，所述上位机通过所述仿真器将所述数据传输至所述待测芯片，并将所述数据存储于所述待测芯片的命令帧地址空间，包括：所述上位机将所述入口数据和所述执行测试用例中的参数数据组成命令帧；所述上位机根据所述地址空间数据，将所述命令帧通过所述仿真器传输至所述待测芯片，并存储于所述待测芯片的命令帧地址空间。

例如，在本申请的一些实施例中，所述将所述数据存储于所述待测芯片的命令帧地址空间，包括：所述仿真器将所述命令帧写入所述地址空间数据。

例如，在本申请的一些实施例中，所述上位机程序控制测试仪器对所述待测芯片进行测试，以获取测试数据，处理并输出所述待测芯片执行测试用例的测试结果，包括：所述测试仪器根据所述待测芯片需要执行的测试，输出对应的激励；所述测试仪器获取所述待测芯片根据所述激励产生的测试结果并输出给所述上位机。

根据本申请的第二方面，本申请的至少一个实施例提供了一种基于仿真器的芯片自动化测试系统，其特征在于，用于执行如第一方面中任一项所述的测试方法，所述系统包括：仿真器，用于将编译生成的hex文件下载至待测芯片；上位机，用于调用预设的执行测试用例，根据与所述待测芯片连接的API接口的函数名解析所述执行测试用例中的map文件，并确定所述map文件中的数据；所述上位机与所述仿真器连接，通过所述仿真器将所述数据传输至所述待测芯片，并将所述数据存储于所述待测芯片的命令帧地址空间；待测芯片，用于根据所述命令帧地址空间数据中API段数据，跳转至各段数据对应的执行测试用例API，轮询解析所述命令帧地址空间中的数据，并执行执行测试用例中的配置，以使所述待测芯片处于待测状态；测试仪器，与所述上位机连接，用于接受所述上位机的程序控制，以对所述待测芯片进行测试，获取测试数据，并转发所述待测芯片执行测试用例的测试结果给所述上位机；所述上位机还用于处理并输出所述待测芯片执行测试用例的测试结果。

例如，在本申请的一些实施例中，包括：所述上位机还用于将所述入口数据和所述执行测试用例中的参数数据组成命令帧；并根据所述地址空间数据，将所述命令帧通过所述仿真器传输至所述待测芯片，以存储于所述待测芯片的命令帧地址空间。

例如，在本申请的一些实施例中，所述测试仪器还用于根据所述待测芯片需要执行的测试，输出对应的激励；并获取所述待测芯片根据所述激励产生的测试结果，输出给所述上位机。

根据本申请的第三方面，本申请的至少一个实施例提供了一种电子设备，包括：一个或多个处理器；存储器，用于存储一个或多个程序；当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器执行如第一方面中任一项所述的方法。

根据本申请的第四方面，本申请的至少一个实施例提供了一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现如第一方面中任一所述的方法。

本申请提供的一种基于仿真器的芯片自动化测试方法及系统，可以用于不同芯片的测试项目中。本申请创新使用仿真器设备配合待测芯片的测试固件来控制待测芯片执行的技术方法，在硬件上不需要其它通信接口的接入，在软件上也不再需要进行通信程序设计。

测试全流程在上位机中软件控制运行，实现芯片的全自动化测试；上位机测试代码也可以完全复用，只需要按照相同API接口开发下位机测试代码即可，可以使得在芯片测试的多个流程中加快研发进度以及缩短测试周期。

并且在测试代码开发阶段，上/下位机测试工程师可以使用同一份API接口文件，并行进行测试用例设计的工作，例如统一依据HAL库进行开发，只需要适配统一接口即可，这种开发方式可以大大降低工程师的开发难度，缩短开发链路，降低工程师的知识储备要求。

而且待测芯片在自身存储器中开辟空间，以向上位机传输测试数据，由上位机进行处理分析的方案，可以解决下位机算力不够，数据处理能力不足的问题。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。

附图说明

通过参照附图详细描述其示例实施例，本申请的上述和其它目标、特征及优点将变得更加显而易见。下面描述的附图仅仅是本申请的一些实施例，而不是对本申请的限制。

图1示出一示例性实施例的基于仿真器的芯片自动化测试方法流程图；

图2示出一示例性实施例的基于仿真器的芯片自动化测试系统示意图；

图3示出现有技术与本申请测试方案的对比示意图；

图4示出本申请提供的一种电子设备的结构图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本申请将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有这些特定细节中的一个或更多，或者可以采用其它的方式、组元、材料、装置等。在这些情况下，将不详细示出或描述公知结构、方法、装置、实现、材料或者操作。

附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

本领域技术人员可以理解，附图只是示例实施例的示意图，附图中的模块或流程并不一定是实施本申请所必须的，因此不能用于限制本申请的保护范围。

图1示出一示例性实施例的基于仿真器的芯片自动化测试方法流程图。

如图1所示，基于仿真器的芯片自动化测试方法包括步骤S101-步骤S105。

在步骤S101中，仿真器将编译生成的hex文件下载至待测芯片。

根据示例实施例，仿真器根据固件测试代码，编译器编译生成hex文件(编程文件)。通过仿真器将hex文件下载至待测芯片。其中，待测芯片即需要测试的芯片。

在步骤S102中，上位机调用预设的执行测试用例，根据与待测芯片连接的API接口的函数名解析执行测试用例中的map文件，并确定map文件中的数据。

根据示例实施例，上位机调用预设的待测芯片测试时的执行测试用例，执行测试用例包括map文件(工程文件)。上位机会根据与待测芯片连接的API接口(通信接口)的函数名解析map文件，并找到map文件中的数据。

根据一些实施例，数据包括测试用例的入口数据和待测芯片中存放命令帧的地址空间数据。

在步骤S103中，上位机通过仿真器将数据传输至待测芯片，并将数据存储于待测芯片的命令帧地址空间。

根据示例实施例，上位机通过解析map文件获得执行测试用例的入口数据和待测芯片中的命令帧地址空间存放命令帧的地址空间数据。上位机将入口数据和执行测试用例中的参数数据组成命令帧。上位机根据地址空间数据，将命令帧通过仿真器传输至待测芯片，并存储于待测芯片的命令帧地址空间。

根据一些实施例，将数据存储于待测芯片的命令帧地址空间是指仿真器将命令帧写入地址空间数据。

在步骤S104中，待测芯片根据命令帧地址空间数据中API段数据，跳转至各段数据对应的执行测试用例API，轮询解析命令帧地址空间中的数据，并执行执行测试用例中的配置，以使待测芯片处于待测状态。

待测芯片根据命令帧地址空间数据中通信接口API段数据能够跳转至各段数据对应的执行测试用例API，并实时轮询解析带有命令帧的地址空间数据内的各段数据，待测芯片能根据命令帧中的参数段数据获得上位机的传参信息。待测芯片根据参数段数据进行配置并执行执行测试用例中的配置，以使待测芯片处于待测状态。

在步骤S105中，上位机程序控制测试仪器对待测芯片进行测试，以获取测试数据，处理并输出待测芯片执行测试用例的测试结果。

根据一些实施例，待测芯片在执行测试用例API后，会处于待测试状态。此时，上位机根据待测芯片需要执行的固件测试，程序控制对应的测试仪器输出待测芯片需要的激励，并控制该测试仪器获取待测芯片根据该激励产生的测试结果。测试仪器获取待测芯片根据激励产生的测试结果并输出给上位机。上位机获取测试仪器采集的测试结果，进行数据处理并输出待测芯片的测试报告。

本申请提供的一种基于仿真器的芯片自动化测试方法，可以用于不同芯片的测试项目中。本申请创新使用仿真器设备配合待测芯片的测试固件来控制待测芯片执行的技术方法，在硬件上不需要其它通信接口的接入，在软件上也不再需要进行通信程序设计。

测试全流程在上位机中软件控制运行，实现芯片的全自动化测试；上位机测试代码也可以完全复用，只需要按照相同API接口开发下位机测试代码即可，可以使得在芯片测试的多个流程中加快研发进度以及缩短测试周期。

并且在测试代码开发阶段，上/下位机测试工程师可以使用同一份API接口文件，并行进行测试用例设计的工作，例如统一依据HAL库进行开发，只需要适配统一接口即可，这种开发方式可以大大降低工程师的开发难度，缩短开发链路，降低工程师的知识储备要求。

而且待测芯片在自身存储器中开辟空间，以向上位机传输测试数据，由上位机进行处理分析的方案，可以解决下位机算力不够，数据处理能力不足的问题。

图2示出一示例性实施例的基于仿真器的芯片自动化测试系统示意图。

如图2所示，测试芯片的系统包括上位机201、待测芯片202、仿真器203和测试仪器204。上位机201与仿真器203通过USB接口连接。仿真器203与待测芯片202连接，测试仪器204与上位机201通过通信接口连接，测试仪器204与待测芯片202通过开关矩阵SWITCHMATRIX连接。

基于仿真器的芯片自动化测试系统用于执行如上文所述的测试方法，因此此处不再对测试系统的运行方法进行赘述。

仿真器203用于根据预设的固件测试代码，编译生成hex文件；并将hex文件下载至待测芯片202。

上位机201用于调用预设的执行测试用例，根据与待测芯片202连接的API接口的函数名解析执行测试用例中的map文件，并确定map文件中的数据。上位机与仿真器连接，通过仿真器将数据传输至待测芯片，并将数据存储于待测芯片的命令帧地址空间。

上位机201还用于将入口数据和执行测试用例中的参数数据组成命令帧；并根据地址空间数据，将命令帧通过仿真器203传输至待测芯片，以存储于待测芯片202的命令帧地址空间。

仿真器203将命令帧写入地址空间数据。

待测芯片202即需要测试的芯片，待测芯片202用于根据命令帧地址空间数据中通信接口API段数据能够跳转至各段数据对应的执行测试用例API，并实时轮询解析带有命令帧的地址空间数据内的各段数据，待测芯片能根据命令帧中的参数段数据获得上位机的传参信息，并且待测芯片根据参数段数据进行配置并执行执行测试用例中的配置，以使待测芯片处于待测状态。

测试仪器204与上位机201连接，用于接受上位机的程序控制，以对待测芯片进行测试，获取测试数据，并转发待测芯片执行测试用例的测试结果给上位机。

测试仪器204还用于根据待测芯片203需要执行的测试，输出对应的激励；并获取待测芯片203根据激励产生的测试结果，输出给上位机201。

上位机201还用于处理并输出待测芯片执行测试用例的测试结果。

本申请提供的一种基于仿真器的芯片自动化测试系统，上位机负责控制测试用例执行，上位机端通过通信接口连接到不同的测试仪器以及仿真器，测试仪器和仿真器再通过不同接口连接到待测芯片上。这些不同的测试仪器提供根据测试用例不同，给待测芯片提供不同激励源以及测量不同参数。仿真器通过SWD或者JTAG接口直连到待测芯片对应管脚上，以负责下载待测芯片执行固件以及控制执行。本申请的测试系统可以用于不同芯片的测试项目中，本申请创新使用仿真器设备配合待测芯片的测试固件来控制待测芯片执行的技术方法，在硬件上不需要其它通信接口的接入，在软件上也不再需要进行通信程序设计。

测试全流程在上位机中软件控制运行，实现芯片的全自动化测试；上位机测试代码也可以完全复用，只需要按照相同API接口开发下位机测试代码即可，可以使得在芯片测试的多个流程中加快研发进度以及缩短测试周期。

而且待测芯片在自身存储器中开辟空间，以向上位机传输测试数据，由上位机进行处理分析的方案，可以解决下位机算力不够，数据处理能力不足的问题。

如图3所示，在现有技术中，对芯片的测试中，位机中大多调用底层库，例如HAL库实现测试用例，整个下位机固件比较庞大。而在本申请中，将HAL库以上的测试用例部分上移到上位机端。

在上位机中进行测试流程、测试参数的遍历比下位机要简单、高效。下位机的代码精简，只需一份底层库函数即可。并且在整个开发流程中，待测芯片的测试固件代码和上位机端测试代码可以更好的分层隔离，在测试代码上/下位机开发阶段，工程师能够时进行。这种开发方式可以降低工程师的开发难度，缩短开发链路，降低工程师的知识储备要求。

图4示出本申请提供的一种电子设备的结构图。

参阅图4，图4提供一种电子设备，包括处理器以及存储器。存储器存储有计算机指令，当计算机指令被处理器执行时，使得处理器执行计算机指令从而实现如图1所示的方法以及细化方案。

应该理解，上述的装置实施例仅是示意性的，本申请披露的装置还可通过其它的方式实现。例如，上述实施例中单元/模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如，多个单元、模块或组件可以结合，或者可以集成到另一个系统，或一些特征可以忽略或不执行。

另外，若无特别说明，在本申请各个实施例中的各功能单元/模块可以集成在一个单元/模块中，也可以是各个单元/模块单独物理存在，也可以两个以上单元/模块集成在一起。上述集成的单元/模块既可以采用硬件的形式实现，也可以采用软件程序模块的形式实现。

集成的单元/模块如果以硬件的形式实现时，该硬件可以是数字电路，模拟电路等等。硬件结构的物理实现包括但不局限于晶体管，忆阻器等等。若无特别说明，处理器或芯片可以是任何适当的硬件处理器，比如CPU、GPU、FPGA、DSP和ASIC等等。若无特别说明，片上缓存、片外内存、存储器可以是任何适当的磁存储介质或者磁光存储介质，比如，阻变式存储器RRAM(Resistive Random Access Memory)、动态随机存取存储器DRAM(DynamicRandom Access Memory)、静态随机存取存储器SRAM(Static Random-Access Memory)、增强动态随机存取存储器EDRAM(Enhanced Dynamic Random Access Memory)、高带宽内存HBM(High-Bandwidth Memory)、混合存储立方HMC(Hybrid Memory Cube)等等。

集成的单元/模块如果以软件程序模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本披露各个实施例方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

本申请实施例还提供一种非瞬时性计算机存储介质，存储有计算机程序，当计算机程序被多个处理器执行时，使得处理器执行如图1所示的方法以及细化方案。

应清楚地理解，本申请描述了如何形成和使用特定示例，但本申请不限于这些示例的任何细节。相反，基于本申请公开的内容的教导，这些原理能够应用于许多其它实施例。

此外，需要注意的是，上述附图仅是根据本申请示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

以上具体地示出和描述了本申请的示例性实施例。应可理解的是，本申请不限于这里描述的详细结构、设置方式或实现方法；相反，本申请意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。

Claims (10)

1.一种基于仿真器的芯片自动化测试方法，其特征在于，包括：

仿真器将编译生成的hex文件下载至待测芯片；

上位机调用预设的执行测试用例，根据与所述待测芯片连接的API接口的函数名解析所述执行测试用例中的map文件，并确定所述map文件中的数据；

所述上位机通过所述仿真器将所述数据传输至所述待测芯片，并将所述数据存储于所述待测芯片的命令帧地址空间；

所述待测芯片根据所述命令帧地址空间数据中API段数据，跳转至各段数据对应的执行测试用例API，轮询解析所述命令帧地址空间中的数据，并执行执行测试用例中的配置，以使所述待测芯片处于待测状态；

所述上位机程序控制测试仪器对所述待测芯片进行测试，以获取测试数据，处理并输出所述待测芯片执行测试用例的测试结果。

2.如权利要求1所述的方法，其特征在于，所述数据包括执行测试用例的入口数据和所述待测芯片中存放命令帧的地址空间数据。

3.如权利要求2所述的方法，其特征在于，所述上位机通过所述仿真器将所述数据传输至所述待测芯片，并将所述数据存储于所述待测芯片的命令帧地址空间，包括：

所述上位机将所述入口数据和所述执行测试用例中的参数数据组成命令帧；

所述上位机根据所述地址空间数据，将所述命令帧通过所述仿真器传输至所述待测芯片，并存储于所述待测芯片的命令帧地址空间。

4.如权利要求3所述的方法，其特征在于，所述将所述数据存储于所述待测芯片的命令帧地址空间，包括：

所述仿真器将所述命令帧写入所述地址空间数据。

5.如权利要求1所述的方法，其特征在于，所述上位机程序控制测试仪器对所述待测芯片进行测试，以获取测试数据，处理并输出所述待测芯片执行测试用例的测试结果，包括：

所述测试仪器根据所述待测芯片需要执行的测试，输出对应的激励；

所述测试仪器获取所述待测芯片根据所述激励产生的测试结果并输出给所述上位机。

6.一种基于仿真器的芯片自动化测试系统，其特征在于，用于执行如权利要求1-5中任一项所述的测试方法，所述系统包括：

仿真器，用于将编译生成的hex文件下载至待测芯片；

上位机，用于调用预设的执行测试用例，根据与所述待测芯片连接的API接口的函数名解析所述执行测试用例中的map文件，并确定所述map文件中的数据；

所述上位机与所述仿真器连接，通过所述仿真器将所述数据传输至所述待测芯片，并将所述数据存储于所述待测芯片的命令帧地址空间；

待测芯片，用于根据所述命令帧地址空间数据中API段数据，跳转至各段数据对应的执行测试用例API，轮询解析所述命令帧地址空间中的数据，并执行执行测试用例中的配置，以使所述待测芯片处于待测状态；

测试仪器，与所述上位机连接，用于接受所述上位机的程序控制，以对所述待测芯片进行测试，获取测试数据，并转发所述待测芯片执行测试用例的测试结果给所述上位机；

所述上位机还用于处理并输出所述待测芯片执行测试用例的测试结果。

7.如权利要求6所述的系统，其特征在于，包括：

所述上位机还用于将所述入口数据和所述执行测试用例中的参数数据组成命令帧；并根据所述地址空间数据，将所述命令帧通过所述仿真器传输至所述待测芯片，以存储于所述待测芯片的命令帧地址空间。

8.如权利要求6所述的系统，其特征在于，所述测试仪器还用于根据所述待测芯片需要执行的测试，输出对应的激励；并获取所述待测芯片根据所述激励产生的测试结果，输出给所述上位机。

9.一种电子设备，其特征在于，包括：

一个或多个处理器；

存储器，用于存储一个或多个程序；

当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器执行如权利要求1-5中任一项所述的方法。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求1-5中任一所述的方法。